JPH11345840A - 電子部品実装用フィルムキャリアテープ - Google Patents

電子部品実装用フィルムキャリアテープ

Info

Publication number
JPH11345840A
JPH11345840A JP15121098A JP15121098A JPH11345840A JP H11345840 A JPH11345840 A JP H11345840A JP 15121098 A JP15121098 A JP 15121098A JP 15121098 A JP15121098 A JP 15121098A JP H11345840 A JPH11345840 A JP H11345840A
Authority
JP
Japan
Prior art keywords
copper foil
carrier tape
inner lead
electrolytic copper
film carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15121098A
Other languages
English (en)
Other versions
JP3549180B2 (ja
Inventor
Masaharu Ishizaka
坂 雅 治 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP15121098A priority Critical patent/JP3549180B2/ja
Publication of JPH11345840A publication Critical patent/JPH11345840A/ja
Application granted granted Critical
Publication of JP3549180B2 publication Critical patent/JP3549180B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【解決手段】本発明の電子部品実装用フィルムキャリア
テープは、絶縁フィルムに接着剤層を介して銅箔を貼着
し、該銅箔をエッチングして所望の配線パターンを形成
した電子部品実装用フィルムキャリアテープであって、
該絶縁フィルムに、デバイスを搭載するためのデバイス
搭載手段が形成されており、該デバイスホール内に延出
された配線パターンであるインナーリードのピッチ幅が
30μm以上60μm未満であり、該インナーリードのバ
ンプ電極接合面に、平均表面粗度が3.5μm未満であ
る整面されていない電解銅箔面を配すると共に、該イン
ナーリードの少なくともバンプ電極接合面にスズメッキ
層が形成されていることを特徴としている。 【効果】本発明によれば、ピッチ幅が狭いにも拘わら
ず、短絡の発生率が低い。

Description

【発明の詳細な説明】
【0001】
【発明の技術分野】本発明はICあるいはLSIなどの
電子部品を実装するフィルムキャリアテープ(TAB(T
ape Automated Bonding)テープ)に関する。特に本発明
は、インナーリードのピッチ幅が30μm以上60μm未
満である従来よりも狭ピッチのリードパターンを有する
TABテープに関する。
【0002】
【発明の技術的背景】近年ノートパソコンなどの電子機
器がますます小型化、軽量化している。また、半導体I
Cの配線もさらに微細化している。ICあるいはLSI
をプリント配線板に搭載するため、または、液晶ディス
プレイ装置の駆動ICを液晶基板に接続するため等に使
用される電子部品実装用フィルムキャリアテープに形成
される配線パターンについてもファインピッチ化の要請
が高い。
【0003】従来、上記のようなデバイスは、基板であ
る絶縁フィルムに、搭載されるデバイスよりも大きいデ
バイスホールを形成し、このデバイスホールの縁部から
デバイスホールの内側に向かって導体箔を多数のインナ
ーリードとして延出し、このインナーリードにスズメッ
キを施した後、配線パターンの形成されていない絶縁フ
ィルム面側(裏面)から、このインナーリードにデバイ
スに形成されたバンプ電極を接合することにより装着さ
れる。すなわち、絶縁フィルム面側の裏面からデバイス
を挿入し、デバイスに形成されたバンプ電極とインナー
リードとを加熱圧着接合することにより、バンプ電極を
形成する金とインナーリードの表面のスズメッキ層のス
ズとが共晶合金を形成してインナーリードとバンプ電極
とがボンディングされる。
【0004】従来、TABテープのインナーリードのピ
ッチ(P0)は100μm程度であったが、近時このリ
ードピッチ(P0)を60〜80μmにすることが提案
されており(例えば、特開昭5-160208号公報等
参照)、さらに、最近では、このリードピッチを60μ
mよりも狭くすることが検討されつつある。
【0005】また、一方で、上記のようにリードピッチ
幅が狭くなるにつれて、インナーリードを形成する銅箔
も薄くなってきており、18〜36μm前後の厚さの銅
箔が使用されている。TABテープで使用されている銅
箔には、圧延銅箔および電解銅箔があるが、ファインピ
ッチのTABテープを形成するには、より薄い銅箔を形
成可能な電解銅箔を使用することが好ましい。
【0006】このような電解銅箔は、その製造工程にお
いて、ドラムに接した面(シャイニイ面)と、銅が析出
終了する面(マット面)とがあり、通常は、絶縁フィル
ムからなる基板との接着性を考慮して、マット面が絶縁
フィルムの表面と対面するように配置して接着されてい
る。このマット面の表面粗度は、通常4〜6μm程度で
あり、シャイニイ面よりも表面が粗く、この粗い表面が
接着剤に対してアンカー効果を奏するために絶縁フィル
ムと強固に接着することができる。
【0007】ところが、リードピッチ幅が60μmに満
たないようなファインピッチのTABテープはインナー
リードの強度不足による曲がりなどの変形や、インナー
リード間の間隔がより小さくなることによりマット面に
バンプ電極がボンディングされるようにデバイスを配置
してボンディングすると、バンプ電極をボンディングす
るために形成される金−スズ共晶合金が過剰に生成し供
給されると、この過剰の金-スズ共晶合金が、リードか
ら横方向に漏出して隣接するリードとの間で短絡し易
く、またスズメッキ部に発生するウィスカーで短絡し易
いという問題がある。
【0008】ところで、特開平5-160208号公報
には、電解析出により得られたマット面の全面が整面さ
れた電解銅箔を用いてリードパターンを形成したキャリ
アテープが開示されている。この公報には、ピッチが6
0〜80μmのリードパターンを形成する際にマット面
の表面を1〜2μmに化学的に整面処理した電解銅箔を
使用することが開示されており、ここで使用されている
電解銅箔の整面処理後の銅箔厚さは18〜30μmであ
る。このようにマット面の全面が化学的に整面処理され
た銅箔を使用することにより、所要のリード強度を有す
ると共に、高い信頼性を有するキャリアテープが提供さ
れることが示されている。
【0009】しかしながら、上記のようにマット面の整
面処理によれば、電解銅箔の厚さが35μm(1オン
ス)、あるいは18μm(1/2オンス)程度まではイ
ンナーリードの強度を低下させることなくインナーリー
ドを形成することができるが、インナーリードピッチ6
0μmが限度であり、リードピッチが60μm未満であ
ると、さらに薄い電解銅箔を使用する必要があり、こう
した化学的整面処理(化学研磨)では、パターン有効断
面積が減少し、インナーリードの強度不足による曲がり
などの変形が発生し易くなる。また、このような化学的
整面処理を行う際には、シャイニイ面にレジストを塗布
して保護した後、マット面を塩化第2鉄のような銅の腐
食液で処理し、処理後は、シャイニイ面のレジストを除
去することが必要になり、非常にその整面化工程が煩雑
になる。また、こうした化学的整面処理では化学研磨反
応がマット面を均一に処理するように制御することが難
しく、均一に化学研磨反応が進行しない場合、インナー
リードの強度が部分的に低下するとの問題がある。
【0010】なお、特開平3-296238号公報に
は、銅箔として無粗面化銅箔を用いたTABテープが開
示されており、この無粗面化銅箔の表面平均粗度は0.
01〜1μmの範囲内にあることが記載されている。
【0011】しかしながら、この公報に開示されている
表面平均粗度が0.01〜1μmの範囲内にある無粗面
化銅箔は、圧延銅箔であり、このような無粗面化圧延銅
箔は、表面粗度が低すぎるために、充分なピール強度
(接着強度)を確保することができない。このため銅箔
を予備加熱したりあるいはローラーの大型化することに
よって、圧延銅箔表面に薄い亜酸化銅の被膜を形成する
ことが必要となり、その調整工程が煩雑になるとの問題
がある。また、このような圧延銅箔を用いたのでは、ピ
ッチ幅が30μm以上60μm未満といった非常にファイ
ンピッチのTABテープを形成することは極めて困難で
ある。
【0012】
【発明の目的】本発明は、電子部品を実装するキャリア
テープを、ファインピッチ化、殊にインナーリードのピ
ッチ幅を30μm以上60μm未満にすることができる
TABテープを提供することを目的としている。
【0013】さらに詳しくは本発明は、ファインピッチ
化しても、インナーリードの曲がりなどの変形が少な
く、またデバイスをボンディングした際に短絡の生じに
くい、30μm以上60μm未満のピッチ幅のTABテ
ープを提供することを目的としている。
【0014】
【発明の概要】本発明の電子部品実装用フィルムキャリ
アテープは、絶縁フィルムに接着剤層を介して銅箔を貼
着し、該銅箔をエッチングして所望の配線パターンを形
成した電子部品実装用フィルムキャリアテープであっ
て、該絶縁フィルムに、デバイスを搭載するためのデバ
イス搭載手段が形成されており、該デバイス搭載手段に
延出された配線パターンであるインナーリードのピッチ
幅が30μm以上60μm未満であり、そして、該インナ
ーリードのバンプ電極接合面に、平均表面粗度が3.5
μm未満である整面されていない電解銅箔面を配すると
共に、該インナーリードの少なくともバンプ電極接合面
にスズメッキ層が形成されていることを特徴としてい
る。
【0015】本発明のキャリアテープはインナーリード
のピッチ幅が30μm以上60μm未満と非常にファイン
ピッチであるにも拘わらず、バンプ電極接合面に平均表
面粗度が3.5μm未満である整面化していない電解銅
箔面を配し、しかもこのインナーリードのバンプ電極接
合面にスズメッキ層を形成したことにより、バンプ電極
を形成する金とスズとの共晶合金によってインナーリー
ドとバンプ電極とを良好にボンディングすることができ
ると共に、この際、電解銅箔のバンプ電極接合面側の粗
度が、従来の粗度よりも3.5μm未満と小さく、その
結果、電解銅箔の表面積もその分小さくなり、電解銅箔
表面に形成されるスズ量もその分少なくなり、金-スズ
共晶合金が過剰に形成されることがなく、従って、金-
スズ共晶合金が漏出することによる隣接するインナーリ
ード間の短絡の発生を防止できる。
【0016】また、化学研磨をしていないので、リード
パターンの有効断面積の減少もなくインナーリードの強
度が部分的に低下することがなく、従って、薄い電解銅
箔を使用することが可能となる。
【0017】さらに、本発明の整面していない電解銅箔
をそのまま用いるので、工程が煩雑にならず、従来のT
ABテープの製造装置をそのまま利用することができ
る。さらに、この整面化していない電解銅箔の平均表面
粗度が1.0μm以上3.5μm未満であることから、絶
縁フィルムとの接着強度も充分に高い。
【0018】また、電解銅箔のシャイニイ面(光沢面)
を絶縁フィルムに接着し、粗面側から電解銅箔をエッチ
ングしてパターンニングすることにより、エッチングフ
ァクターの大きい(すなわち有効断面積の大きい)強度
の優れたインナーリードが得られる。
【0019】さらに、スズメッキをした後、フラッシュ
メッキを行うことにより、ウィスカーの成長を抑えウィ
スカによる短絡を防止できる。
【0020】
【発明の具体的説明】次に、本発明の電子部品実装用フ
ィルムキャリアテープについて図面を参照しながら具体
的に説明する。なお、以下に示す図面において共通の部
材には共通の付番を付してある。
【0021】図1(A)は、本発明のデバイスが搭載さ
れた電子部品実装用フィルムキャリアテープの例を模式
的に示す平面図であり、図1(B)は、インナーリード
部を拡大して示す図であり、図1(C)は、図1(A)
におけるX−X断面図である。
【0022】図1に示すように、本発明の電子部品実装
用フィルムキャリアテープ1は、絶縁フィルム10と、
この表面に、接着剤層12により貼着された電解銅箔か
らなる配線パターン14がこの順序で積層されてなる。
また配線パターン14は、デバイス23に設けられたバ
ンプ電極25との接続部分(ボンディング部分)である
インナーリード15と、このインナーリード15から外
方向に延出されて、外部の電子部材と接続するためのア
ウターリード16とからなる。
【0023】本発明の電子部品実装用フィルムキャリア
テープ1を構成する絶縁フィルム10は、可撓性樹脂フ
ィルムからなる。また、この絶縁フィルム10は、エッ
チングする際に酸などと接触することからこうした薬品
に侵されない耐薬品性、および、ボンディングする際の
加熱によっても変質しないような耐熱性を有している。
このような可撓性樹脂フィルムを形成する樹脂の例とし
ては、ガラスエポキシ、BTレジン、ポリエステル、ポ
リアミドおよびポリイミドなどを挙げることができる。
特に本発明ではポリイミドからなるフィルムを用いるこ
とが好ましい。
【0024】絶縁フィルム10を構成するポリイミドフ
ィルムの例としては、ピロメリット酸2無水物と芳香族
ジアミンとから合成される全芳香族ポリアミド、ビフェ
ニルテトラカルボン酸2無水物と芳香族ジアミンとから
合成されるビフェニル骨格を有する全芳香族ポリアミド
を挙げることができる。特に本発明ではビフェニル骨格
を有する全芳香族ポリアミド(例;商品名:ユーピレッ
クス、宇部興産(株)製)が好ましく使用される。この
ような絶縁フィルム10の厚さは、通常は25〜125
μm、好ましくは50〜75μmの範囲内にある。
【0025】このような絶縁フィルム10には、デバイ
スホール20、スプロケットホール21、アウターリー
ドの切断穴(図示なし)などがパンチングにより形成さ
れている。
【0026】配線パターン14は、上記のような所定の
穴が形成された絶縁フィルム10に、絶縁性の接着剤を
塗布して接着剤層12を形成し、この接着剤層12と電
解銅箔のシャイニイ面とが接触するように配置して接着
し、この電解銅箔をエッチングすることにより形成され
る。
【0027】ここで使用される接着剤には、耐熱性、耐
薬品性、接着力、可撓性等の特性が必要になる。このよ
うな特性を有する接着剤の例としては、エポキシ系接着
剤およびフェノール系接着剤を挙げることができる。こ
のような接着剤は、ウレタン樹脂、メラミン樹脂、ポリ
ビニルアセタール樹脂などで変成されていてもよく、ま
たエポキシ樹脂自体がゴム変成されていてもよい。この
ような接着剤は、加熱硬化性である。このような接着剤
層の厚さは、通常は8〜23μm、好ましくは10〜2
1μmの範囲内にある。このような接着剤からなる接着
剤層12は、絶縁フィルム10の表面に塗設して設けて
も良いし、また電解銅箔の表面に塗設して設けても良
い。
【0028】上記のようにして絶縁フィルム10上に貼
着された電解銅箔のマット面にフォトレジストを塗布
し、配線パターンを焼き付けた後、現像して余剰のフォ
トレジストを除去し、次いでエッチングすることにより
配線パターン14が形成される。
【0029】本発明の電子部品実装用フィルムキャリア
テープ1において、上記のようにして配線パターンを形
成する銅箔は、電解銅箔である。ここで使用される電解
銅箔の厚さは、通常は6〜25μmの範囲内、好ましく
は9〜18μmの範囲内にある。このような薄い電解銅
箔を使用することにより、狭ピッチ幅のインナーリード
を形成することができる。
【0030】すなわち、このような電解銅箔は、その製
造の際にドラムと接触しているシャイニイ面(光沢面)
30と銅の析出終了面であるマット面(粗面)とを有し
ており、図2に示すように、本発明では、接着剤層12
を介して絶縁フィルム10と接着される面はシャイニイ
面30である。本発明で使用される銅箔のシャイニイ面
30は、平均表面粗度(Rz)が3.5μm未満、好ま
しくは1.0μmを超え3.25μm以下である。本発明
では、このような平均表面粗度(Rz)のシャイニイ面
30を整面せずにそのまま使用する。
【0031】上記のような電解銅箔を用いて本発明の電
子部品実装用フィルムキャリアテープ1に形成されるイ
ンナーリード15のピッチ幅(P0)は30μm以上60
μm未満の範囲内にあり、好ましくは35〜55μmの
範囲内にあり、従来の電子部品実装用フィルムキャリア
テープに形成されるインナーリードのピッチ幅よりも狭
い。このようなピッチ幅で形成されているインナーリー
ド15の幅(W0)は、通常は10〜50μm、好まし
くは15〜45μmの範囲内であり、また、隣接するイ
ンナーリード15,15の間隙幅(S0)は通常10〜5
0μm、好ましくは15〜45μmの範囲内にある。
【0032】このようなインナーリード15の表面に
は、スズメッキ層31が形成されている。このスズメッ
キ層21は、無電解メッキ法により形成することが好ま
しい。こうして形成されるスズメッキ層31の厚さは、
通常は0.01〜1μm、好ましくは0.05〜0.7μ
mの範囲内にある。このようにスズをメッキすると、イ
ンナーリード15表面の銅の一部がスズで置換されてス
ズメッキ層を形成する。さらに、上記のようにして一旦
スズメッキ層を形成し、ウィスカーの発生を防止するた
めに加熱処理した後、フラッシュメッキ法で、非常に薄
いスズメッキ層を形成することにより、インナーリード
15の表面に純度の高いスズメッキ層31を形成するこ
とができる。こうしたフラッシュメッキ法により形成さ
れたスズメッキ層は加熱処理を行わなくとも、ウィスカ
ーが成長しにくい。このフラッシュメッキ法によるスズ
メッキ層の厚さは通常は0.01〜1μm、好ましくは
0.05〜0.7μmの範囲内にあり、こうして形成され
たスズメッキ層31の合計の厚さは、通常は0.02〜
2μm、好ましくは0.1〜1μmの範囲内にある。
【0033】上記のようにして形成されるスズメッキ層
31は、上記のように平均表面粗度が低い場合には、電
解銅箔の表面の形状にほぼ追随して均一に形成される。
図2に(B)示すように、インナーリード15とデバイ
スのバンプ電極25とは、インナーリード15の表面か
ら供給されるスズと、バンプ電極25から供給される金
とによって金−スズ共晶合金33を形成してこの金−ス
ズ共晶合金33によりボンディングされる。インナーリ
ード15とバンプ電極25とをボンディングする共晶合
金33は、バンプ電極25の底部の全面がインナーリー
ド15と接合する量形成されれば充分であり、このため
にはバンプ電極25の底部が接触するインナーリード1
5表面のスズの量が一定していることが必要になる。
【0034】図2(B)および(C)では、インナーリ
ード15のバンプ電極25接合面の電解銅箔の平均表面
粗度(Rz)が3.5μm未満、好ましくは1.0μmを
超え3.25μm以下の範囲内にあることから、このイン
ナーリード15のバンプ電極15接合面には、過不足の
ないスズメッキ層31が形成されているため、バンプ電
極をボンディングした際に、バンプ電極底面全体がイン
ナーリード15とボンディングされるのに必要かつ充分
な金−スズ共晶合金33が形成される。
【0035】これに対して図3には、平均表面粗度(R
z)が3.5μm以上の銅箔の表面にスズメッキ層31
を形成したインナーリード15にバンプ電極25をボン
ディングしたときの状態を模式的に示している。このよ
うに、平均表面粗度(Rz)が3.5μm以上のインナ
ーリード15の表面に、上記と同様にしてスズメッキ層
31を形成すると、インナーリード15表面の凹凸が大
きくなることにより、表面積が増え、形成されるスズメ
ッキの量が多くなる。このようなスズメッキ層31にバ
ンプ電極25をボンディングすると、金−スズ共晶合金
33が過剰に供給され、図3(B)に示すように、金−
スズ共晶合金33がデバイス23に生成し形成されたバ
ンプ電極25のボンディング位置からはみ出すことがあ
る。従来のTABテープのようにインナーリード15の
ピッチ幅が広い場合には、それほど問題になることはな
いが、ピッチ幅が30μm以上60μm未満というように
ピッチ幅の狭いTABテープにおいては、過剰に供給さ
れた金−スズ共晶合金が横方向に流れ出し、隣接するイ
ンナーリード15のボンディング部との間に短絡35を
生ずることがある。
【0036】本発明の電子部品実装用フィルムキャリア
テープ1では、バンプ電極25のボンディング面とし
て、平均表面粗度(Rz)が3.5μm未満、好ましく
は1.0μmを超え3.25μm以下の整面されていない
電解銅箔面を使用しているので、インナーリードの強度
を大きく、またバンプ電極25のボンディングの際に金
−スズ共晶合金33が過剰に生成し、供給されることが
なく、また、バンプ電極25の底部とインナーリード1
5とが確実にボンディングされる。
【0037】このような平均表面粗度を有する整面され
ていない電解銅箔面としては、上記のような表面粗度に
なるように調整されたドラムを用いて製造された電解銅
箔のシャイニイ面を挙げることができる。すなわち、本
発明では、上記のように平均表面粗度を有するように調
整されたドラムを用いて銅箔厚さが通常は6〜25μm
の範囲内、好ましくは9〜18μmの範囲内なるように
電解銅箔を製造し、こうして製造された電解銅箔のシャ
イニイ面を絶縁フィルム表面に塗設された接着剤層12
を介して絶縁フィルム10表面に貼着して配線パターン
を形成することにより、上記のようなバンプ電極25と
のボンディング性の良いインナーリード15を形成する
ことができる。なお、本発明においては、デバイス23
は、絶縁フィルム10の配線パターン14が形成されて
いない面側(裏面)から搭載される。
【0038】また、デバイス23を絶縁フィルム10の
裏面に配置してボンディングする本発明の電子部品実装
用フィルムキャリアテープ1では、整面されていない電
解銅箔の表面の平均表面粗度(Rz)の下限値が通常は
1μmを超えていることから、接着剤に対して良好な密
着性を有しており、この整面されていない電解銅箔のピ
ール強度は通常1kg/cm以上であり、良好な接着強度で
絶縁フィルム10と接着している。
【0039】そして、本発明の電子部品実装用フィルム
キャリアテープ1では、整面されていない電解銅箔を使
用していることから、化学研磨した場合のように整面処
理によってインナーリード15の有効厚みが実質的に薄
くならないので、電解銅箔が有している強度がほぼその
ままインナーリード15の強度として発現する。さら
に、化学研磨のように、インナーリード15が部分的に
浸食されることもなく、使用する電解銅箔の強度に応じ
たインナーリード15を形成することができる。
【0040】さらに、本発明の電子部品実装用フィルム
キャリアテープ1では、整面処理することなく電解銅箔
を使用するので、通常のTABテープ製造装置を、何ら
改変することなくそのまま使用することが可能である。
【0041】なお、上記の説明は、絶縁フィルムにデバ
イスを搭載するためのデバイス搭載手段としてデバイス
ホールが形成された態様を示しているが、デバイス搭載
手段としては、こうしたデバイスホールの他に、絶縁フ
ィルムに実装されるデバイスのバンプ電極に略対応する
位置の絶縁フィルムに、バンプ電極と接触する配線パタ
ーンに対して略直交するとともに複数の配線パターンに
渡って開口する少なくとも1条のスリットがパンチング
することにより形成されており、このスリットの上にバ
ンプ電極と接触する配線パターンが差し渡して形成され
ているようにしたスリットを形成してもよい。また、ス
リットの代わりに、バンプ電極に対応した位置にバンプ
電極を挿入するための独立したパンチホールを形成する
こともできる、これらの場合、通常は、デバイスホール
は形成されない。
【0042】
【発明の効果】本発明の電子部品実装用フィルムキャリ
アテープでは、バンプ電極のボンディング面に平均表面
粗度(Rz)が3.5μm未満である整面されていない
電解銅箔面を配してインナーリードを形成し、このイン
ナーリードの表面にスズメッキ層を形成しているので、
適量のスズメッキ層を形成することができる。従って、
このインナーリードにバンプ電極をボンディングする
と、適量の金−スズ共晶合金が形成され、バンプ電極と
インナーリードとが良好にボンディングされ、過剰な金
−スズ共晶合金が供給されることがない。従って、本発
明の電子部品実装用フィルムキャリアテープにおけるイ
ンナーリードのピッチ幅は、30μm以上60μm未満で
あり、非常にファインピッチであるにも拘わらず、過剰
な金−スズ共晶合金による隣接するインナーリード間の
短絡が生じにくい。
【0043】また、本発明の電子部品実装用フィルムキ
ャリアテープでは、インナーリードが整面処理されてい
ないので、特に化学研磨されていないので、インナーリ
ードの強度は、用いた電解銅箔の強度とほぼ同様であ
り、整面処理した場合のように、インナーリードの有効
断面積が減少し強度が低下することがない。
【0044】さらに、本発明の電子部品実装用フィルム
キャリアテープにおいては、平均表面粗度が1.0μm
以上3.5μm未満の整面されていない電解銅箔面が接
着剤層と接して絶縁フィルムに接着されることから、絶
縁フィルムへの接着強度も高い。
【0045】また、電解銅箔のシャイニイ面(光沢面)
を絶縁フィルムに接着し、粗面側から電解銅箔をエッチ
ングしてパターンニングすることにより、エッチングフ
ァクターの大きい(すなわち有効断面積の大きい)強度
の優れたインナーリードが得られる。
【0046】さらに、スズメッキをした後、フラッシュ
メッキを行うことにより、ウィスカーの成長を抑えウィ
スカによる短絡を防止できる。このように本発明によれ
ば、ファインピッチ化に対応した電子部品実装用フィル
ムキャリアテープが提供されるが、本発明の電子部品実
装用フィルムキャリアテープは、従来のTABテープ製
造装置を用いて製造することができる。
【0047】
【実施例】次に本発明の実施例を示して本発明をさらに
具体的に説明するが、本発明はこれによって限定される
ものではない。
【0048】
【実施例1】デバイスホールおよびスプロケットホール
が形成されたポリイミドフィルム上にエポキシ系接着剤
を塗布し、シャイニイ面の平均表面粗度(Rz)が3.
0μmである厚さ18μmの電解銅箔を、シャイニイ面
がポリイミドフィルムと対面するように配置してこのポ
リイミドフィルムに加熱圧着した。
【0049】この電解銅箔の上にフォトレジストを塗布
し、焼き付けした後、感光されていないフォトレジスト
を除去した。次いで、エッチング処理することにより、
ポリイミドフィルム上に配線パターンを形成した。こう
して形成されたインナーリードに厚さ0.4μmのスズ
メッキを施した後、加熱処理し、さらにスズをフラッシ
ュメッキして合計0.5μmのスズメッキ層を形成し
た。
【0050】こうして形成されたインナーリードのピッ
チ幅は、50μmであり、リード間隔は25μmであっ
た。こうして形成されたTABテープの裏面からデバイ
スをボンディングして短絡(ショート)不良発生率を調
べたところ、ショート不良発生率は0%であった。
【0051】上記のようにして製造されたTABテープ
のインナーリード厚さはアウターリードの厚さと同じ1
6μmであり、実質的にインナーリードのやせ細りは見
られなかった。
【0052】また、こうして形成されたインナーリード
の引っ張り強度は、8gであり、電解銅箔の引っ張り強
度と顕著な差は認められなかった。結果を表1に示す。
【0053】
【実施例2】実施例1において、平均表面粗度が2.5
μmのシャイニイ面を有する電解銅箔を使用した以外は
同様にしてTABテープを製造し、デバイスをボンディ
ングした。
【0054】得られたデバイスがボンディングされたT
ABテープについて、ショート不良率を調べたところ、
0%であった。結果を表1に示す。
【0055】
【比較例1】実施例1において、平均表面粗度が4.0
μmのシャイニイ面を有する電解銅箔を使用した以外は
同様にしてTABテープを製造し、デバイスをボンディ
ングした。
【0056】得られたデバイスがボンディングされたT
ABテープについて、ショート不良率を調べたところ、
50%であった。結果を表1に示す。
【0057】
【比較例2】実施例1において、平均表面粗度が3.5
μmのシャイニイ面を有する電解銅箔を使用した以外は
同様にしてTABテープを製造し、デバイスをボンディ
ングした。
【0058】得られたデバイスがボンディングされたT
ABテープについて、ショート不良率を調べたところ、
10%であった。結果を表1に示す。
【0059】
【比較例3】実施例1において、平均表面粗度が4.0
μmのマット面を有する厚さ18μmの電解銅箔を使用
し、これをマット面を化学研磨して平均表面粗度(R
z)が3.0μmの化学研磨銅箔を製造し、この研磨面
をポリイミドフィルムと対面するように配置した以外は
同様にしてTABテープを製造した。
【0060】こうして得られたTABテープの厚さは1
2μmであり、インナーリードの引っ張り強度は5gで
あり、原反である電解銅箔の引っ張り強度よりも著しく
低下することが確認された。
【0061】
【表1】
【図面の簡単な説明】
【図1】図1は、本発明の電子部品実装用電子部品実装
用フィルムキャリアテープの例を示す平面図である。
【図2】図2は、本発明の電子部品実装用電子部品実装
用フィルムキャリアテープにおけるインナーリード部分
を拡大して示す図である。
【図3】図3は、従来のTABテープにおけるインナー
リード部分を拡大して示す図である。
【符号の説明】
1・・・電子部品実装用電子部品実装用フィルムキャリア
テープ 10・・・絶縁フィルム 12・・・接着剤層 14・・・配線パターン(電解銅箔) 15・・・インナーリード 16・・・アウターリード 20・・・デバイスホール 21・・・スプロケットホール 23・・・デバイス 25・・・バンプ電極 30・・・シャイニイ面 31・・・スズメッキ層 33・・・金−スズ共晶合金 35・・・短絡

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 絶縁フィルムに接着剤層を介して銅箔を
    貼着し、該銅箔をエッチングして所望の配線パターンを
    形成した電子部品実装用フィルムキャリアテープであっ
    て、 該絶縁フィルムに、デバイスを搭載するためのデバイス
    搭載手段が形成されており、該デバイス搭載手段に延出
    された配線パターンであるインナーリードのピッチ幅が
    30μm以上60μm未満であり、 そして、該インナーリードのバンプ電極接合面に、平均
    表面粗度が3.5μm未満である整面されていない電解
    銅箔面を配すると共に、該インナーリードの少なくとも
    バンプ電極接合面にスズメッキ層が形成されていること
    を特徴とする電子部品実装用フィルムキャリアテープ。
  2. 【請求項2】 上記インナーリードのバンプ電極接合面
    の平均表面粗度が、1.0μmを超え3.25μm以下の
    範囲内にあることを特徴とする請求項第1項記載の電子
    部品実装用フィルムキャリアテープ。
  3. 【請求項3】 上記インナーリードのバンプ電極接合面
    の平均表面粗度が、1.0μmを超え3.0μm以下の範
    囲内にあることを特徴とする請求項第1項または第2項
    記載の電子部品実装用フィルムキャリアテープ。
  4. 【請求項4】 上記バンプ電極の接合面が、電解銅箔の
    シャイニイ面であることを特徴とする請求項第1項乃至
    第3項のいずれかの項記載の電子部品実装用フィルムキ
    ャリアテープ。
  5. 【請求項5】 上記電解銅箔の厚さが、6〜25μmの
    範囲内にあることを特徴とする請求項第1項記載の電子
    部品実装用フィルムキャリアテープ。
  6. 【請求項6】 上記インナーリードに形成されているス
    ズメッキ層の厚さが、0.01〜1μmの範囲内にある
    ことを特徴とする請求項第1項記載の電子部品実装用フ
    ィルムキャリアテープ。
  7. 【請求項7】 上記インナーリードに形成されているス
    ズメッキ層が、厚さ0.01〜1μmの厚さにスズメッ
    キした後、厚さ0.01〜1μmのフラッシュスズメッ
    キをすることにより形成されていることを特徴とする請
    求項第1項記載の電子部品実装用フィルムキャリアテー
    プ。
  8. 【請求項8】 上記バンプ電極との接合面が、絶縁フィ
    ルムに対面して接着剤で絶縁フィルムに接着される面で
    あることを特徴とする請求項第1項記載の電子部品実装
    用フィルムキャリアテープ。
JP15121098A 1998-06-01 1998-06-01 電子部品実装用フィルムキャリアテープ Expired - Fee Related JP3549180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15121098A JP3549180B2 (ja) 1998-06-01 1998-06-01 電子部品実装用フィルムキャリアテープ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15121098A JP3549180B2 (ja) 1998-06-01 1998-06-01 電子部品実装用フィルムキャリアテープ

Publications (2)

Publication Number Publication Date
JPH11345840A true JPH11345840A (ja) 1999-12-14
JP3549180B2 JP3549180B2 (ja) 2004-08-04

Family

ID=15513654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15121098A Expired - Fee Related JP3549180B2 (ja) 1998-06-01 1998-06-01 電子部品実装用フィルムキャリアテープ

Country Status (1)

Country Link
JP (1) JP3549180B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087895A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法
JP2008182222A (ja) * 2006-12-28 2008-08-07 Mitsui Mining & Smelting Co Ltd 可撓性プリント配線基板および半導体装置
KR100893195B1 (ko) 2008-03-05 2009-04-16 주식회사 마블덱스 저임피던스 금 전극, 그 금 전극 제조 장치, 그 금 전극제조 방법 및 그 금 전극 제조용 전해질 용액
CN107978582A (zh) * 2016-10-25 2018-05-01 矽创电子股份有限公司 芯片封装结构及相关引脚接合方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087895A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法
JP2008182222A (ja) * 2006-12-28 2008-08-07 Mitsui Mining & Smelting Co Ltd 可撓性プリント配線基板および半導体装置
KR100893195B1 (ko) 2008-03-05 2009-04-16 주식회사 마블덱스 저임피던스 금 전극, 그 금 전극 제조 장치, 그 금 전극제조 방법 및 그 금 전극 제조용 전해질 용액
US8088262B2 (en) 2008-03-05 2012-01-03 Marveldex, Inc. Low impedance gold electrode, apparatus, method and electrolyte solution for fabricating the same
CN107978582A (zh) * 2016-10-25 2018-05-01 矽创电子股份有限公司 芯片封装结构及相关引脚接合方法
JP2018074155A (ja) * 2016-10-25 2018-05-10 ▲し▼創電子股▲ふん▼有限公司 チップパッケージ構造及び関連するインナーリードボンディング方法

Also Published As

Publication number Publication date
JP3549180B2 (ja) 2004-08-04

Similar Documents

Publication Publication Date Title
JP3291486B2 (ja) 整面電解銅箔、その製造方法およびその用途
US6291081B1 (en) Electrodeposited copper foil with its surface prepared, process for producing the same and use thereof
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
JP4224082B2 (ja) フレキシブルプリント配線基板および半導体装置
JP4426900B2 (ja) プリント配線基板、その製造方法および半導体装置
KR100861246B1 (ko) Cof필름 캐리어 테이프 및 그 제조 방법
JP3555502B2 (ja) Cof用tabテープキャリアの製造方法
JP3549180B2 (ja) 電子部品実装用フィルムキャリアテープ
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP3726891B2 (ja) 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法
JP4260098B2 (ja) プラズマディスプレイ用プリント配線基板およびその製造方法
JP2001267376A (ja) Fpcの製造方法及び表示装置
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JPH0582590A (ja) Tabテープの製造方法
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JPH11102938A (ja) Tab用テープキャリア及びその製造方法
JP3444787B2 (ja) 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法
JP3919394B2 (ja) 電子部品実装用フィルムキャリアテープ
KR101458799B1 (ko) 연성 금속 적층필름 및 그 제조방법
JP2001127119A (ja) ファインパターン形成用フレキシブルテープおよびその製造方法
JP4031899B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JPH11307594A (ja) 電子部品実装用フィルムキャリアテープおよび半導体素子
JP2001168147A (ja) 電子部品実装用フィルムキャリアテープの製造方法
KR101097418B1 (ko) 연성 인쇄회로기판 및 그 제조방법
JPH03296238A (ja) Tab用テープキャリア

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040119

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040414

A621 Written request for application examination

Effective date: 20040419

Free format text: JAPANESE INTERMEDIATE CODE: A621

A61 First payment of annual fees (during grant procedure)

Effective date: 20040419

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080430

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100430

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110430

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110430

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120430

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130430

LAPS Cancellation because of no payment of annual fees