JPH11340340A - 小形ｍｏｓｆｅｔパッケ―ジを持つ回路 - Google Patents
小形ｍｏｓｆｅｔパッケ―ジを持つ回路Info
- Publication number
- JPH11340340A JPH11340340A JP11061097A JP6109799A JPH11340340A JP H11340340 A JPH11340340 A JP H11340340A JP 11061097 A JP11061097 A JP 11061097A JP 6109799 A JP6109799 A JP 6109799A JP H11340340 A JPH11340340 A JP H11340340A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- mosfet
- package
- circuit
- channel mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000009977 dual effect Effects 0.000 claims abstract description 5
- 230000017525 heat dissipation Effects 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 小形ＭＯＳＦＥＴパッケージを持つ回路を提
供する。 【解決手段】 回路は、交流電流が流れる負荷回路（３
０、４０）を有し、更にｐチャンネル・エンハンス・モ
ードＭＯＳＦＥＴ（１０）およびｎチャンネル・エンハ
ンス・モードＭＯＳＦＥＴ（１２）を含む。これらのＭ
ＯＳＦＥＴのソースは共通接続点（５４）に接続され、
該共通接続点には交流電流が流れる。これらのＭＯＳＦ
ＥＴはそれぞれ交流電流に対して、ほぼ等しいｒｍｓ値
を持つ正方向および負方向寄与分を持つ。これらのＭＯ
ＳＦＥＴは、パッケージ（１４）内に、同じ平面内で互
いに隣接して配列される。パッケージの主表面は４０．
５ｍｍ2 以下の面積を持つ。ｐチャンネルＭＯＳＦＥＴ
のチャンネル面積は、ｎチャンネルＭＯＳＦＥＴのチャ
ンネル面積の約１．４〜約２．０倍である。
供する。 【解決手段】 回路は、交流電流が流れる負荷回路（３
０、４０）を有し、更にｐチャンネル・エンハンス・モ
ードＭＯＳＦＥＴ（１０）およびｎチャンネル・エンハ
ンス・モードＭＯＳＦＥＴ（１２）を含む。これらのＭ
ＯＳＦＥＴのソースは共通接続点（５４）に接続され、
該共通接続点には交流電流が流れる。これらのＭＯＳＦ
ＥＴはそれぞれ交流電流に対して、ほぼ等しいｒｍｓ値
を持つ正方向および負方向寄与分を持つ。これらのＭＯ
ＳＦＥＴは、パッケージ（１４）内に、同じ平面内で互
いに隣接して配列される。パッケージの主表面は４０．
５ｍｍ2 以下の面積を持つ。ｐチャンネルＭＯＳＦＥＴ
のチャンネル面積は、ｎチャンネルＭＯＳＦＥＴのチャ
ンネル面積の約１．４〜約２．０倍である。
Description
【０００１】
【発明の属する技術分野】本発明は一般に、各々が実質
的に同じ実効値（ｒｍｓ）の電流を通すｐチャンネル・
エンハンス・モードＭＯＳＦＥＴおよびｎチャンネル・
エンハンス・モードＭＯＳＦＥＴを含む回路に関するも
のであり、更に詳しくはこれらのＭＯＳＦＥＴに対する
小形パッケージを利用する回路に関するものである。
的に同じ実効値（ｒｍｓ）の電流を通すｐチャンネル・
エンハンス・モードＭＯＳＦＥＴおよびｎチャンネル・
エンハンス・モードＭＯＳＦＥＴを含む回路に関するも
のであり、更に詳しくはこれらのＭＯＳＦＥＴに対する
小形パッケージを利用する回路に関するものである。
【０００２】
【従来の技術】ガス放電ランプ用安定器回路のような電
子回路は、典型的には、各々が実質的に同じ実効値（ｒ
ｍｓ）の電流を通すｐチャンネル・エンハンス・モード
ＭＯＳＦＥＴおよびｎチャンネル・エンハンス・モード
ＭＯＳＦＥＴを利用する。エジソン型口金を持つコンパ
クト蛍光ランプのようなランプ用途では、物理的に小さ
な安定器回路が必要である。
子回路は、典型的には、各々が実質的に同じ実効値（ｒ
ｍｓ）の電流を通すｐチャンネル・エンハンス・モード
ＭＯＳＦＥＴおよびｎチャンネル・エンハンス・モード
ＭＯＳＦＥＴを利用する。エジソン型口金を持つコンパ
クト蛍光ランプのようなランプ用途では、物理的に小さ
な安定器回路が必要である。
【０００３】
【発明が解決しようとする課題】従って、両方のＭＯＳ
ＦＥＴを同じ小さなパッケージ内に実装し、しかも各々
のＭＯＳＦＥＴの温度上昇をほぼ同じに維持することが
要望される。
ＦＥＴを同じ小さなパッケージ内に実装し、しかも各々
のＭＯＳＦＥＴの温度上昇をほぼ同じに維持することが
要望される。
【０００４】
【課題を解決するための手段】本発明は、小形ＭＯＳＦ
ＥＴパッケージを持つ回路を提供する。一態様では、該
回路は交流電流が流れる負荷回路を有し、更にｐチャン
ネル・エンハンス・モードＭＯＳＦＥＴおよびｎチャン
ネル・エンハンス・モードＭＯＳＦＥＴを含む。これら
のＭＯＳＦＥＴのソースは共通接続点に接続され、該共
通接続点には交流電流が流れる。これらのＭＯＳＦＥＴ
はそれぞれ交流電流に対して、ほぼ等しいｒｍｓ値を持
つ正方向および負方向寄与分を持つ。これらのＭＯＳＦ
ＥＴは、パッケージ内に、同じ平面内で互いに隣接して
配列される。パッケージの主表面は４０．５ｍｍ2 以下
の面積を持つ。ｐチャンネルＭＯＳＦＥＴのチャンネル
面積は、ｎチャンネルＭＯＳＦＥＴのチャンネル面積の
約１．４〜約２．０倍である。
ＥＴパッケージを持つ回路を提供する。一態様では、該
回路は交流電流が流れる負荷回路を有し、更にｐチャン
ネル・エンハンス・モードＭＯＳＦＥＴおよびｎチャン
ネル・エンハンス・モードＭＯＳＦＥＴを含む。これら
のＭＯＳＦＥＴのソースは共通接続点に接続され、該共
通接続点には交流電流が流れる。これらのＭＯＳＦＥＴ
はそれぞれ交流電流に対して、ほぼ等しいｒｍｓ値を持
つ正方向および負方向寄与分を持つ。これらのＭＯＳＦ
ＥＴは、パッケージ内に、同じ平面内で互いに隣接して
配列される。パッケージの主表面は４０．５ｍｍ2 以下
の面積を持つ。ｐチャンネルＭＯＳＦＥＴのチャンネル
面積は、ｎチャンネルＭＯＳＦＥＴのチャンネル面積の
約１．４〜約２．０倍である。
【０００５】上記の回路は両方のＭＯＳＦＥＴに対する
小さなパッケージを実現し、ＭＯＳＦＥＴの寸法は両Ｍ
ＯＳＦＥＴの間で温度上昇がほぼ等しくなるように選択
される。このパッケージの利点は、ＭＯＳＦＥＴからの
金属製熱散逸経路がリード・フレームだけで構成される
ようにしてパッケージを廉価に構成できることである。
小さなパッケージを実現し、ＭＯＳＦＥＴの寸法は両Ｍ
ＯＳＦＥＴの間で温度上昇がほぼ等しくなるように選択
される。このパッケージの利点は、ＭＯＳＦＥＴからの
金属製熱散逸経路がリード・フレームだけで構成される
ようにしてパッケージを廉価に構成できることである。
【０００６】
【発明の実施の形態】図１は、ｐチャンネル・エンハン
ス・モードＭＯＳＦＥＴ１０がそれより小さいｎチャン
ネル・エンハンス・モードＭＯＳＦＥＴ１２に隣接して
実装されているいわゆる小形デュアル・インライン・パ
ッケージ１４を示す。パッケージ１４は一方の側から延
在する４つのリード１６および反対側から延在する４つ
のリード１８有しているが、リードの数は変えてよい。
以下に詳しく説明するように、ＭＯＳＦＥＴ１０および
１２は実質的に等しい実効値（ｒｍｓ）の電流を通す。
パッケージの大きさを最小にするために、ＭＯＳＦＥＴ
１２からＭＯＳＦＥＴ１０への熱散逸経路２０（便宜的
に１つの矢印で図示する）およびＭＯＳＦＥＴ１０から
ＭＯＳＦＥＴ１２への熱散逸経路２２（１つの矢印で図
示する）が、両ＭＯＳＦＥＴからの残りの熱散逸経路
（図２に参照数字１９で示す）と比較して、小さいレベ
ル、好ましくは無視し得るレベルまで低減されるべきで
ある。有利なことに、パッケージ１４は、リード１６お
よび１８に接続されたリード・フレーム１７（簡略化し
て示す）だけで金属製熱散逸経路が構成されるようにし
て経済的に作ることが出来る。
ス・モードＭＯＳＦＥＴ１０がそれより小さいｎチャン
ネル・エンハンス・モードＭＯＳＦＥＴ１２に隣接して
実装されているいわゆる小形デュアル・インライン・パ
ッケージ１４を示す。パッケージ１４は一方の側から延
在する４つのリード１６および反対側から延在する４つ
のリード１８有しているが、リードの数は変えてよい。
以下に詳しく説明するように、ＭＯＳＦＥＴ１０および
１２は実質的に等しい実効値（ｒｍｓ）の電流を通す。
パッケージの大きさを最小にするために、ＭＯＳＦＥＴ
１２からＭＯＳＦＥＴ１０への熱散逸経路２０（便宜的
に１つの矢印で図示する）およびＭＯＳＦＥＴ１０から
ＭＯＳＦＥＴ１２への熱散逸経路２２（１つの矢印で図
示する）が、両ＭＯＳＦＥＴからの残りの熱散逸経路
（図２に参照数字１９で示す）と比較して、小さいレベ
ル、好ましくは無視し得るレベルまで低減されるべきで
ある。有利なことに、パッケージ１４は、リード１６お
よび１８に接続されたリード・フレーム１７（簡略化し
て示す）だけで金属製熱散逸経路が構成されるようにし
て経済的に作ることが出来る。
【０００７】上記に熱的条件を以下の式で表すことが出
来る。 θp ×Ｐp ＝θn ×Ｐn 式（１） ここで、θp はｐチャンネルＭＯＳＦＥＴ１０からの全
ての熱散逸経路（図示してない）の熱抵抗であり、θn
はｎチャンネルＭＯＳＦＥＴ１２からの全ての熱散逸経
路（図示してない）の熱抵抗であり、Ｐp およびＰn は
ＭＯＳＦＥＴ１０および１２内のそれぞれの放熱量であ
る。
来る。 θp ×Ｐp ＝θn ×Ｐn 式（１） ここで、θp はｐチャンネルＭＯＳＦＥＴ１０からの全
ての熱散逸経路（図示してない）の熱抵抗であり、θn
はｎチャンネルＭＯＳＦＥＴ１２からの全ての熱散逸経
路（図示してない）の熱抵抗であり、Ｐp およびＰn は
ＭＯＳＦＥＴ１０および１２内のそれぞれの放熱量であ
る。
【０００８】上記の熱の問題は、パッケージ１４の全体
の主面積が小さい場合、特に重要である。図３は、本明
細書で使用する「主面積」を例示している。図３におい
て、主面積は図示の実施態様で寸法２４および２６の積
であり、好ましくは４０．５ｍｍ2 以下、更に好ましく
は３５．４ｍｍ2 以下、また更に好ましくは２０．２ｍ
ｍ2 以下である。
の主面積が小さい場合、特に重要である。図３は、本明
細書で使用する「主面積」を例示している。図３におい
て、主面積は図示の実施態様で寸法２４および２６の積
であり、好ましくは４０．５ｍｍ2 以下、更に好ましく
は３５．４ｍｍ2 以下、また更に好ましくは２０．２ｍ
ｍ2 以下である。
【０００９】また、熱の問題は、ＭＯＳＦＥＴ１０およ
び１２の最大電力定格が全体として約１ワット以下、更
に好ましくは約０．５ワット以下である場合、特に重要
である。
び１２の最大電力定格が全体として約１ワット以下、更
に好ましくは約０．５ワット以下である場合、特に重要
である。
【００１０】ＭＯＳＦＥＴがより一層大きい場合は、デ
バイス・パッケージ（例えば、リード・フレーム）を介
しての熱伝達が増大するのと比較して、デバイス間の熱
伝達は低減する。
バイス・パッケージ（例えば、リード・フレーム）を介
しての熱伝達が増大するのと比較して、デバイス間の熱
伝達は低減する。
【００１１】図４は、ＭＯＳＦＥＴ１０および１２を用
いるコンパクト蛍光ランプ３０用の安定器回路２８を示
す。直流電圧源３２が、母線導体３４と基準導体３６と
の間に直流電圧を供給する。制御回路３８が、通常はラ
ンプ３０と共振インダクタ４０と共振コンデンサとを含
む共振負荷回路からの帰還信号に応答して、ＭＯＳＦＥ
Ｔ１０および１２の交互の導通を制御する。コンデンサ
４４および４６が、接続点４８の電位を、母線導体３４
と基準導体３６との間の電圧のほぼ半分の電圧に維持す
る。随意選択によりスナッバ回路を、例えば、米国特許
第５，３８２，８８２号明細書に記載されているよう
に、コンデンサ５０により、また更に抵抗器５２を付加
して、形成してもよい。
いるコンパクト蛍光ランプ３０用の安定器回路２８を示
す。直流電圧源３２が、母線導体３４と基準導体３６と
の間に直流電圧を供給する。制御回路３８が、通常はラ
ンプ３０と共振インダクタ４０と共振コンデンサとを含
む共振負荷回路からの帰還信号に応答して、ＭＯＳＦＥ
Ｔ１０および１２の交互の導通を制御する。コンデンサ
４４および４６が、接続点４８の電位を、母線導体３４
と基準導体３６との間の電圧のほぼ半分の電圧に維持す
る。随意選択によりスナッバ回路を、例えば、米国特許
第５，３８２，８８２号明細書に記載されているよう
に、コンデンサ５０により、また更に抵抗器５２を付加
して、形成してもよい。
【００１２】動作について説明すると、ＭＯＳＦＥＴ１
０が導通して、共通接続点５４を基準導体３６に短絡さ
せる。これにより、負方向の電流５６が流れる。次い
で、ＭＯＳＦＥＴ１０がオフに切り換えられ、且つＭＯ
ＳＦＥＴ１２が導通して、接続点５４を母線導体３４に
接続する。これにより、正方向の電圧５８が流れる。電
流５６および５８は接続点５４で組み合わさって、共振
負荷電流を形成する。電流５６および５８の実効値（ｒ
ｍｓ）は、図４の安定器回路ではほぼ同じである。
０が導通して、共通接続点５４を基準導体３６に短絡さ
せる。これにより、負方向の電流５６が流れる。次い
で、ＭＯＳＦＥＴ１０がオフに切り換えられ、且つＭＯ
ＳＦＥＴ１２が導通して、接続点５４を母線導体３４に
接続する。これにより、正方向の電圧５８が流れる。電
流５６および５８は接続点５４で組み合わさって、共振
負荷電流を形成する。電流５６および５８の実効値（ｒ
ｍｓ）は、図４の安定器回路ではほぼ同じである。
【００１３】上記の式（１）の条件に近づけるために、
ＭＯＳＦＥＴ１０および１２のそれぞれのチャンネルに
おける電荷担体の移動度の差を考慮して、ＭＯＳＦＥＴ
１０および１２のそれぞれのオン抵抗を等しくすること
が考察される。図５は、ｐチャンネル・エンハンス・モ
ードＭＯＳＦＥＴ１０の断面図を示している。図示のよ
うに、ソース電極１０ｓおよびドレイン電極１０ｄが、
高ドーピング濃度のｐ型領域６２および６４に接続され
る。ゲート１０ｇが、酸化物または他の電気絶縁層６８
によって反転チャンネル６６から分離されている。ゲー
ト１０ｇは、ソース電極１０ｓに対して適切にバイアス
されたとき、ｐ導電型の反転チャンネルを作成する。チ
ャンネルの幅は、寸法７０によって図示されており、領
域６２および６４の間の分離距離である。
ＭＯＳＦＥＴ１０および１２のそれぞれのチャンネルに
おける電荷担体の移動度の差を考慮して、ＭＯＳＦＥＴ
１０および１２のそれぞれのオン抵抗を等しくすること
が考察される。図５は、ｐチャンネル・エンハンス・モ
ードＭＯＳＦＥＴ１０の断面図を示している。図示のよ
うに、ソース電極１０ｓおよびドレイン電極１０ｄが、
高ドーピング濃度のｐ型領域６２および６４に接続され
る。ゲート１０ｇが、酸化物または他の電気絶縁層６８
によって反転チャンネル６６から分離されている。ゲー
ト１０ｇは、ソース電極１０ｓに対して適切にバイアス
されたとき、ｐ導電型の反転チャンネルを作成する。チ
ャンネルの幅は、寸法７０によって図示されており、領
域６２および６４の間の分離距離である。
【００１４】ＭＯＳＦＥＴ１０のｐチャンネルにおける
移動度は、ＭＯＳＦＥＴ１２のｎチャンネルにおける移
動度のほぼ半分である場合に、一例としてチャンネル幅
が同じである場合、。ｐチャンネルの面積をｎチャンネ
ルの２倍にすると、ＭＯＳＦＥＴ１０および１２のオン
抵抗が等しくなる傾向がある。
移動度は、ＭＯＳＦＥＴ１２のｎチャンネルにおける移
動度のほぼ半分である場合に、一例としてチャンネル幅
が同じである場合、。ｐチャンネルの面積をｎチャンネ
ルの２倍にすると、ＭＯＳＦＥＴ１０および１２のオン
抵抗が等しくなる傾向がある。
【００１５】しかし、前に述べたように大きさおよび電
力範囲が小さい場合、例えばｐチャンネルの面積を２倍
にすると、熱散逸経路１９（図２）に利用できるＭＯＳ
ＦＥＴ１０の表面積が増大する。従って、このようなＭ
ＯＳＦＥＴはＭＯＳＦＥＴ１２と同じ熱さで動作しな
い。このため、ｐチャンネルの面積を増大するには、そ
の結果生じる熱散逸経路の増大を考慮しなければならな
い。
力範囲が小さい場合、例えばｐチャンネルの面積を２倍
にすると、熱散逸経路１９（図２）に利用できるＭＯＳ
ＦＥＴ１０の表面積が増大する。従って、このようなＭ
ＯＳＦＥＴはＭＯＳＦＥＴ１２と同じ熱さで動作しな
い。このため、ｐチャンネルの面積を増大するには、そ
の結果生じる熱散逸経路の増大を考慮しなければならな
い。
【００１６】ｐチャンネルＭＯＳＦＥＴ１０のチャンネ
ル面積とｎチャンネルＭＯＳＦＥＴ１２のチャンネル面
積との比を、約１．４〜約２．０、更に好ましくは約
１．４〜約１．６の範囲にすべきである。
ル面積とｎチャンネルＭＯＳＦＥＴ１２のチャンネル面
積との比を、約１．４〜約２．０、更に好ましくは約
１．４〜約１．６の範囲にすべきである。
【００１７】本発明を例として特定の好ましい実施態様
について詳述したが、種々の変更および変形をなし得る
ことは当業者には明らかであろう。例えば、ランプ３０
（図３）は陰極を持っていてもよいが、その代わりに無
電極ランプにすることが出来る。従って、特許請求の範
囲は本発明の真の精神および趣旨の範囲内にあるこの様
な全ての変更および変形を包含することを意図して記載
してあることを理解されたい。
について詳述したが、種々の変更および変形をなし得る
ことは当業者には明らかであろう。例えば、ランプ３０
（図３）は陰極を持っていてもよいが、その代わりに無
電極ランプにすることが出来る。従って、特許請求の範
囲は本発明の真の精神および趣旨の範囲内にあるこの様
な全ての変更および変形を包含することを意図して記載
してあることを理解されたい。
【図１】一対のＭＯＳＦＥＴを中に装着した半導体パッ
ケージの簡略斜視図である。
ケージの簡略斜視図である。
【図２】図１の半導体パッケージの簡略端面図である。
【図３】図１の半導体パッケージの簡略上面図である。
【図４】図１のＭＯＳＦＥＴを利用する代表的な回路の
簡略回路図である。
簡略回路図である。
【図５】図１のｐチャンネルＭＯＳＦＥＴの断面図であ
る。
る。
１０ ｐチャンネル・エンハンス・モードＭＯＳＦＥ
Ｔ １２ ｎチャンネル・エンハンス・モードＭＯＳＦＥ
Ｔ １４ 小形デュアル・インライン・パッケージ １６ リード １７ リード・フレーム １８ リード １９ 熱散逸経路 ２０ 熱散逸経路 ２２ 熱散逸経路 ２８ 安定器回路 ３０ コンパクト蛍光ランプ ３８ 制御回路
Ｔ １２ ｎチャンネル・エンハンス・モードＭＯＳＦＥ
Ｔ １４ 小形デュアル・インライン・パッケージ １６ リード １７ リード・フレーム １８ リード １９ 熱散逸経路 ２０ 熱散逸経路 ２２ 熱散逸経路 ２８ 安定器回路 ３０ コンパクト蛍光ランプ ３８ 制御回路
Claims (15)
- 【請求項１】 交流電流が流れる負荷回路、前記交流電
流が通って流れる共通接続点に接続されたそれぞれのソ
ースを持ち、且つそれぞれ前記交流電流に対して、ほぼ
等しいｒｍｓ値を持つ正方向および負方向寄与分を持つ
ｐチャンネル・エンハンス・モードＭＯＳＦＥＴおよび
ｎチャンネル・エンハンス・モードＭＯＳＦＥＴ、並び
に内部に前記ｐチャンネルＭＯＳＦＥＴおよび前記ｎチ
ャンネルＭＯＳＦＥＴが同じ平面内で互いに隣接して配
列されているパッケージであって、該パッケージの主表
面が４０．５ｍｍ2 以下の面積を持つパッケージを有し
ており、 前記ｐチャンネルＭＯＳＦＥＴのチャンネル面積が、前
記ｎチャンネルＭＯＳＦＥＴのチャンネル面積の１．４
〜２．０倍であること、を特徴とする、小形ＭＯＳＦＥ
Ｔパッケージを持つ回路。 - 【請求項２】 前記ｐチャンネルＭＯＳＦＥＴのチャン
ネル面積が、前記ｎチャンネルＭＯＳＦＥＴのチャンネ
ル面積の１．４〜１．６倍である請求項１記載の回路。 - 【請求項３】 前記ｐチャンネルＭＯＳＦＥＴおよび前
記ｎチャンネルＭＯＳＦＥＴのチャンネル面積が、正常
な動作中における前記ｐチャンネルＭＯＳＦＥＴおよび
前記ｎチャンネルＭＯＳＦＥＴのそれぞれの温度上昇を
ほぼ等しくするように選択されている請求項１記載の回
路。 - 【請求項４】 前記パッケージの前記面積が２０．２ｍ
ｍ2 以下である請求項１記載の回路。 - 【請求項５】 前記パッケージは、該パッケージ内の前
記ＭＯＳＦＥＴからの金属製熱散逸経路がリード・フレ
ームだけを有するように構成されている請求項１記載の
回路。 - 【請求項６】 前記パッケージが小形デュアル・インラ
イン・パッケージである請求項５記載の回路。 - 【請求項７】 前記ｐチャンネルＭＯＳＦＥＴおよび前
記ｎチャンネルＭＯＳＦＥＴのチャンネル面積は、これ
らのＭＯＳＦＥＴの相互間の熱散逸経路がこれらのＭＯ
ＳＦＥＴからの残りの熱散逸経路と比較して無視し得る
ほど小さくなるように選択されている請求項１記載の回
路。 - 【請求項８】 交流電流が流れる負荷回路、 前記交流電流が通って流れる共通接続点に接続されたそ
れぞれのソースを持ち、且つそれぞれ前記交流電流に対
して、ほぼ等しいｒｍｓ値を持つ正方向および負方向寄
与分を持つｐチャンネル・エンハンス・モードＭＯＳＦ
ＥＴおよびｎチャンネル・エンハンス・モードＭＯＳＦ
ＥＴ、並びに内部に前記ｐチャンネルＭＯＳＦＥＴおよ
び前記ｎチャンネルＭＯＳＦＥＴが同じ平面内で互いに
隣接して配列されているパッケージであって、該パッケ
ージの主表面が４０．５ｍｍ2 以下の面積を持つパッケ
ージを有しており、 前記ｐチャンネルＭＯＳＦＥＴおよび前記ｎチャンネル
ＭＯＳＦＥＴの電力定格が全体として１ワット以下であ
ること、を特徴とする、小形ＭＯＳＦＥＴパッケージを
持つ回路。 - 【請求項９】 前記ｐチャンネルＭＯＳＦＥＴおよび前
記ｎチャンネルＭＯＳＦＥＴの電力定格が全体として
０．５ワット以下である請求項８記載の回路。 - 【請求項１０】 前記ｐチャンネルＭＯＳＦＥＴのチャ
ンネル面積が、前記ｎチャンネルＭＯＳＦＥＴのチャン
ネル面積の１．４〜２．０倍である請求項８記載の回
路。 - 【請求項１１】 前記ｐチャンネルＭＯＳＦＥＴおよび
前記ｎチャンネルＭＯＳＦＥＴのチャンネル面積が、正
常な動作中における前記ｐチャンネルＭＯＳＦＥＴおよ
び前記ｎチャンネルＭＯＳＦＥＴのそれぞれの温度上昇
をほぼ等しくするように選択されている請求項８記載の
回路。 - 【請求項１２】 前記パッケージの前記面積が２０．２
ｍｍ2 以下である請求項８記載の回路。 - 【請求項１３】 前記パッケージは、該パッケージ内の
前記ＭＯＳＦＥＴからの金属製熱散逸経路がリード・フ
レームだけを有するように構成されている請求項８記載
の回路。 - 【請求項１４】 前記パッケージが小形デュアル・イン
ライン・パッケージである請求項１３記載の回路。 - 【請求項１５】 前記ｐチャンネルＭＯＳＦＥＴおよび
前記ｎチャンネルＭＯＳＦＥＴのチャンネル面積は、こ
れらのＭＯＳＦＥＴの相互間の熱散逸経路がこれらのＭ
ＯＳＦＥＴからの残りの熱散逸経路と比較して無視し得
るほど小さくなるように選択されている請求項８記載の
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/038,260 US5929520A (en) | 1998-03-10 | 1998-03-10 | Circuit with small package for mosfets |
| US09/038260 | 1998-03-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340340A true JPH11340340A (ja) | 1999-12-10 |
Family
ID=21898925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11061097A Withdrawn JPH11340340A (ja) | 1998-03-10 | 1999-03-09 | 小形ｍｏｓｆｅｔパッケ―ジを持つ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5929520A (ja) |
| EP (1) | EP0942471A2 (ja) |
| JP (1) | JPH11340340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242608A (ja) * | 2006-02-10 | 2007-09-20 | Toshiba Lighting & Technology Corp | 電球形蛍光ランプおよび照明装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19935100B4 (de) * | 1999-07-27 | 2004-10-28 | Infineon Technologies Ag | Halbbrückenkonfiguration |
| US9078380B2 (en) | 2012-10-19 | 2015-07-07 | Nvidia Corporation | MOSFET stack package |
| DE102018118275A1 (de) * | 2018-07-27 | 2020-01-30 | Valeo Siemens Eautomotive Germany Gmbh | Rotoranordnung für eine elektrische Maschine, elektrische Maschine für ein Fahrzeug und Fahrzeug |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489804A (en) * | 1989-08-28 | 1996-02-06 | Lsi Logic Corporation | Flexible preformed planar structures for interposing between a chip and a substrate |
| KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
| US5598031A (en) * | 1993-06-23 | 1997-01-28 | Vlsi Technology, Inc. | Electrically and thermally enhanced package using a separate silicon substrate |
| JP3233507B2 (ja) * | 1993-08-13 | 2001-11-26 | 株式会社東芝 | 半導体装置 |
| US5585600A (en) * | 1993-09-02 | 1996-12-17 | International Business Machines Corporation | Encapsulated semiconductor chip module and method of forming the same |
| DE59510918D1 (de) * | 1994-08-12 | 2004-08-12 | Infineon Technologies Ag | Halbleiterbauelement mit isolierendem Gehäuse |
| JP2972096B2 (ja) * | 1994-11-25 | 1999-11-08 | シャープ株式会社 | 樹脂封止型半導体装置 |
| JP3485655B2 (ja) * | 1994-12-14 | 2004-01-13 | 株式会社ルネサステクノロジ | 複合型ｍｏｓｆｅｔ |
| US5615475A (en) * | 1995-01-30 | 1997-04-01 | Staktek Corporation | Method of manufacturing an integrated package having a pair of die on a common lead frame |
| US5814884C1 (en) * | 1996-10-24 | 2002-01-29 | Int Rectifier Corp | Commonly housed diverse semiconductor die |
-
1998
- 1998-03-10 US US09/038,260 patent/US5929520A/en not_active Expired - Lifetime
-
1999
- 1999-03-09 JP JP11061097A patent/JPH11340340A/ja not_active Withdrawn
- 1999-03-10 EP EP99301818A patent/EP0942471A2/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242608A (ja) * | 2006-02-10 | 2007-09-20 | Toshiba Lighting & Technology Corp | 電球形蛍光ランプおよび照明装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0942471A2 (en) | 1999-09-15 |
| US5929520A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418899B2 (en) | MOSFET switch circuit for slow switching application | |
| US20120314453A1 (en) | Electronic circuit control element with tap element | |
| JP2542656B2 (ja) | 相補形横方向絶縁ゲ―ト整流器 | |
| US7547946B2 (en) | MOS semiconductor device with low ON resistance | |
| KR950034760A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH11340340A (ja) | 小形ｍｏｓｆｅｔパッケ―ジを持つ回路 | |
| TW556317B (en) | Field effect transistor formed on an insulative substrate and integrated circuit thereof | |
| US11967545B2 (en) | Semiconductor device | |
| CN101567387B (zh) | 双扩散金属氧化物半导体晶体管 | |
| JP4363190B2 (ja) | 半導体装置及びその製造方法 | |
| US4151479A (en) | Low frequency power amplifier using MOS FET's | |
| JP2002353406A (ja) | 半導体装置 | |
| US10368431B2 (en) | Cooling assemblies for electronic devices | |
| JP3449217B2 (ja) | 半導体モジュール | |
| JPH10173068A (ja) | 半導体装置 | |
| JP7476815B2 (ja) | 高周波電源装置 | |
| JP2004063606A (ja) | 過電流保護装置 | |
| JP3844617B2 (ja) | 電界効果トランジスタ装置 | |
| KR100509940B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2002319680A (ja) | 半導体装置 | |
| JP3324407B2 (ja) | 半導体装置 | |
| JPH0824186B2 (ja) | 電界効果型半導体装置 | |
| US20030122149A1 (en) | Complex semiconductor device and electric power conversion appratus using it | |
| CN112420681A (zh) | 一种芯片封装结构 | |
| JPH11145455A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |