JPH11340269A - 金属バンプの形成方法 - Google Patents

金属バンプの形成方法

Info

Publication number
JPH11340269A
JPH11340269A JP10148772A JP14877298A JPH11340269A JP H11340269 A JPH11340269 A JP H11340269A JP 10148772 A JP10148772 A JP 10148772A JP 14877298 A JP14877298 A JP 14877298A JP H11340269 A JPH11340269 A JP H11340269A
Authority
JP
Japan
Prior art keywords
metal film
bump
metal
plating
predetermined portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10148772A
Other languages
English (en)
Other versions
JP3629365B2 (ja
Inventor
Kenji Tanaka
健司 田中
Hikari Matsushita
光 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP14877298A priority Critical patent/JP3629365B2/ja
Publication of JPH11340269A publication Critical patent/JPH11340269A/ja
Application granted granted Critical
Publication of JP3629365B2 publication Critical patent/JP3629365B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】 【課題】半導体ウエハ上に金属バンプを形成する場合、
従来の電解メッキ方法では、メッキ厚はチップ内やウエ
ハ内でほぼ均一に形成され、局所的にメッキ厚のコント
ロールができないため、一メッキ工程で同一バンプ内に
段差をつけたり、同一チップやウエハ内に高さの異なる
バンプを形成することはできなかった。 【解決手段】半導体ウエハ上に陰電極に接続される第1
の金属膜部と、該金属膜部から離間部を介して絶縁した
第2の金属膜部を設け、電解メッキは先ず第1の金属膜
部の所定部に行い、該メッキの進行に伴い前記離間部に
成長するメッキ層の成長により第1の金属膜部と第2の
金属膜部とを電気的に短絡させ、その後は両金属膜部の
各所定部に電解メッキを行うようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウエハ等の
基板上に形成する金属パンプ(金属の突起)の形成方法
に関する。
【0002】
【従来の技術】従来、基板上に金属バンプを形成する方
法として、電解メッキ法が広く用いられている。電解メ
ッキを行うには、バンプパターンの開口部をもつフォト
レジスト膜を形成し、その開口部にメッキを行う方法が
一般的であり、形成されるバンプの形状は次のようなも
のである。
【0003】フォトレジスト膜開口部内のみのメッキに
よりバンプをほぼ直立に形成したストレート型バンプや
フォトレジスト膜の膜厚よりメッキ厚を高く付けること
によりバンプ上部を下部より大きく形成したマッシュル
ーム型バンプ等である。
【0004】
【発明が解決しようとする課題】上記のような従来のバ
ンプ形成方法では、メッキ厚はバンプ内、チップ内やウ
エハ内でほぼ均一に形成され、局所的にメッキ厚を変え
ることはできない。そのため、バンプ内に段差をもつバ
ンプや、同一チップやウエハ内に高さの異なるバンプを
形成しようとしても、一メッキ工程でそのようなバンプ
を形成することはできなかった。
【0005】上記のような高さの異なるバンプは、例え
ば以下に述べるようなフリップチップ方式ボンディング
用のチップの電極に必要となる。
【0006】従来、整列した多ピンの半導体チップをフ
リップチップ方式で実装する場合、接着の良否をチェッ
クするため、例えば半導体チップにボンディングチェッ
ク用のバンプ電極を設け、一方配線基板上にチェック用
のパッドを設けておいて行う検査方法がある。
【0007】図5は、上記検査方法の説明図であり、同
図(a)はボンディングされる半導体チップ15の上面
図である。チップ面にはバンプ電極16が2列に整列し
て設けられ、検査用に利用される各列両端のバンプ電極
16間はそれぞれ金属膜の配線17で接続されている。
【0008】同図(b)は、半導体チップ15が実装さ
れる配線基板18の平面図である。各バンプ電極16に
対応する位置には、中央部にパッド19、両端部には導
通チェック端子を兼ねるパッド20a及び20b(又は
パッド19と、それに接続された導通チェック用端子)
が設けられる。同図(c)は、半導体チップ15が配線
基板18上にフリップチップ方式でボンディングされた
状態を示したものである。
【0009】上記のようにチップ15端部のバンプ電極
16同士が配線17で接続されているために、ボンディ
ング後、テスト用パッド20a間及び20b間の導通を
テストすることにより、少なくとも両端部のバンプ電極
部の接着の良否を確認することができる。通常このよう
に両端部の接続を代表的に確認することで済ませるが、
当然ながらこの検査方法では中間部に接着不良箇所があ
ってもそれを検出できない。
【0010】上記難点に対する改善策の一つは、チップ
15のバンプ電極の中、両端部のものの背を中間部のも
のに比べ低くすることで両端部の接着条件を中間部より
厳しくし、両端部のチェックのみで確度よく全体のチェ
ックを代行できるようようにすることである。
【0011】そのためには、同一チップ内に高さの異な
るバンプを設ける必要が生じるが、従来の方法では、一
メッキ工程でそれを実現することはできなかった。
【0012】本発明は、上記問題点を解消し、局所的に
メッキ厚さのコントロールが可能となり、段付きバンプ
や、同一チップやウエハ内に高さの異なるバンプの形成
が可能な金属バンプの形成方法を提供しようとするもの
である。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板上に電解メッキによりバンプを形成
する金属バンプの形成方法において、該基板上に、陰電
極に接続される第1の金属膜部と、該金属膜部から離間
部により電気的に絶縁された第2の金属膜部を形成し、
電解メッキは、先ず第1の金属膜部の前記離間部に隣接
する所定部分に行い、該メッキの進行に伴い前記離間部
に成長するメッキ層により第1の金属膜部と第2の金属
膜部とを電気的に短絡させ、その後は第1の金属膜部の
所定部分と共に第2の金属膜部の所定部分に電解メッキ
を行うようにした。
【0014】また、上記金属バンプ形成方法の実施態様
の一つとして、メッキされるべき第1の金属膜部の所定
部分と第2の金属膜部の所定部分とをフォトレジスト膜
の同一開口部で設定することにより、同一バンプ内に段
差を有する金属バンプを形成するようにした。
【0015】また、別の実施態様として、第2の金属膜
部に、メッキされるべき所定部分として、前記離間部に
接する第1の所定部分を設けるとともに前記離間部に接
しない箇所に第2の所定部分を設け、第1の金属膜部の
所定部分と第2の金属膜部の第1の所定部分とをフォト
レジスト膜の同一開口部で設定し、第2の金属膜部の第
2の所定部分をフォトレジスト膜の別の開口部で設定す
ることにより、第2の所定部分に第1の金属膜部の所定
部分に形成する金属バンプより背丈の低い金属バンプを
形成するようにした。
【0016】
【発明の実施の形態】図1は、本発明の金属バンプ形成
方法の基本的な原理を説明するための説明図である。
【0017】同図(a)及び(b)は、それぞれ電解メ
ッキを始める前の処理を完了した状態を示す、簡略化し
た上面図及び断面図である。上面図は、フォトレジスト
膜を剥がした状態で示している。
【0018】図中、1は半導体ウエハ、2はバンプを形
成される電極、3は絶縁膜を示す。4はメッキ電源の陰
電極に接続される金属膜で、バンプを形成する電極2に
架かるように設けられる。5は絶縁膜3上に離間部6を
挟んで設けられ金属膜4から電気的に絶縁された金属
膜、7はフォトレジスト膜、8はその開口部(バンプ形
成予定部)を示す。開口部8は図のように離間部6を跨
ぎ両金属膜4及び5に架かるように設けられる。
【0019】電解メッキは、通常通り、メッキ金属材料
を陽極とし、被メッキ部を陰極として行うが、本発明で
は金属膜のうち金属膜4にのみ陰電極を接続して行う。
そのために、メッキの初期段階では、メッキ層の形成は
フォトレジスト膜7の開口部8の金属膜4の部分にのみ
進行する。(c)は、この段階のメッキ層の状態を示し
たものであり、メッキ層9は金属膜4の上面とともに離
間部6の絶縁膜に沿っても成長する。
【0020】上記メッキが更に進行すると、遂にはメッ
キ層の先端が金属膜5に達して金属膜5が金属膜4と電
気的に短絡され、その後は金属膜5の上にもメッキ層が
成長する。金属膜5上のメッキ層は、時間的に遅れてそ
の形成が始まるので、同膜上には(d)に示すように、
金属膜4上に比べメッキ厚の薄いメッキ層10が形成さ
れる。
【0021】なお、上記電気的短絡によるメッキ面積の
変化により、電流密度が変化するので、その変化を監視
し、設定電流密度が維持されるよう、供給電流をコント
ロールする。
【0022】上記のように、本発明の方法では、離間部
6の方向に成長するメッキ層を、金属膜5のメッキ開始
を遅らせる時限スイッチとして利用することになり、一
工程の電解メッキで、同一ウエハ上にメッキ厚の異なる
部分を形成することが可能となる。
【0023】金属膜5のメッキ開始の遅れは、メッキ速
度と離間部6の距離で決まるので、これらを設定するこ
とにより、メッキ厚の差を所要な値にすることができ
る。
【0024】図2は、本発明の方法により段付きバンプ
を形成する実施例の説明図である。(a)及び(b)は
それぞれ上面図及び断面図を示す。
【0025】電極2が形成され、その周縁部を覆うよう
に表面保護用の絶縁膜3が形成された半導体ウエハ1の
上に金属バンプを形成する場合である。
【0026】先ず、ウエハ全面を覆って下記のような金
属膜を蒸着やスパッタ等により形成する。例えば金バン
プを形成する場合、電極2が金電極の場合は、直接金膜
を、アルミニウム電極の場合は、先ずバリヤメタルとし
てTiW等の膜を形成し、その上に金膜を形成する。
【0027】上記金属膜から図示のように、バンプ形成
予定部8内を通るようように左右対称に設定したリング
状部分をエッチングにより除去して離間部6を形成す
る。これにより金属膜は互いに絶縁された金属膜4と島
状の二つの金属膜5とに分離される。
【0028】フォトリソグラフィにより、開口部(バン
プ形成予定部)8をもつフォトレジスト膜7を形成し、
金属膜4をメッキ電源の陰電極に接続してメッキを行う
と、上述の原理により、各金属膜5には金属膜4より肉
薄のメッキ層が形成され、その結果段付きの金属バンプ
11が形成される。
【0029】メッキ終了後、フォトレジスト膜7及び金
属膜4、5の不要部分を除去処理してバンプ形成工程を
終わる。
【0030】図3に、本発明の別の実施例を示す。同一
ウエハ内に高さの異なるバンプを形成する場合の実施例
であり、(a)および(b)はそれぞれ上面図及び断面
図を示す。
【0031】ウエハ1内の同一チップ内に設けられた電
極2a及び2bにそれぞれ背の高いバンプ及び低いバン
プを形成しようとする場合である。
【0032】絶縁膜3及び金属膜は図2の実施例の場合
と同様にして形成するが、離間部6は、高いバンプ形成
予定部(開口部8a)を横切り、かつ低いバンプ形成予
定部(開口部8b)を囲むように設けて金属膜4及び金
属膜5を形成する。
【0033】開口部8a及び8bをもつフォトレジスト
膜7を形成し、金属膜4を陰電極にに接続して電解メッ
キを行うと、開口部8aでは、上述のように、初期段階
では金属膜4上のみメッキされ、成長するメッキ層によ
り両金属膜が短絡した後は金属膜5上にも成長して、一
部に段差部分をもつバンプ12(高いバンプ)が形成さ
れる。
【0034】一方、開口部8bは全体が金属膜5上にあ
るので、同開口部には上記段差部分と同じ高さのメッキ
層が成長し、結果として開口部8aに形成されるバンプ
12に比べ背の低いバンプ13が形成される。メッキ終
了後、フォトレジスト膜7及び金属膜4、5の不要部分
は除去する。
【0035】いうまでもなく、金属膜4上に別の開口部
を設ければ、同時に背の高い(段付きでない)バンプが
形成できる。
【0036】なお、図3では金属膜5を単純な矩形パタ
ーンとしチップ内側に設けた場合を示したが、内側への
設置を避けたい場合は、金属膜5をウエハ内のチップ隣
接部に張り出すようように帯状に形成し、メッキ後上記
隣接部をスクライブにより切除する対処方法もある。
【0037】また、更に本発明の方法の特徴である時限
スイッチ部分(段差付きのバンプが形成される部分)を
チップ隣接部に形成してメッキを行い、メッキ後上記隣
接部を切除する形成方法も可能であり、この場合は、低
い方のバンプと同様、高い方のバンプも段差のないもの
が得られる。
【0038】図4により、本発明のパンプ形成方法によ
り形成できる金属バンプの応用例について説明する。
【0039】(a)は、2個しか図示していないが、複
数の段付きバンプを設けて利用する場合である。超音波
ボンディング法で多数のバンプを同時に接着する場合、
被接着部との接触が不十分な箇所があるとその部分がボ
ンディング不良となるが、段付きバンプを用いると、先
端部の面積が小さいので、同じ加圧でも全体的に接触が
よくなり、多ピンの場合でも、接着むらのない良好なボ
ンディングが可能となる。
【0040】また、段差の上の部分(小面積の部分)の
みの溶融によりボンディングが行えるのでバンプの下部
がくずれることがない。そのため、バンプ間のピッチを
狭くすることができ、スペースファクタの改善にもつな
がる。
【0041】(b)は、整列したバンプの中、両端には
中央部の定常バンプ14より低いバンプ13、その内側
に高さは定常の段付きバンプ11を設けた場合であり、
上述の解決すべき課題の項で述べた望ましいバンプ配列
に当たるものである。
【0042】このように両端部のバンプの高さを低くし
た配列とすることにより、フリップチップ方式接着の場
合、中央部に比べ両端部の接着条件が厳しくなるので、
接着確認を両端部のみの導通テストで行うテスト方法の
弱点が解消される。(c)は、バンプ電極16と共に配
線の一部にメッキ層21を形成する場合である。例え
ば、電力用FET等の半導体チップで電流の大きい配線
部分にメッキを付けたい場合、バンプ電極は金属膜4上
に、メッキすべき配線部分は金属膜5上となるように離
間部6を設けてメッキを行うことにより、容易に両部分
を同時に形成することができる。
【0043】上記実施例の説明では、半導体ウエハの基
板上に金属バンプを形成する場合について述べたが、本
発明の方法は、絶縁膜や金属膜が形成できる基板上であ
れば実施できるのて、半導体ウエハに限らず、アルミ
ナ、SiC、AlN等の基板、ガラス基板、絶縁材料で
コーティングされた金属基板等各種の基板上に実施する
ことができる。
【0044】また、実施例では、金属膜4と5の絶縁に
表面保護用の絶縁膜3を利用した場合を示したが、いう
までもなく基板が絶縁基板の場合は、基板自体の絶縁を
活用できるので、絶縁膜を特に形成する必要はない。
【0045】また、実施例では、離間部6の間隔は全て
一定間隔の場合を示したが、メッキ厚のコントロールに
関わる間隔寸法はフォトレジスト開口部8内の部分のみ
であり、その他の部分は関与しないので単に絶縁が保た
れればよく、一定間隔とする必要はない。
【0046】
【発明の効果】以上説明したように、本発明の金属パン
プ形成方法によれば、互いに離間され絶縁された第1の
金属膜と第2の金属膜を設け、電解メッキは、先ず第1
の金属膜部の前記離間部に隣接する所定部分に行い、該
メッキの進行に伴って前記離間部に成長するメッキ層に
より、第1の金属膜部と第2の金属膜部とを電気的に短
絡させ、その後は第1の金属膜部の所定部分と共に第2
の金属膜部の所定部分に電解メッキを行うようにしたの
で、従来の方法ではできなかった局所的なメッキ厚のコ
ントロールが可能となり、その結果、一メッキ工程で段
付きバンプの形成や同一チップ内に背丈の異なるバンプ
を形成することが可能となった。
【0047】上記のような形状のバンプを利用すること
が可能となるため、上述のような、フリップチップ方式
ボンデイングの接着テストの弱点が解消される。
【0048】また、超音波ボンディング法による接着を
行う場合、段付きバンプを利用すると、接触性がよくな
るため、多ピンの場合でも、接着むらのない良好なボン
ディングが得られ、また、バンプ間のピッチを狭くでき
る利点もあるので、スペースファクタの改善にもつなが
る。
【0049】また、金属パンプとともにそれに連なる電
流容量の大きい配線部分を設けたい場合、本発明のバン
プ形成方法を用いれば、容易に両部分を同時に形成する
ことができる。
【図面の簡単な説明】
【図1】 本発明の金属バンプ形成方法の説明図であ
る。
【図2】 本発明の一実施例の説明図である。
【図3】 本発明の別の実施例の説明図である。
【図4】 本発明の方法により形成したバンプ形状の例
図である。
【図5】 フリップチップ方式接着の検査方法の説明図
である。
【符号の説明】
1:半導体ウエハ、2:電極、3:絶縁膜、4:陰電極
に接続される金属膜、5:絶縁される金属膜、6:離間
部、7:フォトレジスト膜、8:開口部、9:初期段階
のメッキ層、10:第2段階のメッキ層、11:段付き
バンプ、12:背の高いバンプ、13:背の低いバン
プ、14:定常のバンプ、15:半導体チップ、16:
バンプ電極、17:接続配線、18:配線基板、19:
電極接続用パッド、20:接着テスト用パッド、21:
配線上のメッキ層。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板上に、電解メッキによりバンプを形成
    する金属バンプの形成方法において、 該基板上に、陰電極に接続される第1の金属膜部と、該
    金属膜部から離間部により電気的に絶縁された第2の金
    属膜部を形成し、電解メッキは、先ず第1の金属膜部の
    前記離間部に隣接する所定部分に行い、該メッキの進行
    に伴って前記離間部に成長するメッキ層により、第1の
    金属膜部と第2の金属膜部とを電気的に短絡させ、その
    後は第1の金属膜部の所定部分と共に第2の金属膜部の
    所定部分に電解メッキを行うようにしたことを特徴とす
    る金属バンプの形成方法。
  2. 【請求項2】請求項1記載の金属バンプ形成方法におい
    て、メッキされるべき第1の金属膜部の所定部分と第2
    の金属膜部の所定部分とをフォトレジスト膜の同一開口
    部で設定することにより、同一バンプ内に段差を有する
    金属バンプを形成することを特徴とする金属バンプの形
    成方法。
  3. 【請求項3】請求項1記載の金属バンプ形成方法におい
    て、第2の金属膜部に、メッキされるべき所定部分とし
    て、前記離間部に接する第1の所定部分を設けるととも
    に前記離間部に接しない箇所に第2の所定部分を設け、
    第1の金属膜部の所定部分と第2の金属膜部の第1の所
    定部分とをフォトレジスト膜の同一開口部で設定し、第
    2の金属膜部の第2の所定部分をフォトレジスト膜の別
    の開口部で設定することにより、第2の所定部分に第1
    の金属膜部の所定部分に形成する金属バンプより背丈の
    低い金属バンプを形成することを特徴とする金属バンプ
    の形成方法。
JP14877298A 1998-05-29 1998-05-29 金属バンプの形成方法 Expired - Fee Related JP3629365B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14877298A JP3629365B2 (ja) 1998-05-29 1998-05-29 金属バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14877298A JP3629365B2 (ja) 1998-05-29 1998-05-29 金属バンプの形成方法

Publications (2)

Publication Number Publication Date
JPH11340269A true JPH11340269A (ja) 1999-12-10
JP3629365B2 JP3629365B2 (ja) 2005-03-16

Family

ID=15460326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14877298A Expired - Fee Related JP3629365B2 (ja) 1998-05-29 1998-05-29 金属バンプの形成方法

Country Status (1)

Country Link
JP (1) JP3629365B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002078079A1 (en) * 2001-03-26 2002-10-03 Citizen Watch Co., Ltd. Package of semiconductor device and its manufacturing method
JP2009026801A (ja) * 2007-07-17 2009-02-05 Mitsubishi Electric Corp 半導体発光装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002078079A1 (en) * 2001-03-26 2002-10-03 Citizen Watch Co., Ltd. Package of semiconductor device and its manufacturing method
US7053479B2 (en) 2001-03-26 2006-05-30 Citizen Watch Co., Ltd. Package of semiconductor device and its manufacturing method
JP2009026801A (ja) * 2007-07-17 2009-02-05 Mitsubishi Electric Corp 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
JP3629365B2 (ja) 2005-03-16

Similar Documents

Publication Publication Date Title
JP2624703B2 (ja) バンプの形成方法及びその装置
US6960829B2 (en) Method for producing a semiconductor wafer, semiconductor chip, and intermediate semiconductor product
KR101926187B1 (ko) 반도체 패키지의 범프 형성방법
US20040056351A1 (en) Semiconductor device and manufacturing method thereof
JP3629365B2 (ja) 金属バンプの形成方法
US20230076966A1 (en) Semiconductor device
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
US5957370A (en) Plating process for fine pitch die in wafer form
JPS5895862A (ja) 積層構造半導体装置
JPH0922912A (ja) 半導体装置及びその製造方法
JPH0758112A (ja) 半導体装置
US7211504B2 (en) Process and arrangement for the selective metallization of 3D structures
JPH065609A (ja) バンプ形成方法
JP2974840B2 (ja) 半導体素子の実装方法
JP2000299338A (ja) 突起電極を有するベアチップic及び突起電極の形成方法
US20230245965A1 (en) Surface finish structure of multi-layer substrate
JPH09297154A (ja) 半導体ウエハの検査方法
JP3119352B2 (ja) 半導体装置のメッキ構造体形成方法
JPS63168028A (ja) 微細接続構造
JP2643141B2 (ja) 転写用バンプの製造方法
JPH06333929A (ja) 半導体装置及びその製造方法
JPS5823940B2 (ja) 半導体装置の電極形成方法
JPH06314723A (ja) 半導体装置及びその製造方法
JPH0350733A (ja) 半導体装置の製造方法
JPH039526A (ja) 半導体装置の突起電極の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees