JPH11330888A - 積層型コモンモードフィルタ - Google Patents
積層型コモンモードフィルタInfo
- Publication number
- JPH11330888A JPH11330888A JP13404798A JP13404798A JPH11330888A JP H11330888 A JPH11330888 A JP H11330888A JP 13404798 A JP13404798 A JP 13404798A JP 13404798 A JP13404798 A JP 13404798A JP H11330888 A JPH11330888 A JP H11330888A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layers
- layer
- laminate
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【課題】小型化が達成でき、高密度実装に対応できる高
周波用の積層型コモンモードフィルタを提供する。 【解決手段】第1の導体、第2の導体をそれぞれ構成す
る導体層2a〜2d、3a〜3dを積層体内にそれぞれ
2層以上有する。第1の導体の導体層2a〜2dと第2
の導体の導体層3a〜3dとはそれぞれ絶縁層1b〜1
hを介して交互に積層される。第1の導体の導体層2a
〜2dどうし、第2の導体の導体層3a〜3dどうしは
積層体の内部においてビアホール4a〜4f、5a〜5
fにより接続される。第1の導体の導体層2a〜2dと
第2の導体の導体層3a〜3dは、それぞれ積層方向に
見て重なることによりキャパシタを形成する直線部と、
各直線部に対して傾斜して形成され、かつ積層方向に互
いに重ならない傾斜部とからなる。第1の導体、第2の
導体の両端を入出力端子に接続する。
周波用の積層型コモンモードフィルタを提供する。 【解決手段】第1の導体、第2の導体をそれぞれ構成す
る導体層2a〜2d、3a〜3dを積層体内にそれぞれ
2層以上有する。第1の導体の導体層2a〜2dと第2
の導体の導体層3a〜3dとはそれぞれ絶縁層1b〜1
hを介して交互に積層される。第1の導体の導体層2a
〜2dどうし、第2の導体の導体層3a〜3dどうしは
積層体の内部においてビアホール4a〜4f、5a〜5
fにより接続される。第1の導体の導体層2a〜2dと
第2の導体の導体層3a〜3dは、それぞれ積層方向に
見て重なることによりキャパシタを形成する直線部と、
各直線部に対して傾斜して形成され、かつ積層方向に互
いに重ならない傾斜部とからなる。第1の導体、第2の
導体の両端を入出力端子に接続する。
Description
【0001】
【発明の属する技術分野】本発明は、分布定数型の積層
型コモンモードフィルタに関する。
型コモンモードフィルタに関する。
【0002】
【従来の技術】積層型コモンモードフィルタの従来例と
して図7(A)に示されるような特開平4−2108号
公報に開示されたものがある。図7(A)において、6
0a〜60gは絶縁層、61a〜61cは図7(B)に
示される等価回路におけるコイル61を構成する第1の
導体、62a〜62cは第1の導体61a〜61cに絶
縁層を介して対向する第2の導体であり、図7(B)の
コイル62を構成する。63、64はそれぞれ第1の導
体61a〜61c、第2の導体62a〜62cの接続用
導体、65はビアホールである。第1のコイル61の両
端は、入力端子66、出力端子67に接続され、第2の
コイル62は両端は端子68、69に接続される。
して図7(A)に示されるような特開平4−2108号
公報に開示されたものがある。図7(A)において、6
0a〜60gは絶縁層、61a〜61cは図7(B)に
示される等価回路におけるコイル61を構成する第1の
導体、62a〜62cは第1の導体61a〜61cに絶
縁層を介して対向する第2の導体であり、図7(B)の
コイル62を構成する。63、64はそれぞれ第1の導
体61a〜61c、第2の導体62a〜62cの接続用
導体、65はビアホールである。第1のコイル61の両
端は、入力端子66、出力端子67に接続され、第2の
コイル62は両端は端子68、69に接続される。
【0003】図8は特開平4−11709号公報に記載
された積層型コモンモードフィルタであり、コイル導体
73、74を設けた絶縁層71、72を上下の保護層7
5、76と共に積層し、コイル導体73、74はそれぞ
れ直線部a、bを対向させてキャパシタを形成し、直線
部a、bの両端c、dおよびe、fは、それぞれ入力端
子、出力端子に接続するために側辺側に向けて折り曲げ
て形成したものである。
された積層型コモンモードフィルタであり、コイル導体
73、74を設けた絶縁層71、72を上下の保護層7
5、76と共に積層し、コイル導体73、74はそれぞ
れ直線部a、bを対向させてキャパシタを形成し、直線
部a、bの両端c、dおよびe、fは、それぞれ入力端
子、出力端子に接続するために側辺側に向けて折り曲げ
て形成したものである。
【0004】
【発明が解決しようとする課題】図7に示すように、周
回させる構造の導体61b、61c、62b、62cを
用いた積層型フィルタにおいては、導体61b、61
c、62b、62cを周回させているので、周回のため
に絶縁層60a〜60gの面積が必要であり、小型化が
困難であるという問題点がある。
回させる構造の導体61b、61c、62b、62cを
用いた積層型フィルタにおいては、導体61b、61
c、62b、62cを周回させているので、周回のため
に絶縁層60a〜60gの面積が必要であり、小型化が
困難であるという問題点がある。
【0005】図8に示すように、2枚の導体73、74
を対向させただけではインダクタンスが不足し、所定の
インダクタンスを得るためには形状の大型化は避けられ
ないという問題点がある。
を対向させただけではインダクタンスが不足し、所定の
インダクタンスを得るためには形状の大型化は避けられ
ないという問題点がある。
【0006】本発明は、上記問題点に鑑み、小型化が達
成でき、高密度実装に対応できる高周波用の積層型コモ
ンモードフィルタを提供することを目的とする。
成でき、高密度実装に対応できる高周波用の積層型コモ
ンモードフィルタを提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1の発明は、第1
の導体、第2の導体をそれぞれ構成する導体層を積層体
内にそれぞれ2層以上有し、該第1の導体の導体層と第
2の導体の導体層とはそれぞれ絶縁層を介して交互に積
層されると共に、第1の導体の導体層どうし、第2の導
体の導体層どうしは積層体の内部においてビアホールに
より接続され、前記第1の導体、第2の導体の各導体層
は、それぞれ積層方向に見て重なることによりキャパシ
タを形成する直線部と、各直線部に対して傾斜して形成
され、かつ積層方向に互いに重ならない傾斜部とからな
り、前記第1の導体、第2の導体をそれぞれ構成する導
体層のうち、最下層、最上層の傾斜部は積層体の側面に
露出させて積層体側面の入力端子、出力端子に接続され
ることを特徴とする。
の導体、第2の導体をそれぞれ構成する導体層を積層体
内にそれぞれ2層以上有し、該第1の導体の導体層と第
2の導体の導体層とはそれぞれ絶縁層を介して交互に積
層されると共に、第1の導体の導体層どうし、第2の導
体の導体層どうしは積層体の内部においてビアホールに
より接続され、前記第1の導体、第2の導体の各導体層
は、それぞれ積層方向に見て重なることによりキャパシ
タを形成する直線部と、各直線部に対して傾斜して形成
され、かつ積層方向に互いに重ならない傾斜部とからな
り、前記第1の導体、第2の導体をそれぞれ構成する導
体層のうち、最下層、最上層の傾斜部は積層体の側面に
露出させて積層体側面の入力端子、出力端子に接続され
ることを特徴とする。
【0008】このように、第1の導体、第2の導体をそ
れぞれ2層以上の導体層により形成して積層方向に対向
させることにより、導体パターンを形成する面積を拡げ
ることなく、積層方向に線路長を確保することができ、
これにより小型のものでありながら、十分なインダクタ
ンスを確保することができる。また、各導体層はそれぞ
れ傾斜部を有するため、直線部のみである場合に比較し
て線路長をより長くすることができる。
れぞれ2層以上の導体層により形成して積層方向に対向
させることにより、導体パターンを形成する面積を拡げ
ることなく、積層方向に線路長を確保することができ、
これにより小型のものでありながら、十分なインダクタ
ンスを確保することができる。また、各導体層はそれぞ
れ傾斜部を有するため、直線部のみである場合に比較し
て線路長をより長くすることができる。
【0009】請求項2の発明は、請求項1において、前
記第1の導体および第2の導体は最下層、最上層の間に
中間の導体層を有し、該各中間の導体層は、それぞれ直
線部および傾斜部においてビアホールにより次層の導体
層に接続されることを特徴とする。
記第1の導体および第2の導体は最下層、最上層の間に
中間の導体層を有し、該各中間の導体層は、それぞれ直
線部および傾斜部においてビアホールにより次層の導体
層に接続されることを特徴とする。
【0010】このように、入力端子、出力端子にそれぞ
れ接続される導体層間に別の導体層を設け、その積層数
を選択することにより、インダクタンスを任意に設定す
ることができる。
れ接続される導体層間に別の導体層を設け、その積層数
を選択することにより、インダクタンスを任意に設定す
ることができる。
【0011】請求項3の発明は、請求項1または2にお
いて、前記第1の導体、第2の導体の一方の導体層の直
線部の両側辺のうち、少なくとも一方に対向する島状の
導体層を設け、該島状の導体層を他方の導体層にビアホ
ールを介して接続することにより、前記島状の導体層と
直線部との間にキャパシタを形成したことを特徴とす
る。
いて、前記第1の導体、第2の導体の一方の導体層の直
線部の両側辺のうち、少なくとも一方に対向する島状の
導体層を設け、該島状の導体層を他方の導体層にビアホ
ールを介して接続することにより、前記島状の導体層と
直線部との間にキャパシタを形成したことを特徴とす
る。
【0012】このように、直線部を同層の島状導体層に
対向させることにより、キャパシタンスを増大させるこ
とができ、これにより積層数を低減でき、小型化が容易
である。
対向させることにより、キャパシタンスを増大させるこ
とができ、これにより積層数を低減でき、小型化が容易
である。
【0013】請求項4の発明は、請求項1から3までの
いずれかにおいて、前記積層体は直方体状をなし、前記
第1の導体、第2の直線部は積層体の長手方向に形成さ
れ、該積層体の前記直線部に平行な2つの側面のうちの
一方の側面に一対の入力端子を有し、他方の側面に一対
の出力端子を有し、互いに対向する位置に設けられる一
方の入力端子と出力端子は積層体の内部の第1の導体に
より接続され、他方の対向する入力端子と出力端子は積
層体の内部の第2の導体により接続されることを特徴と
する。
いずれかにおいて、前記積層体は直方体状をなし、前記
第1の導体、第2の直線部は積層体の長手方向に形成さ
れ、該積層体の前記直線部に平行な2つの側面のうちの
一方の側面に一対の入力端子を有し、他方の側面に一対
の出力端子を有し、互いに対向する位置に設けられる一
方の入力端子と出力端子は積層体の内部の第1の導体に
より接続され、他方の対向する入力端子と出力端子は積
層体の内部の第2の導体により接続されることを特徴と
する。
【0014】このように、直線部を積層体の長手方向に
形成することにより、線路長を容易に確保することがで
きる。また、2つの対向する側面にそれぞれ対をなす入
力端子、出力端子を設ける構造とすることにより、端子
間の間隔を容易に確保することができる。
形成することにより、線路長を容易に確保することがで
きる。また、2つの対向する側面にそれぞれ対をなす入
力端子、出力端子を設ける構造とすることにより、端子
間の間隔を容易に確保することができる。
【0015】請求項5の発明は請求項1から4までのい
ずれかにおいて、導体層間に介在させる誘電体層の誘電
率を、その周囲の誘電体層の誘電率より高くしたことを
特徴とする。
ずれかにおいて、導体層間に介在させる誘電体層の誘電
率を、その周囲の誘電体層の誘電率より高くしたことを
特徴とする。
【0016】このように、信号ラインとグランドライン
との対向部に介在させる誘電体層の誘電率を、その周囲
の誘電体層の誘電率より高くすることにより、小型で高
い容量値が得られると共に、各ラインと端子間が容量的
に結合される度合いを軽減し、各層間における本来の容
量結合が得やすくなる。
との対向部に介在させる誘電体層の誘電率を、その周囲
の誘電体層の誘電率より高くすることにより、小型で高
い容量値が得られると共に、各ラインと端子間が容量的
に結合される度合いを軽減し、各層間における本来の容
量結合が得やすくなる。
【0017】
【発明の実施の形態】図1は本発明による積層型フィル
タの一実施の形態を示す積層構造図、図2はその平面
図、図3(A)、(B)、(C)はそれぞれラインの重
なりを示す平面図、等価回路図、外観図である。
タの一実施の形態を示す積層構造図、図2はその平面
図、図3(A)、(B)、(C)はそれぞれラインの重
なりを示す平面図、等価回路図、外観図である。
【0018】図1、図2において、1a〜1hは絶縁
層、2a〜2d、3a〜3dはそれぞれ第1、第2の導
体2、3(図3(B)参照)を構成する導体層、4a〜
4fはは絶縁層1b〜1gに設けられた第1の導体の導
体層2a〜2d間接続用のビアホール、5a〜5fは絶
縁層1c〜1hに設けられた第2の導体の導体層3a〜
3d間接続用のビアホールである。
層、2a〜2d、3a〜3dはそれぞれ第1、第2の導
体2、3(図3(B)参照)を構成する導体層、4a〜
4fはは絶縁層1b〜1gに設けられた第1の導体の導
体層2a〜2d間接続用のビアホール、5a〜5fは絶
縁層1c〜1hに設けられた第2の導体の導体層3a〜
3d間接続用のビアホールである。
【0019】図2に示すように、第1の導体2の導体層
2a〜2dは直線部gと傾斜部hとからなる。また、第
2の導体3の導体層3a〜3dも直線部iと傾斜部jと
からなる。
2a〜2dは直線部gと傾斜部hとからなる。また、第
2の導体3の導体層3a〜3dも直線部iと傾斜部jと
からなる。
【0020】図3(A)にこれらの導体層の一部につい
て示すように、第1の導体2の導体層2b、第2の導体
3の導体層3bの各直線部g、i間は互いに対向するこ
とにより、図3(B)に示す分布容量20を形成する。
て示すように、第1の導体2の導体層2b、第2の導体
3の導体層3bの各直線部g、i間は互いに対向するこ
とにより、図3(B)に示す分布容量20を形成する。
【0021】前記絶縁層1a〜1hは、製造に当たり、
例えばアルミナとガラスを含む誘電体グリーンシートま
たはスクリーン印刷により膜状に形成される層として実
現され、導体層2a〜2d、3a〜3dは絶縁層1a〜
1h上に銀、銀−パラジウム等の導体ペーストの層状に
印刷することにより実現され、ビアホール4a〜4f、
5a〜5fは、その中に前記ペーストを印刷により充填
することにより実現される。なおここでは図示されてい
ないが、導体層3dを覆うように最外層に絶縁層を積層
する。これらの導体パターンが多数個分形成されたグリ
ーンシートが積層され、各チップに切断され、焼成した
後、図3(C)に示す積層体21の一方の側面に入力端
子8、9を、他方の側面に出力端子10、11を焼きつ
けおよびメッキによって設けることにより製造される。
例えばアルミナとガラスを含む誘電体グリーンシートま
たはスクリーン印刷により膜状に形成される層として実
現され、導体層2a〜2d、3a〜3dは絶縁層1a〜
1h上に銀、銀−パラジウム等の導体ペーストの層状に
印刷することにより実現され、ビアホール4a〜4f、
5a〜5fは、その中に前記ペーストを印刷により充填
することにより実現される。なおここでは図示されてい
ないが、導体層3dを覆うように最外層に絶縁層を積層
する。これらの導体パターンが多数個分形成されたグリ
ーンシートが積層され、各チップに切断され、焼成した
後、図3(C)に示す積層体21の一方の側面に入力端
子8、9を、他方の側面に出力端子10、11を焼きつ
けおよびメッキによって設けることにより製造される。
【0022】前記入力端子8、9に第1の導体2、第2
の導体3の一端部を接続するため、図2に示すように、
最下層の導体層2a、3aの傾斜部h、jはそれぞれ積
層体21の一方の側面に露出し、また、前記出力端子1
0、11に第1の導体2、第2の導体3の他端部を接続
するため、最上層の導体層2d、3dの傾斜部h、jは
積層体21の他方の側面に露出する。最下層と最上層と
の間の中間の導体層2b、2c、3b、3cの傾斜部は
積層体21の側面に露出しない。
の導体3の一端部を接続するため、図2に示すように、
最下層の導体層2a、3aの傾斜部h、jはそれぞれ積
層体21の一方の側面に露出し、また、前記出力端子1
0、11に第1の導体2、第2の導体3の他端部を接続
するため、最上層の導体層2d、3dの傾斜部h、jは
積層体21の他方の側面に露出する。最下層と最上層と
の間の中間の導体層2b、2c、3b、3cの傾斜部は
積層体21の側面に露出しない。
【0023】このように、第1の導体2、第2の導体3
をそれぞれ2層以上の導体層2a〜2d、3a〜3dに
より形成して積層方向に対向させることにより、導体パ
ターンを形成する面積を拡げることなく、積層方向に線
路長を確保することができ、これにより小型のものであ
りながら、十分なインダクタンスを確保することができ
る。また、各導体層2a〜2d、3a〜3dはそれぞれ
傾斜部h、jを有するため、直線部g、iのみである場
合に比較して線路長をより長くすることができる。ま
た、導体層2a〜2d、3a〜3dの積層数を選択する
ことにより、インダクタンスを任意に設定することがで
きる。
をそれぞれ2層以上の導体層2a〜2d、3a〜3dに
より形成して積層方向に対向させることにより、導体パ
ターンを形成する面積を拡げることなく、積層方向に線
路長を確保することができ、これにより小型のものであ
りながら、十分なインダクタンスを確保することができ
る。また、各導体層2a〜2d、3a〜3dはそれぞれ
傾斜部h、jを有するため、直線部g、iのみである場
合に比較して線路長をより長くすることができる。ま
た、導体層2a〜2d、3a〜3dの積層数を選択する
ことにより、インダクタンスを任意に設定することがで
きる。
【0024】また、前記積層体21は直方体状をなし、
前記導体層2a〜2d、3a〜3dの直線部g、iは、
図3(A)に示すように積層体の長手方向Yに形成さ
れ、該積層体の前記直線部g、iに平行な2つの側面の
うちの一方の側面21aに一対の入力端子8、9を有
し、他方の側面21bに一対の出力端子10、11を有
し互いに対向する位置に設けられる一方の入力端子8と
出力端子10は積層体21の内部の第1の導体2により
接続され、他方の対向する入力端子9と出力端子11は
積層体の内部の第2の導体3により接続される構成とし
ているので、線路長を容易に確保することができる。ま
た、2つの対向する側面21a、21bにそれぞれ対を
なす入力端子8、9、出力端子10、11を設ける構造
とすることにより、端子8、9間、10、11の間隔G
(図3(C)参照)を容易に確保することができ、小型
化が容易となる。
前記導体層2a〜2d、3a〜3dの直線部g、iは、
図3(A)に示すように積層体の長手方向Yに形成さ
れ、該積層体の前記直線部g、iに平行な2つの側面の
うちの一方の側面21aに一対の入力端子8、9を有
し、他方の側面21bに一対の出力端子10、11を有
し互いに対向する位置に設けられる一方の入力端子8と
出力端子10は積層体21の内部の第1の導体2により
接続され、他方の対向する入力端子9と出力端子11は
積層体の内部の第2の導体3により接続される構成とし
ているので、線路長を容易に確保することができる。ま
た、2つの対向する側面21a、21bにそれぞれ対を
なす入力端子8、9、出力端子10、11を設ける構造
とすることにより、端子8、9間、10、11の間隔G
(図3(C)参照)を容易に確保することができ、小型
化が容易となる。
【0025】図4は本発明の他の実施の形態の積層構造
を示す平面図であり、本実施の形態においては、第1の
導体2の導体層2a〜2dと第2の導体3の導体層3a
〜3dの間に介在させる絶縁層の部分、すなわち直線部
g、iの間に介在する部分の絶縁層(誘電体層)22a
〜22gの誘電率を、その周囲の誘電体層の誘電率より
高くしたものである。これにより、小型で高い容量値が
得られると共に、各ラインと端子間が容量的に結合され
る度合いを軽減し、各層間における本来の容量結合が得
やすくなる。
を示す平面図であり、本実施の形態においては、第1の
導体2の導体層2a〜2dと第2の導体3の導体層3a
〜3dの間に介在させる絶縁層の部分、すなわち直線部
g、iの間に介在する部分の絶縁層(誘電体層)22a
〜22gの誘電率を、その周囲の誘電体層の誘電率より
高くしたものである。これにより、小型で高い容量値が
得られると共に、各ラインと端子間が容量的に結合され
る度合いを軽減し、各層間における本来の容量結合が得
やすくなる。
【0026】図5は本発明の他の実施の形態の実装構造
を示す斜視図、図6はその平面図であり、前記第1の導
体2、第2の導体3の一方の導体層の直線部2b、3a
の両側辺のうち、少なくとも一方または図示のように両
側に対向する島状の導体層6a、6bおよび7a、7b
を設ける共に、島状の導体層6a、6bおよび7a、7
bをそれぞれ積層方向に隣接する導体層3b、2aの直
線部g、iにはそれぞれ側方に突出させて突出部m、n
またはp、qを設け、これらの突出部m、nまたはp、
qと前記島状導体層6a、6bまたは7a、7bとをビ
アホール13a、13bまたは12a、12bを介して
接続することにより、前記島状の導体層6a、6bと導
体層2bとの間、および島状の導体層7a、7bと導体
層3aとの間にキャパシタを形成したものである。導体
層6a、7b間および6b、7a間にもキャパシタを形
成する。
を示す斜視図、図6はその平面図であり、前記第1の導
体2、第2の導体3の一方の導体層の直線部2b、3a
の両側辺のうち、少なくとも一方または図示のように両
側に対向する島状の導体層6a、6bおよび7a、7b
を設ける共に、島状の導体層6a、6bおよび7a、7
bをそれぞれ積層方向に隣接する導体層3b、2aの直
線部g、iにはそれぞれ側方に突出させて突出部m、n
またはp、qを設け、これらの突出部m、nまたはp、
qと前記島状導体層6a、6bまたは7a、7bとをビ
アホール13a、13bまたは12a、12bを介して
接続することにより、前記島状の導体層6a、6bと導
体層2bとの間、および島状の導体層7a、7bと導体
層3aとの間にキャパシタを形成したものである。導体
層6a、7b間および6b、7a間にもキャパシタを形
成する。
【0027】このように、導体層2b、3aの直線部
g、iを同層の島状導体層6a、6bあるいは7a、7
bに対向させることにより、キャパシタンスを増大させ
ることができ、これにより積層数を低減でき、小型化が
容易となる。このような構造は、第1の導体2の導体層
2a、2b、第2の導体3の導体層3a、3bがそれぞ
れ3層以上、好ましくは4層以上の偶数層備える場合に
も適用できる。
g、iを同層の島状導体層6a、6bあるいは7a、7
bに対向させることにより、キャパシタンスを増大させ
ることができ、これにより積層数を低減でき、小型化が
容易となる。このような構造は、第1の導体2の導体層
2a、2b、第2の導体3の導体層3a、3bがそれぞ
れ3層以上、好ましくは4層以上の偶数層備える場合に
も適用できる。
【0028】本発明を実施する場合、第1の導体2、第
2の導体3の導体層の層数は偶数層とすることが、図3
(C)に示す入力端子8〜11の対向構造、すなわち、
第1の導体2(第2の導体3)により接続される入力端
子8(9)と出力端子10(11)が対向する構造、す
なわちプリント基板上に一対の信号ラインを形成する場
合に一般的に採用される導体パターンに平行形成構造
が、導体層どうしが重なることを防止するための特殊な
構造を採用することなく、容易に実現できるという意味
において好ましい。
2の導体3の導体層の層数は偶数層とすることが、図3
(C)に示す入力端子8〜11の対向構造、すなわち、
第1の導体2(第2の導体3)により接続される入力端
子8(9)と出力端子10(11)が対向する構造、す
なわちプリント基板上に一対の信号ラインを形成する場
合に一般的に採用される導体パターンに平行形成構造
が、導体層どうしが重なることを防止するための特殊な
構造を採用することなく、容易に実現できるという意味
において好ましい。
【0029】
【発明の効果】請求項1によれば、対をなす信号ライン
にそれぞれ挿入される第1の導体、第2の導体をそれぞ
れ構成する導体層を積層体内にそれぞれ2層以上有し、
該第1の導体の導体層と第2の導体の導体層とはそれぞ
れ絶縁層を介して交互に積層されると共に、第1の導体
の導体層どうし、第2の導体の導体どうしは積層体の内
部においてビアホールにより接続され、前記第1の導
体、第2の導体の各導体層は、それぞれ積層方向に見て
重なることによりキャパシタを形成する直線部と、各直
線部に対して傾斜して形成され、かつ積層方向に互いに
重ならない傾斜部とからなり、前記第1の導体、第2の
導体をそれぞれ構成する導体層のうち、最下層、最上層
の傾斜部は積層体の側面に露出させて積層体側面の入力
端子、出力端子に接続されるため、導体パターンを形成
する面積を拡げることなく、積層方向に線路長を確保す
ることができ、これにより小型のものでありながら、十
分なインダクタンスを確保することができる。また、各
導体層はそれぞれ傾斜部を有するため、直線部のみであ
る場合に比較して線路長をより長くすることができ、さ
らにインダクタンスの確保が容易となる。
にそれぞれ挿入される第1の導体、第2の導体をそれぞ
れ構成する導体層を積層体内にそれぞれ2層以上有し、
該第1の導体の導体層と第2の導体の導体層とはそれぞ
れ絶縁層を介して交互に積層されると共に、第1の導体
の導体層どうし、第2の導体の導体どうしは積層体の内
部においてビアホールにより接続され、前記第1の導
体、第2の導体の各導体層は、それぞれ積層方向に見て
重なることによりキャパシタを形成する直線部と、各直
線部に対して傾斜して形成され、かつ積層方向に互いに
重ならない傾斜部とからなり、前記第1の導体、第2の
導体をそれぞれ構成する導体層のうち、最下層、最上層
の傾斜部は積層体の側面に露出させて積層体側面の入力
端子、出力端子に接続されるため、導体パターンを形成
する面積を拡げることなく、積層方向に線路長を確保す
ることができ、これにより小型のものでありながら、十
分なインダクタンスを確保することができる。また、各
導体層はそれぞれ傾斜部を有するため、直線部のみであ
る場合に比較して線路長をより長くすることができ、さ
らにインダクタンスの確保が容易となる。
【0030】請求項2によれば、請求項1において、前
記第1の導体および第2の導体は最下層、最上層の間に
中間の導体層を有し、該各中間の導体層は、それぞれ直
線部および傾斜部においてビアホールにより次層の導体
層に接続されるため、積層数を選択することにより、イ
ンダクタンスを任意に設定することができる。
記第1の導体および第2の導体は最下層、最上層の間に
中間の導体層を有し、該各中間の導体層は、それぞれ直
線部および傾斜部においてビアホールにより次層の導体
層に接続されるため、積層数を選択することにより、イ
ンダクタンスを任意に設定することができる。
【0031】請求項3によれば、請求項1または2にお
いて、前記第1の導体、第2の導体の一方の導体層の直
線部の両側辺のうち、少なくとも一方に対向する島状の
導体層を設け、該島状の導体層を他方の導体層にビアホ
ールを介して接続することにより、前記島状の導体層と
直線部との間にキャパシタを形成したので、キャパシタ
ンスを増大させることができ、これにより積層数を低減
でき、小型化が容易である。
いて、前記第1の導体、第2の導体の一方の導体層の直
線部の両側辺のうち、少なくとも一方に対向する島状の
導体層を設け、該島状の導体層を他方の導体層にビアホ
ールを介して接続することにより、前記島状の導体層と
直線部との間にキャパシタを形成したので、キャパシタ
ンスを増大させることができ、これにより積層数を低減
でき、小型化が容易である。
【0032】請求項4によれば、請求項1から3までの
いずれかにおいて、前記積層体は直方体状をなし、前記
第1の導体、第2の直線部は積層体の長手方向に形成さ
れ、該積層体の前記直線部に平行な2つの側面のうちの
一方の側面に一対の入力端子を有し、他方の側面に一対
の出力端子を有し、互いに対向する位置に設けられる一
方の入力端子と出力端子は積層体の内部の第1の導体に
より接続され、他方の対向する入力端子と出力端子は積
層体の内部の第2の導体により接続されるため、直線部
が積層体の長手方向に形成されていることにより、線路
長すなわちインダクタンスを容易に確保することができ
る。また、2つの対向する側面にそれぞれ対をなす入力
端子、出力端子を設ける構造とすることにより、端子間
の間隔を容易に確保することができる。
いずれかにおいて、前記積層体は直方体状をなし、前記
第1の導体、第2の直線部は積層体の長手方向に形成さ
れ、該積層体の前記直線部に平行な2つの側面のうちの
一方の側面に一対の入力端子を有し、他方の側面に一対
の出力端子を有し、互いに対向する位置に設けられる一
方の入力端子と出力端子は積層体の内部の第1の導体に
より接続され、他方の対向する入力端子と出力端子は積
層体の内部の第2の導体により接続されるため、直線部
が積層体の長手方向に形成されていることにより、線路
長すなわちインダクタンスを容易に確保することができ
る。また、2つの対向する側面にそれぞれ対をなす入力
端子、出力端子を設ける構造とすることにより、端子間
の間隔を容易に確保することができる。
【0033】請求項5によれば、請求項1から4までの
いずれかにおいて、導体層間に介在させる誘電体層の誘
電率を、その周囲の誘電体層の誘電率より高くしたの
で、小型で高い容量値が得られると共に、各ラインと端
子間が容量的に結合される度合いを軽減し、各層間にお
ける本来の容量結合が得やすくなる。
いずれかにおいて、導体層間に介在させる誘電体層の誘
電率を、その周囲の誘電体層の誘電率より高くしたの
で、小型で高い容量値が得られると共に、各ラインと端
子間が容量的に結合される度合いを軽減し、各層間にお
ける本来の容量結合が得やすくなる。
【図1】本発明による積層型フィルタの一実施の形態を
示す積層構造図である。
示す積層構造図である。
【図2】図1の積層型フィルタの各層の平面図である。
【図3】(A)、(B)、(C)は本実施の形態の積層
型フィルタのそれぞれラインの重なりを示す平面図、等
価回路図、外観図である。
型フィルタのそれぞれラインの重なりを示す平面図、等
価回路図、外観図である。
【図4】本発明による積層型フィルタの他の実施の形態
の積層構造を示す平面図である。
の積層構造を示す平面図である。
【図5】本発明による積層型フィルタの他の実施の形態
を示す積層構造図である。
を示す積層構造図である。
【図6】図5の積層型フィルタの各層の平面図である。
【図7】(A)は従来の積層型フィルタの一例を示す積
層構造図、(B)はその等価回路図である。
層構造図、(B)はその等価回路図である。
【図8】従来の積層型フィルタの他の例を示す積層構造
図である。
図である。
1a〜1h:絶縁層、2:第1の導体、2a〜2d:第
1の導体の導体層、3:第2の導体、3a〜3d:第2
の導体の導体層、4a〜4f、5a〜5f、12a、1
2b、13a、13b:ビアホール、6a、6b、7
a、7b:島状の導体層、8、9:入力端子、10、1
1:出力端子、20:キャパシタ、21:積層体、22
a〜22d:誘電率の高い誘電体層、g、i:直線部、
h、j:傾斜部、m、n、p、q:突出部
1の導体の導体層、3:第2の導体、3a〜3d:第2
の導体の導体層、4a〜4f、5a〜5f、12a、1
2b、13a、13b:ビアホール、6a、6b、7
a、7b:島状の導体層、8、9:入力端子、10、1
1:出力端子、20:キャパシタ、21:積層体、22
a〜22d:誘電率の高い誘電体層、g、i:直線部、
h、j:傾斜部、m、n、p、q:突出部
Claims (5)
- 【請求項1】第1の導体、第2の導体をそれぞれ構成す
る導体層を積層体内にそれぞれ2層以上有し、 該第1の導体の導体層と第2の導体の導体層とはそれぞ
れ絶縁層を介して交互に積層されると共に、第1の導体
の導体層どうし、第2の導体の導体層どうしは積層体の
内部においてビアホールにより接続され、 該第1の導体の導体層と第2の導体の導体層は、それぞ
れ積層方向に見て重なることによりキャパシタを形成す
る直線部と、各直線部に対して傾斜して形成され、かつ
積層方向に互いに重ならない傾斜部とからなり、 前記第1の導体、第2の導体をそれぞれ構成する導体層
のうち、最下層、最上層の傾斜部は積層体の側面に露出
させて積層体側面の入力端子、出力端子に接続されるこ
とを特徴とする積層型コモンモードフィルタ。 - 【請求項2】請求項1において、 前記第1の導体および第2の導体は最下層、最上層の間
に中間の導体層を有し、該各中間の導体層は、それぞれ
直線部および傾斜部においてビアホールにより次層の導
体層に接続されることを特徴とする積層型コモンモード
フィルタ。 - 【請求項3】請求項1または2において、 前記第1の導体、第2の導体の一方の導体層の直線部の
両側辺のうち、少なくとも一方に対向する島状の導体層
を設け、該島状の導体層を他方の導体層にビアホールを
介して接続することにより、前記島状の導体層と直線部
との間にキャパシタを形成したことを特徴とする積層型
コモンモードフィルタ。 - 【請求項4】請求項1から3までのいずれかにおいて、 前記積層体は直方体状をなし、 前記第1の導体、第2の直線部は積層体の長手方向に形
成され、 該積層体の前記直線部に平行な2つの側面のうちの一方
の側面に一対の入力端子を有し、他方の側面に一対の出
力端子を有し、 互いに対向する位置に設けられる一方の入力端子と出力
端子は積層体の内部の第1の導体により接続され、他方
の対向する入力端子と出力端子は積層体の内部の第2の
導体により接続されることを特徴とする積層型コモンモ
ードフィルタ。 - 【請求項5】請求項1から4までのいずれかにおいて、 導体層間に介在させる誘電体層の誘電率を、その周囲の
誘電体層の誘電率より高くしたことを特徴とする積層型
コモンモードフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13404798A JPH11330888A (ja) | 1998-05-15 | 1998-05-15 | 積層型コモンモードフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13404798A JPH11330888A (ja) | 1998-05-15 | 1998-05-15 | 積層型コモンモードフィルタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11330888A true JPH11330888A (ja) | 1999-11-30 |
Family
ID=15119130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13404798A Pending JPH11330888A (ja) | 1998-05-15 | 1998-05-15 | 積層型コモンモードフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11330888A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010106840A1 (ja) * | 2009-03-18 | 2010-09-23 | 株式会社村田製作所 | 電子部品 |
WO2013027577A1 (ja) * | 2011-08-19 | 2013-02-28 | 株式会社村田製作所 | 電子部品 |
-
1998
- 1998-05-15 JP JP13404798A patent/JPH11330888A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010106840A1 (ja) * | 2009-03-18 | 2010-09-23 | 株式会社村田製作所 | 電子部品 |
US8400236B2 (en) | 2009-03-18 | 2013-03-19 | Murata Manufacturing Co., Ltd. | Electronic component |
WO2013027577A1 (ja) * | 2011-08-19 | 2013-02-28 | 株式会社村田製作所 | 電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2598940B2 (ja) | Lc複合部品 | |
US6114936A (en) | Multilayer coil and manufacturing method for same | |
JP2003051729A (ja) | 積層型フィルタアレイ | |
JP2874695B1 (ja) | 積層型電子部品アレイ | |
US20070035363A1 (en) | Electromagnetic delay line inductance element | |
JPH11330888A (ja) | 積層型コモンモードフィルタ | |
JP4769404B2 (ja) | コンデンサアレイ | |
JP2656585B2 (ja) | 集積回路部品とその実装構造 | |
JP2000269078A (ja) | 積層電子部品 | |
WO2018070105A1 (ja) | 積層型lcフィルタアレイ | |
JPH0338813A (ja) | Lc複合部品 | |
JPH0372706A (ja) | バンドパスフィルタ | |
JPH0897328A (ja) | 積層電子部品 | |
JPH05166672A (ja) | 複合部品 | |
JP2007158920A (ja) | 積層型誘電体共振器及び積層型誘電体フィルタ | |
JPH01259518A (ja) | Lc複合部品 | |
JPH11234075A (ja) | 積層型フィルタ | |
JP2616106B2 (ja) | 共振器 | |
JPH11162782A (ja) | 積層型電子部品アレイ | |
JPH10340825A (ja) | 3端子電子部品アレイ | |
JPH04134811A (ja) | 積層チップコンデンサ | |
JPH11186808A (ja) | 積層フィルタ | |
JP2023042191A (ja) | 積層型電子部品 | |
JP2666101B2 (ja) | 積層型誘電体フィルタ | |
JP2023042196A (ja) | 積層型電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |