JPH11313107A - クロック生成装置及び生成方法 - Google Patents
クロック生成装置及び生成方法Info
- Publication number
- JPH11313107A JPH11313107A JP11923798A JP11923798A JPH11313107A JP H11313107 A JPH11313107 A JP H11313107A JP 11923798 A JP11923798 A JP 11923798A JP 11923798 A JP11923798 A JP 11923798A JP H11313107 A JPH11313107 A JP H11313107A
- Authority
- JP
- Japan
- Prior art keywords
- time information
- clock
- packet
- time
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 入力された時間情報に応じて安定したクロッ
クを生成することを課題とする。 【解決手段】 第１の時間情報（１ｂ）及び第２の時間
情報（１ａ）を順次入力する入力手段（１）と、第１の
時間情報と第２の時間情報との差分値を求める差分手段
（２）と、入力手段が第１の時間情報を入力するときに
は該第１の時間情報に応じてクロックを生成し、入力手
段が第２の時間情報を入力するときには該第２の時間情
報に応じてクロックを生成し、その後、第２の時間情報
と差分値との加算値に応じてクロックを生成するクロッ
ク生成手段（７，９）とを有するクロック生成装置。
クを生成することを課題とする。 【解決手段】 第１の時間情報（１ｂ）及び第２の時間
情報（１ａ）を順次入力する入力手段（１）と、第１の
時間情報と第２の時間情報との差分値を求める差分手段
（２）と、入力手段が第１の時間情報を入力するときに
は該第１の時間情報に応じてクロックを生成し、入力手
段が第２の時間情報を入力するときには該第２の時間情
報に応じてクロックを生成し、その後、第２の時間情報
と差分値との加算値に応じてクロックを生成するクロッ
ク生成手段（７，９）とを有するクロック生成装置。
Description
【０００１】
【発明の属する技術分野】本発明は、クロックの生成技
術に関し、特に時間情報を入力し、その時間情報に応じ
てクロックを生成する技術に関する。
術に関し、特に時間情報を入力し、その時間情報に応じ
てクロックを生成する技術に関する。
【０００２】
【従来の技術】ＩＥＥＥ１３９４規格のデジタルシリア
ル通信が普及しつつある。当該通信では、オーディオデ
ータにシステムタイム（時間情報）を付加してパケット
通信を行うことができる。パケットは、システムタイム
とオーディオデータを含む。
ル通信が普及しつつある。当該通信では、オーディオデ
ータにシステムタイム（時間情報）を付加してパケット
通信を行うことができる。パケットは、システムタイム
とオーディオデータを含む。
【０００３】図２は、パケット通信を示すタイムチャー
トである。例えばパケットＰ１、パケットＰ２、パケッ
トＰ３、パケットＰ４の順番で通信が行われる。パケッ
トＰ１は、システムタイムＴ１及びオーディオデータＤ
１を含み、パケットＰ２は、システムタイムＴ２及びオ
ーディオデータＤ２を含み、パケットＰ３は、システム
タイムＴ３及びオーディオデータＤ３を含み、パケット
Ｐ４は、システムタイムＴ４及びオーディオデータＤ４
を含む。以下、パケットＰ１〜Ｐ４、システムタイムＴ
１〜Ｔ４、オーディオデータＤ１〜Ｄ４の個々を又は総
称を、それぞれパケットＰ、システムタイムＴ、オーデ
ィオデータＤという。
トである。例えばパケットＰ１、パケットＰ２、パケッ
トＰ３、パケットＰ４の順番で通信が行われる。パケッ
トＰ１は、システムタイムＴ１及びオーディオデータＤ
１を含み、パケットＰ２は、システムタイムＴ２及びオ
ーディオデータＤ２を含み、パケットＰ３は、システム
タイムＴ３及びオーディオデータＤ３を含み、パケット
Ｐ４は、システムタイムＴ４及びオーディオデータＤ４
を含む。以下、パケットＰ１〜Ｐ４、システムタイムＴ
１〜Ｔ４、オーディオデータＤ１〜Ｄ４の個々を又は総
称を、それぞれパケットＰ、システムタイムＴ、オーデ
ィオデータＤという。
【０００４】図３は、従来技術によるＩＥＥＥ１３９４
規格の受信装置の構成を示すブロック図である。
規格の受信装置の構成を示すブロック図である。
【０００５】システムタイム受信用ＦＩＦＯ（ＳＹＴＲ
ｘＦＩＦＯ）１１は、パケットＰ中のシステムタイムＴ
をファーストインファーストアウトするためのバッファ
である。パケットＰ中のオーディオデータＤは、他のＦ
ＩＦＯ（図示せず）に格納される。
ｘＦＩＦＯ）１１は、パケットＰ中のシステムタイムＴ
をファーストインファーストアウトするためのバッファ
である。パケットＰ中のオーディオデータＤは、他のＦ
ＩＦＯ（図示せず）に格納される。
【０００６】タイムスタンプレジスタ１６は、ＦＩＦＯ
１１から入力されるシステムタイムＴを１つずつタイム
スタンプとして格納する。最初は、タイムスタンプレジ
スタ１６に、システムタイムＴ１が格納される。
１１から入力されるシステムタイムＴを１つずつタイム
スタンプとして格納する。最初は、タイムスタンプレジ
スタ１６に、システムタイムＴ１が格納される。
【０００７】コンパレータ１７は、タイムスタンプレジ
スタ１６に格納されているタイムスタンプＴＴとシステ
ムサイクルタイマ１８が生成するシステムクロックＣＫ
とを比較し、両者が一致したところでパルスＦｔ１〜Ｆ
ｔ４（図２）を発生するクロックＦｔを出力する。つま
り、クロックＦｔは、タイムスタンプＴＴがシステムク
ロックＣＫで同期されたクロックである。
スタ１６に格納されているタイムスタンプＴＴとシステ
ムサイクルタイマ１８が生成するシステムクロックＣＫ
とを比較し、両者が一致したところでパルスＦｔ１〜Ｆ
ｔ４（図２）を発生するクロックＦｔを出力する。つま
り、クロックＦｔは、タイムスタンプＴＴがシステムク
ロックＣＫで同期されたクロックである。
【０００８】クロックＦｔは、例えば６ｋＨｚである。
システムクロックＣＫは、例えば２４．５７６ＭＨｚで
ある。
システムクロックＣＫは、例えば２４．５７６ＭＨｚで
ある。
【０００９】位相ロックループ回路（ＰＬＬ）１９は、
電圧制御発振器（ＶＣＯ）を有し、クロックＦｔに同期
したワードクロックＦｓ（図２参照）を生成する。ワー
ドクロックＦｓは、例えば４８ｋＨｚである。ワードク
ロックＦｓに同期して、パケットＰ中のオーディオデー
タＤは再生される。すなわち、オーディオデータＤのサ
ンプリング周波数は例えば４８ｋＨｚである。
電圧制御発振器（ＶＣＯ）を有し、クロックＦｔに同期
したワードクロックＦｓ（図２参照）を生成する。ワー
ドクロックＦｓは、例えば４８ｋＨｚである。ワードク
ロックＦｓに同期して、パケットＰ中のオーディオデー
タＤは再生される。すなわち、オーディオデータＤのサ
ンプリング周波数は例えば４８ｋＨｚである。
【００１０】パケットＰは、システムタイムＴ及びオー
ディオデータＤを有する。オーディオデータＤは、８サ
ンプル（又は８ブロック）のデータを有し、そのサンプ
リング周波数は例えば４８ｋＨｚである。システムタイ
ムＴは、第１のサンプルデータの再生時間に相当する。
したがって、コンパレータ１７が出力するクロックＦｔ
は、４８ｋＨｚ／８＝６ｋＨｚの周波数である。
ディオデータＤを有する。オーディオデータＤは、８サ
ンプル（又は８ブロック）のデータを有し、そのサンプ
リング周波数は例えば４８ｋＨｚである。システムタイ
ムＴは、第１のサンプルデータの再生時間に相当する。
したがって、コンパレータ１７が出力するクロックＦｔ
は、４８ｋＨｚ／８＝６ｋＨｚの周波数である。
【００１１】ＰＬＬ１９は、クロックＦｔを基にワード
クロックＦｓを生成する。ワードクロックＦｓは、クロ
ックＦｔの８倍の周波数であり、サンプリング周波数と
同じく４８ｋＨｚである。
クロックＦｓを生成する。ワードクロックＦｓは、クロ
ックＦｔの８倍の周波数であり、サンプリング周波数と
同じく４８ｋＨｚである。
【００１２】サンプリング周波数が４８ｋＨｚであると
き、連続する２つのパケットＰ間のシステムクロックＴ
の差は１６進数で１４００だけ異なる。以下、１６進数
の値は、末尾に“ｈ”を付する。
き、連続する２つのパケットＰ間のシステムクロックＴ
の差は１６進数で１４００だけ異なる。以下、１６進数
の値は、末尾に“ｈ”を付する。
【００１３】図２に示すように、例えば、システムタイ
ムＴ１は０であり、システムタイムＴ２は１４００ｈで
あり、システムタイムＴ３は２８００ｈであり、システ
ムタイムＴ４は３ｃ００ｈである。
ムＴ１は０であり、システムタイムＴ２は１４００ｈで
あり、システムタイムＴ３は２８００ｈであり、システ
ムタイムＴ４は３ｃ００ｈである。
【００１４】上記のように、パケットＰは、１／６ｋＨ
ｚの周期で通信されるので、クロックＦｔも１／６ｋＨ
ｚの周期でパルスＦｔ１〜Ｆｔ４が発生する。４８ｋＨ
ｚのワードクロックＦｓは、この６ｋＨｚのクロックＦ
ｔを基に生成される。オーディオデータＤは、ワードク
ロックＦｓに同期して再生される。
ｚの周期で通信されるので、クロックＦｔも１／６ｋＨ
ｚの周期でパルスＦｔ１〜Ｆｔ４が発生する。４８ｋＨ
ｚのワードクロックＦｓは、この６ｋＨｚのクロックＦ
ｔを基に生成される。オーディオデータＤは、ワードク
ロックＦｓに同期して再生される。
【００１５】
【発明が解決しようとする課題】図４は、パケットが途
切れた場合のパケット通信を示すタイムチャートであ
る。
切れた場合のパケット通信を示すタイムチャートであ
る。
【００１６】パケットＰ１及びＰ２が通信された後、パ
ケットＰ３及びＰ４が通信されず、その後に再びパケッ
ト通信が再開する場合がある。例えば、オーディオデー
タＤが一時終了した場合やオーディオデータに対応する
音が無音状態になった場合である。
ケットＰ３及びＰ４が通信されず、その後に再びパケッ
ト通信が再開する場合がある。例えば、オーディオデー
タＤが一時終了した場合やオーディオデータに対応する
音が無音状態になった場合である。
【００１７】パルスＦｔ１は、パケットＰ１中のシステ
ムタイムＴ１に応じて発生し、パルスＦｔ２は、パケッ
トＰ２中のシステムタイムＴ２に応じて発生する。しか
し、パケットＰ３及びＰ４が通信されないため、パルス
Ｆｔ３及びＦｔ４は発生しない。
ムタイムＴ１に応じて発生し、パルスＦｔ２は、パケッ
トＰ２中のシステムタイムＴ２に応じて発生する。しか
し、パケットＰ３及びＰ４が通信されないため、パルス
Ｆｔ３及びＦｔ４は発生しない。
【００１８】ワードクロックＦｓは、安定なクロック領
域Ｆｓ１及び不安定なクロック領域Ｆｓ２を有する。ク
ロック領域Ｆｓ１は、パルスＦｔ１及びＦｔ２に同期す
るので安定である。クロック領域Ｆｓ２は、同期すべき
パルスＦｔ３及びＦｔ４が存在しないので不安定であ
り、時間と共に同期ずれが大きくなり、やがて周波数が
変化してしまう。
域Ｆｓ１及び不安定なクロック領域Ｆｓ２を有する。ク
ロック領域Ｆｓ１は、パルスＦｔ１及びＦｔ２に同期す
るので安定である。クロック領域Ｆｓ２は、同期すべき
パルスＦｔ３及びＦｔ４が存在しないので不安定であ
り、時間と共に同期ずれが大きくなり、やがて周波数が
変化してしまう。
【００１９】オーディオデータＤは、ワードクロックＦ
ｓに同期して処理されるが、イコライザや音場処理等を
行う処理部ではワードクロックＦｓに依存するパラメー
タを生成するので、ワードクロックＦｓが乱れたり、ワ
ードクロックＦｓの周波数が変化すると、パラメータを
設定し直す必要がある。その間、当該処理部は、ミュー
ト（音の出力を停止する）する。
ｓに同期して処理されるが、イコライザや音場処理等を
行う処理部ではワードクロックＦｓに依存するパラメー
タを生成するので、ワードクロックＦｓが乱れたり、ワ
ードクロックＦｓの周波数が変化すると、パラメータを
設定し直す必要がある。その間、当該処理部は、ミュー
ト（音の出力を停止する）する。
【００２０】パケット通信の一時的な中断、受信パケッ
トチャンネルの切り替え、又は通信ケーブルを抜き差し
すると、その度にミュートが発生する。また、コンピュ
ータのソフトウエアでパケット送信の処理を行う場合に
は、上記のように、送信すべきデータが存在しない場合
はパケット送信を停止してしまうことがある。その間
も、受信装置ではミュートが発生する。
トチャンネルの切り替え、又は通信ケーブルを抜き差し
すると、その度にミュートが発生する。また、コンピュ
ータのソフトウエアでパケット送信の処理を行う場合に
は、上記のように、送信すべきデータが存在しない場合
はパケット送信を停止してしまうことがある。その間
も、受信装置ではミュートが発生する。
【００２１】オーディオデータを再生している途中にミ
ュートが発生すると、音が途中で途切れ、オーディオデ
ータを忠実に再生することができない。また、ミュート
が発生すると、再生された音は、聴取者にとって聞き苦
しい音になる。
ュートが発生すると、音が途中で途切れ、オーディオデ
ータを忠実に再生することができない。また、ミュート
が発生すると、再生された音は、聴取者にとって聞き苦
しい音になる。
【００２２】本発明の目的は、安定したクロックを生成
することができるクロック生成装置又は生成方法を提供
することである。
することができるクロック生成装置又は生成方法を提供
することである。
【００２３】
【課題を解決するための手段】本発明の一観点によれ
ば、第１の時間情報及びそれに連続する同種類の第２の
時間情報を順次入力する入力手段と、前記第１の時間情
報と前記第２の時間情報との差分値を求める差分手段
と、前記入力手段が第１の時間情報を入力するときには
該第１の時間情報に応じてクロックを生成し、前記入力
手段が第２の時間情報を入力するときには該第２の時間
情報に応じてクロックを生成し、その後、前記第２の時
間情報と前記差分値との加算値に応じてクロックを生成
するクロック生成手段とを有するクロック生成装置が提
供される。
ば、第１の時間情報及びそれに連続する同種類の第２の
時間情報を順次入力する入力手段と、前記第１の時間情
報と前記第２の時間情報との差分値を求める差分手段
と、前記入力手段が第１の時間情報を入力するときには
該第１の時間情報に応じてクロックを生成し、前記入力
手段が第２の時間情報を入力するときには該第２の時間
情報に応じてクロックを生成し、その後、前記第２の時
間情報と前記差分値との加算値に応じてクロックを生成
するクロック生成手段とを有するクロック生成装置が提
供される。
【００２４】第１の時間情報が入力されたときには、第
１の時間情報に応じてクロックを生成し、第２の時間情
報が入力されたときには、第２の時間情報に応じてクロ
ックを生成する。そして、第１の時間情報と第２の時間
情報との差分値を求める。その後に、時間情報が入力さ
れない場合でも、第２の時間情報と上記の差分値との加
算値に応じてクロックを生成すれば、安定したクロック
を生成することができる。
１の時間情報に応じてクロックを生成し、第２の時間情
報が入力されたときには、第２の時間情報に応じてクロ
ックを生成する。そして、第１の時間情報と第２の時間
情報との差分値を求める。その後に、時間情報が入力さ
れない場合でも、第２の時間情報と上記の差分値との加
算値に応じてクロックを生成すれば、安定したクロック
を生成することができる。
【００２５】
【発明の実施の形態】図５は、本発明の実施例によるク
ロック生成方法を示すタイムチャートである。図４の場
合と同様に、パケットＰ１及びＰ２が通信された後、パ
ケットＰ３及びＰ４が通信されず、その後に再びパケッ
ト通信される場合を考える。
ロック生成方法を示すタイムチャートである。図４の場
合と同様に、パケットＰ１及びＰ２が通信された後、パ
ケットＰ３及びＰ４が通信されず、その後に再びパケッ
ト通信される場合を考える。
【００２６】パケットＰ１は、システムタイムＴ１及び
オーディオデータＤ１を有し、パケットＰ２は、システ
ムタイムＴ２及びオーディオデータＤ２を有する。オー
ディオデータＤのサンプリング周波数が４８ｋＨｚであ
る場合、システムタイムＴ１は０であり、システムタイ
ムＴ２は１４００ｈである。
オーディオデータＤ１を有し、パケットＰ２は、システ
ムタイムＴ２及びオーディオデータＤ２を有する。オー
ディオデータＤのサンプリング周波数が４８ｋＨｚであ
る場合、システムタイムＴ１は０であり、システムタイ
ムＴ２は１４００ｈである。
【００２７】図１は、本実施例による受信装置の構成を
示すブロック図である。受信装置は、ＩＥＥＥ１３９４
規格に準拠してパケットを受信することができる。
示すブロック図である。受信装置は、ＩＥＥＥ１３９４
規格に準拠してパケットを受信することができる。
【００２８】システムタイム受信用ＦＩＦＯ１は、パケ
ットＰ中のシステムタイムＴをファーストインファース
トアウトするためのバッファであり、今回（最新）のシ
ステムタイムＴを格納するための領域１ａ、及び前回の
システムタイムＴを格納するための領域１ｂを有する。
パケットＰ中のオーディオデータＤは、他のＦＩＦＯ
（図示せず）に格納される。
ットＰ中のシステムタイムＴをファーストインファース
トアウトするためのバッファであり、今回（最新）のシ
ステムタイムＴを格納するための領域１ａ、及び前回の
システムタイムＴを格納するための領域１ｂを有する。
パケットＰ中のオーディオデータＤは、他のＦＩＦＯ
（図示せず）に格納される。
【００２９】スイッチＳＷ２が端子Ｎａに接続される
と、ＦＩＦＯ１の領域１ａ内の今回のシステムタイム値
がタイムスタンプＴＴとしてコンパレータ７に入力され
る。スイッチＳＷ２が端子Ｎｂに接続されると、加算器
６の出力値がタイムスタンプＴＴとしてコンパレータ７
に入力される。コンパレータ７に入力されるタイムスタ
ンプＴＴは、タイムスタンプレジスタ５にも入力され
る。スイッチＳＷ２の制御条件は、後に説明する。
と、ＦＩＦＯ１の領域１ａ内の今回のシステムタイム値
がタイムスタンプＴＴとしてコンパレータ７に入力され
る。スイッチＳＷ２が端子Ｎｂに接続されると、加算器
６の出力値がタイムスタンプＴＴとしてコンパレータ７
に入力される。コンパレータ７に入力されるタイムスタ
ンプＴＴは、タイムスタンプレジスタ５にも入力され
る。スイッチＳＷ２の制御条件は、後に説明する。
【００３０】減算器２は、領域１ａ内の今回のシステム
タイムから領域１ｂ内の前回のシステムタイムを減算
し、その値をシステムタイム差分レジスタ３に格納す
る。スイッチＳＷ１がオンになると、タイムスタンプ増
分レジスタ４にはシステムタイム差分レジスタ３内の値
がタイムスタンプ増分値として格納される。スイッチＳ
Ｗ１がオフの場合、タイムスタンプ増分レジスタ４の値
は変化しない。スイッチＳＷ１の制御条件は、後に説明
する。
タイムから領域１ｂ内の前回のシステムタイムを減算
し、その値をシステムタイム差分レジスタ３に格納す
る。スイッチＳＷ１がオンになると、タイムスタンプ増
分レジスタ４にはシステムタイム差分レジスタ３内の値
がタイムスタンプ増分値として格納される。スイッチＳ
Ｗ１がオフの場合、タイムスタンプ増分レジスタ４の値
は変化しない。スイッチＳＷ１の制御条件は、後に説明
する。
【００３１】加算器６は、レジスタ５に格納されている
タイムスタンプとレジスタ４に格納されているタイムス
タンプ増分値を加算する。その加算値は、スイッチＳＷ
２が端子Ｎｂに接続されると、タイムスタンプＴＴとし
てコンパレータ７に入力される。
タイムスタンプとレジスタ４に格納されているタイムス
タンプ増分値を加算する。その加算値は、スイッチＳＷ
２が端子Ｎｂに接続されると、タイムスタンプＴＴとし
てコンパレータ７に入力される。
【００３２】システムサイクルタイマ８は、例えば２
４．５７６ＭＨｚで順次カウントを行い、時間情報を有
するシステムクロックＣＫを生成する。コンパレータ７
は、タイムスタンプＴＴとシステムクロックＣＫとを比
較し、両者が一致したところでパルスＦｔ１〜Ｆｔ４
（図５）を発生するクロックＦｔを出力する。クロック
Ｆｔは、タイムスタンプＴＴがシステムクロックＣＫで
同期されたクロックである。
４．５７６ＭＨｚで順次カウントを行い、時間情報を有
するシステムクロックＣＫを生成する。コンパレータ７
は、タイムスタンプＴＴとシステムクロックＣＫとを比
較し、両者が一致したところでパルスＦｔ１〜Ｆｔ４
（図５）を発生するクロックＦｔを出力する。クロック
Ｆｔは、タイムスタンプＴＴがシステムクロックＣＫで
同期されたクロックである。
【００３３】クロックＦｔは、例えば６ｋＨｚであり、
システムクロックＣＫは、例えば２４．５７６ＭＨｚで
ある。
システムクロックＣＫは、例えば２４．５７６ＭＨｚで
ある。
【００３４】位相ロックループ回路（ＰＬＬ）９は、電
圧制御発振器（ＶＣＯ）を有し、クロックＦｔに同期し
たワードクロックＦｓを生成する。ワードクロックＦｓ
は、例えば４８ｋＨｚである。パケットＰ中のオーディ
オデータＤは、ワードクロックＦｓに同期して再生され
る。オーディオデータＤのサンプリング周波数は、ワー
ドクロックＦｓと同じく４８ｋＨｚである。
圧制御発振器（ＶＣＯ）を有し、クロックＦｔに同期し
たワードクロックＦｓを生成する。ワードクロックＦｓ
は、例えば４８ｋＨｚである。パケットＰ中のオーディ
オデータＤは、ワードクロックＦｓに同期して再生され
る。オーディオデータＤのサンプリング周波数は、ワー
ドクロックＦｓと同じく４８ｋＨｚである。
【００３５】上記のスイッチＳＷ２は、以下の条件
（１）又は（２）を満たせば端子Ｎａに接続され、その
他の場合は端子Ｎｂに接続される。
（１）又は（２）を満たせば端子Ｎａに接続され、その
他の場合は端子Ｎｂに接続される。
【００３６】（１）電源投入後に最初にパケットを受信
した場合に、スイッチＳＷ２が端子Ｎａに接続される。
した場合に、スイッチＳＷ２が端子Ｎａに接続される。
【００３７】（２）まず、通信が一旦中断した後に復帰
し、その後に最初に受信したパケットのシステムタイム
とその次の（２番目の）パケットのシステムタイムとの
差分値ΔＴａを求め、その差分値ΔＴａをレジスタ３に
格納する。その時、レジスタ４には、前回のタイムスタ
ンプ増分値ΔＴｂが格納されている。差分値ΔＴａと増
分値ΔＴｂとの差が所定値Ｃ１以上の場合に、スイッチ
ＳＷ２が端子Ｎａに接続される。ワードクロックＦｓが
４８ｋＨｚの場合、増分値ΔＴｂは例えば１４００ｈで
あり、所定値Ｃ１は例えば１０ｈである。
し、その後に最初に受信したパケットのシステムタイム
とその次の（２番目の）パケットのシステムタイムとの
差分値ΔＴａを求め、その差分値ΔＴａをレジスタ３に
格納する。その時、レジスタ４には、前回のタイムスタ
ンプ増分値ΔＴｂが格納されている。差分値ΔＴａと増
分値ΔＴｂとの差が所定値Ｃ１以上の場合に、スイッチ
ＳＷ２が端子Ｎａに接続される。ワードクロックＦｓが
４８ｋＨｚの場合、増分値ΔＴｂは例えば１４００ｈで
あり、所定値Ｃ１は例えば１０ｈである。
【００３８】上記の条件（２）は、例えばオーディオデ
ータのサンプリング周波数が途中で変わった場合に満た
される。この場合は、前回のサンプリング周波数に基づ
くレジスタ４内のタイムスタンプ増分値を使用できない
ので、スイッチＳＷ２を端子Ｎａに接続し、ＦＩＦＯ１
の領域１ａ内のシステムタイムをコンパレータ７に入力
する。
ータのサンプリング周波数が途中で変わった場合に満た
される。この場合は、前回のサンプリング周波数に基づ
くレジスタ４内のタイムスタンプ増分値を使用できない
ので、スイッチＳＷ２を端子Ｎａに接続し、ＦＩＦＯ１
の領域１ａ内のシステムタイムをコンパレータ７に入力
する。
【００３９】上記のスイッチＳＷ１は、以下の条件
（３）を満たせばオンになり、満たさなければオフにな
る。
（３）を満たせばオンになり、満たさなければオフにな
る。
【００４０】（３）前回のパケットと今回のパケットが
連続しているパケットである場合に、スイッチＳＷ１が
オンになる。
連続しているパケットである場合に、スイッチＳＷ１が
オンになる。
【００４１】上記の条件（３）は、例えば１／６ｋＨｚ
以内の時間間隔で連続している場合である。各パケット
に付与されているシーケンスナンバを確認することによ
り、パケットが連続しているか否かを確認することがで
きる。前回のパケットのシーケンスナンバと今回のパケ
ットのシーケンスナンバが連続していれば、パケットが
連続していると判断することができる。
以内の時間間隔で連続している場合である。各パケット
に付与されているシーケンスナンバを確認することによ
り、パケットが連続しているか否かを確認することがで
きる。前回のパケットのシーケンスナンバと今回のパケ
ットのシーケンスナンバが連続していれば、パケットが
連続していると判断することができる。
【００４２】パケットが連続しているか否かを判断する
例を、具体的に示す。ＩＥＥＥ１３９４規格に準拠する
ものとして、“ＨＤ Ｄｉｇｉｔａｌ ＶＣＲ Ｃｏｎ
ｆｅｒｅｎｃｅ， Ｓｐｅｃｉｆｉｃａｔｉｏｎ ｏｆ
Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ ｆｏｒ Ｃｏ
ｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃ Ａｕｄｉｏ／Ｖ
ｉｄｅｏ Ｅｑｕｉｐｍｅｎｔ”の規格がある。この規
格は、オーディオデータのための規格のベースになって
いる。この規格では、ＣＩＰヘッダ内に８ビットのＤＢ
Ｃ（Ｄａｔａ Ｂｌｏｃｋ Ｃｏｕｎｔ）が用意されて
いる。このＤＢＣは、データブロックの欠落を検出する
ためのデータブロックの連続カウンタである。このＤＢ
Ｃが連続か否かを監視することにより、パケットが連続
しているか否かを判断することができる。
例を、具体的に示す。ＩＥＥＥ１３９４規格に準拠する
ものとして、“ＨＤ Ｄｉｇｉｔａｌ ＶＣＲ Ｃｏｎ
ｆｅｒｅｎｃｅ， Ｓｐｅｃｉｆｉｃａｔｉｏｎ ｏｆ
Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ ｆｏｒ Ｃｏ
ｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃ Ａｕｄｉｏ／Ｖ
ｉｄｅｏ Ｅｑｕｉｐｍｅｎｔ”の規格がある。この規
格は、オーディオデータのための規格のベースになって
いる。この規格では、ＣＩＰヘッダ内に８ビットのＤＢ
Ｃ（Ｄａｔａ Ｂｌｏｃｋ Ｃｏｕｎｔ）が用意されて
いる。このＤＢＣは、データブロックの欠落を検出する
ためのデータブロックの連続カウンタである。このＤＢ
Ｃが連続か否かを監視することにより、パケットが連続
しているか否かを判断することができる。
【００４３】ＤＢＣを監視するだけでは、不十分な場合
も稀に存在する。例えば、パケットが一度途切れた後に
再開した時のパケットのＤＢＣがたまたま途切れる前の
パケットのＤＢＣと連続する値になる場合である。この
場合に対処するため、さらに次の２つの処理のうちの少
なくともいずれか１つの処理をする。
も稀に存在する。例えば、パケットが一度途切れた後に
再開した時のパケットのＤＢＣがたまたま途切れる前の
パケットのＤＢＣと連続する値になる場合である。この
場合に対処するため、さらに次の２つの処理のうちの少
なくともいずれか１つの処理をする。
【００４４】第１の処理を示す。受信オーディオデータ
用ＦＩＦＯが空（エンプティ）又は一杯（フル）になっ
たら、パケットの欠落とみなし、システムタイム受信用
ＦＩＦＯをリセットする。パケットの欠落は、パケット
の不連続を意味する。
用ＦＩＦＯが空（エンプティ）又は一杯（フル）になっ
たら、パケットの欠落とみなし、システムタイム受信用
ＦＩＦＯをリセットする。パケットの欠落は、パケット
の不連続を意味する。
【００４５】第２の処理を示す。ＩＥＥＥ１３９４規格
では、アイソクロナスパケット転送がある。この転送
は、１アイソクロナスサイクル（１２５μｓ）毎に必ず
少なくとも１つのパケットが存在する必要があるので、
必要なパケットが入っていないアイソクロナスサイクル
があれば、パケットが欠落したとして判断することがで
きる。パケットの欠落は、パケットの不連続を意味す
る。
では、アイソクロナスパケット転送がある。この転送
は、１アイソクロナスサイクル（１２５μｓ）毎に必ず
少なくとも１つのパケットが存在する必要があるので、
必要なパケットが入っていないアイソクロナスサイクル
があれば、パケットが欠落したとして判断することがで
きる。パケットの欠落は、パケットの不連続を意味す
る。
【００４６】上記の処理を行うことにより、パケットが
連続か否かを完全に判断することができる。
連続か否かを完全に判断することができる。
【００４７】図５を参照しながら、図１の回路の動作の
概略を説明する。その詳細は、後に図６〜図１０を参照
しながら説明する。
概略を説明する。その詳細は、後に図６〜図１０を参照
しながら説明する。
【００４８】まず、パケットＰ１を受信すると、パケッ
トＰ１中のシステムタイムＴ１がタイムスタンプＴＴと
なり、クロックＦｔ内でパルスＦｔ１が発生する。同様
に、パケットＰ２を受信すると、パケットＰ２中のシス
テムタイムＴ２がタイムスタンプＴＴとなり、クロック
Ｆｔ内でパルスＦｔ２が発生する。
トＰ１中のシステムタイムＴ１がタイムスタンプＴＴと
なり、クロックＦｔ内でパルスＦｔ１が発生する。同様
に、パケットＰ２を受信すると、パケットＰ２中のシス
テムタイムＴ２がタイムスタンプＴＴとなり、クロック
Ｆｔ内でパルスＦｔ２が発生する。
【００４９】図１において、領域１ｂ内にはシステムタ
イムＴ１が格納され、領域１ａ内にはシステムタイムＴ
２が格納される。レジスタ３及びレジスタ４には、以下
のΔＴの値が格納される。
イムＴ１が格納され、領域１ａ内にはシステムタイムＴ
２が格納される。レジスタ３及びレジスタ４には、以下
のΔＴの値が格納される。
【００５０】 ΔＴ＝Ｔ２−Ｔ１ ＝１４００ｈ−０ ＝１４００ｈ
【００５１】図５において、実際にはパケットＰ３を受
信しないが、パケットＰ３を受信すべき時刻になると、
以下のＴ３がタイムスタンプＴＴとして生成され、クロ
ックＦｔ内でパルスＦｔ３が発生する。
信しないが、パケットＰ３を受信すべき時刻になると、
以下のＴ３がタイムスタンプＴＴとして生成され、クロ
ックＦｔ内でパルスＦｔ３が発生する。
【００５２】 Ｔ３＝Ｔ２＋ΔＴ ＝１４００ｈ＋１４００ｈ ＝２８００ｈ
【００５３】続いて、パケットＰ４を受信すべき時刻に
なると、以下のＴ４がタイムスタンプＴＴとして生成さ
れ、クロックＦｔ内でパルスＦｔ４が発生する。
なると、以下のＴ４がタイムスタンプＴＴとして生成さ
れ、クロックＦｔ内でパルスＦｔ４が発生する。
【００５４】 Ｔ４＝Ｔ３＋ΔＴ ＝２８００ｈ＋１４００ｈ ＝３ｃ００ｈ
【００５５】ワードクロックＦｓは、パルスＦｔ１〜Ｆ
ｔ４を含むクロックＦｔに同期して安定なクロックとな
る。それ以後も、同様な処理を繰り返し、安定なワード
クロックＦｓを生成することができる。以上のように、
パケットＰ３及びＰ４を受信しない場合でも、パルスＦ
ｔ３及びＦｔ４を生成し、安定なワードクロックＦｓを
生成することができる。
ｔ４を含むクロックＦｔに同期して安定なクロックとな
る。それ以後も、同様な処理を繰り返し、安定なワード
クロックＦｓを生成することができる。以上のように、
パケットＰ３及びＰ４を受信しない場合でも、パルスＦ
ｔ３及びＦｔ４を生成し、安定なワードクロックＦｓを
生成することができる。
【００５６】次に、図６〜図１０を参照しながら、図５
のタイムチャートに対応する回路動作を説明する。
のタイムチャートに対応する回路動作を説明する。
【００５７】まず、図６に示すように、送信開始時は上
記の条件（１）を満たし、スイッチＳＷ２は端子Ｎａに
接続される。
記の条件（１）を満たし、スイッチＳＷ２は端子Ｎａに
接続される。
【００５８】ＦＩＦＯ１の領域１ａにシステムタイムＴ
１が格納される。次に、領域１ａ内のシステムタイムＴ
１は、コンパレータ７にタイムスタンプＴＴとして入力
されると共に、タイムスタンプレジスタ５にも入力され
る。コンパレータ７は、タイムスタンプＴ１がシステム
クロックＣＫに一致した時点でパルスＦｔ１を出力す
る。ＰＬＬ９は、パルスＦｔ１に同期したワードクロッ
クＦｓを生成する。
１が格納される。次に、領域１ａ内のシステムタイムＴ
１は、コンパレータ７にタイムスタンプＴＴとして入力
されると共に、タイムスタンプレジスタ５にも入力され
る。コンパレータ７は、タイムスタンプＴ１がシステム
クロックＣＫに一致した時点でパルスＦｔ１を出力す
る。ＰＬＬ９は、パルスＦｔ１に同期したワードクロッ
クＦｓを生成する。
【００５９】次に、図７に示すように、スイッチＳＷ１
がオンになり、スイッチＳＷ２が端子Ｎｂに接続され
る。
がオンになり、スイッチＳＷ２が端子Ｎｂに接続され
る。
【００６０】ＦＩＦＯ１の領域１ｂにシステムタイムＴ
１が格納され、領域１ａにシステムタイムＴ２が格納さ
れる。レジスタ３には、システムタイム差分値ΔＴ＝Ｔ
２−Ｔ１が格納される。レジスタ４には、レジスタ３内
の差分値ΔＴがタイムスタンプ増分値として格納され
る。
１が格納され、領域１ａにシステムタイムＴ２が格納さ
れる。レジスタ３には、システムタイム差分値ΔＴ＝Ｔ
２−Ｔ１が格納される。レジスタ４には、レジスタ３内
の差分値ΔＴがタイムスタンプ増分値として格納され
る。
【００６１】加算器６は、レジスタ４内の増分値ΔＴと
レジスタ５内のタイムスタンプＴ１を加算し、Ｔ２＝Ｔ
１＋ΔＴをタイムスタンプＴＴとしてコンパレータ７に
出力する。
レジスタ５内のタイムスタンプＴ１を加算し、Ｔ２＝Ｔ
１＋ΔＴをタイムスタンプＴＴとしてコンパレータ７に
出力する。
【００６２】コンパレータ７は、タイムスタンプＴ２が
システムクロックＣＫに一致した時点でパルスＦｔ２を
出力する。ＰＬＬ９は、パルスＦｔ２に同期したワード
クロックＦｓを生成する。
システムクロックＣＫに一致した時点でパルスＦｔ２を
出力する。ＰＬＬ９は、パルスＦｔ２に同期したワード
クロックＦｓを生成する。
【００６３】次に、図８に示すように、タイムスタンプ
ＴＴは、コンパレータ７に入力されると共に、レジスタ
５にも入力される。
ＴＴは、コンパレータ７に入力されると共に、レジスタ
５にも入力される。
【００６４】次に、図９に示すように、パケットＰ３を
受信すべき時刻に、スイッチＳＷ２が端子Ｎｂに接続さ
れる。
受信すべき時刻に、スイッチＳＷ２が端子Ｎｂに接続さ
れる。
【００６５】加算器６は、レジスタ４内の増分値ΔＴと
レジスタ５内のタイムスタンプＴ２を加算し、Ｔ３＝Ｔ
２＋ΔＴをタイムスタンプＴＴとしてコンパレータ７に
出力する。
レジスタ５内のタイムスタンプＴ２を加算し、Ｔ３＝Ｔ
２＋ΔＴをタイムスタンプＴＴとしてコンパレータ７に
出力する。
【００６６】コンパレータ７は、タイムスタンプＴ３が
システムクロックＣＫに一致した時点でパルスＦｔ３を
出力する。ＰＬＬ９は、パルスＦｔ３に同期したワード
クロックＦｓを生成する。
システムクロックＣＫに一致した時点でパルスＦｔ３を
出力する。ＰＬＬ９は、パルスＦｔ３に同期したワード
クロックＦｓを生成する。
【００６７】次に、図１０に示すように、パケットＰ４
を受信すべき時刻に、スイッチＳＷ２が端子Ｎｂに接続
される。レジスタ５には、図８と同様にタイムスタンプ
Ｔ３が格納される。
を受信すべき時刻に、スイッチＳＷ２が端子Ｎｂに接続
される。レジスタ５には、図８と同様にタイムスタンプ
Ｔ３が格納される。
【００６８】加算器６は、図９と同様に、レジスタ４内
の増分値ΔＴとレジスタ５内のタイムスタンプＴ３を加
算し、Ｔ４＝Ｔ３＋ΔＴをタイムスタンプＴＴとしてコ
ンパレータ７に出力する。
の増分値ΔＴとレジスタ５内のタイムスタンプＴ３を加
算し、Ｔ４＝Ｔ３＋ΔＴをタイムスタンプＴＴとしてコ
ンパレータ７に出力する。
【００６９】コンパレータ７は、タイムスタンプＴ４が
システムクロックＣＫに一致した時点でパルスＦｔ４を
出力する。ＰＬＬ９は、パルスＦｔ４に同期したワード
クロックＦｓを生成する。
システムクロックＣＫに一致した時点でパルスＦｔ４を
出力する。ＰＬＬ９は、パルスＦｔ４に同期したワード
クロックＦｓを生成する。
【００７０】図１１は、上記の受信装置の具体的なハー
ドウエア構成を示すブロック図である。
ドウエア構成を示すブロック図である。
【００７１】バス２１には、プログラム記憶装置２２、
記憶装置（ＲＡＭ）２３、ＣＰＵ２４、オーディオ通信
用ＬＳＩ（ｍＬＡＮ）２６、ＩＥＥＥ１３９４通信イン
タフェース３０が接続される。
記憶装置（ＲＡＭ）２３、ＣＰＵ２４、オーディオ通信
用ＬＳＩ（ｍＬＡＮ）２６、ＩＥＥＥ１３９４通信イン
タフェース３０が接続される。
【００７２】ＩＥＥＥ１３９４通信インタフェース３０
は、物理層２９及びリンク層２７を有する。物理層２９
は、外部のシリアルバス３１に接続され、シリアルバス
３１を介してパケットを送受信することができる。リン
ク層２７は、ＦＩＦＯ２８を有し、物理層２９、ＬＳＩ
２６、及びバス２１に接続される。ＦＩＦＯ２８は、物
理層２９を介して受信したパケットを格納し、当該パケ
ットをファーストインファーストアウトする。
は、物理層２９及びリンク層２７を有する。物理層２９
は、外部のシリアルバス３１に接続され、シリアルバス
３１を介してパケットを送受信することができる。リン
ク層２７は、ＦＩＦＯ２８を有し、物理層２９、ＬＳＩ
２６、及びバス２１に接続される。ＦＩＦＯ２８は、物
理層２９を介して受信したパケットを格納し、当該パケ
ットをファーストインファーストアウトする。
【００７３】ＬＳＩ２６は、ＦＩＦＯ２５を有し、図１
の回路構成を有する。図１の回路は、ハードウエアによ
り構成してもよいしソフトウエアにより構成してもよ
い。そのソフトウエアに対応するフローチャートは、後
に図１２及び図１３を参照しながら説明する。
の回路構成を有する。図１の回路は、ハードウエアによ
り構成してもよいしソフトウエアにより構成してもよ
い。そのソフトウエアに対応するフローチャートは、後
に図１２及び図１３を参照しながら説明する。
【００７４】ＦＩＦＯ２５は、図１のＦＩＦＯ１に相当
し、通信インタフェース３０内のＦＩＦＯ２８と同様な
機能を有する。ＦＩＦＯ２５は、システムタイムを格納
するためのＦＩＦＯとオーディオデータを格納するため
のＦＩＦＯを有する。
し、通信インタフェース３０内のＦＩＦＯ２８と同様な
機能を有する。ＦＩＦＯ２５は、システムタイムを格納
するためのＦＩＦＯとオーディオデータを格納するため
のＦＩＦＯを有する。
【００７５】ＬＳＩ２６は、上記のように、ワードクロ
ックＦｓを生成し、そのワードクロックＦｓに同期して
オーディオデータをＤ／Ａコンバータ３２に出力する。
Ｄ／Ａコンバータ３２は、オーディオデータをデジタル
形式からアナログ形式に変換し、フィルタ３３に出力す
る。
ックＦｓを生成し、そのワードクロックＦｓに同期して
オーディオデータをＤ／Ａコンバータ３２に出力する。
Ｄ／Ａコンバータ３２は、オーディオデータをデジタル
形式からアナログ形式に変換し、フィルタ３３に出力す
る。
【００７６】フィルタ３３は、オーディオデータをフィ
ルタリング処理し、アンプ３４に出力する。アンプ３４
は、オーディオデータを増幅し、スピーカ３５に出力す
る。スピーカ３５は、オーディオデータに応じて発音す
る。
ルタリング処理し、アンプ３４に出力する。アンプ３４
は、オーディオデータを増幅し、スピーカ３５に出力す
る。スピーカ３５は、オーディオデータに応じて発音す
る。
【００７７】図１２は、パケット受信処理を示すフロー
チャートである。パケットを受信すると、ステップＳＡ
１でパケット内のオーディオデータをデータ受信用ＦＩ
ＦＯ（ＤＡＴＡＲｘＦＩＦＯ）に格納し、ステップＳＡ
２でパケット内のシステムタイムをシステムタイム受信
用ＦＩＦＯ（ＳＹＴＲｘＦＩＦＯ）に格納する。
チャートである。パケットを受信すると、ステップＳＡ
１でパケット内のオーディオデータをデータ受信用ＦＩ
ＦＯ（ＤＡＴＡＲｘＦＩＦＯ）に格納し、ステップＳＡ
２でパケット内のシステムタイムをシステムタイム受信
用ＦＩＦＯ（ＳＹＴＲｘＦＩＦＯ）に格納する。
【００７８】ステップＳＡ３では、前回のパケットのシ
ステムタイムとの差分を作成する。最初のパケットの場
合には、前回のパケットが存在しないので、この処理を
行わなくてもよい。２番目以降のパケットの場合には、
今回のシステムタイムから前回のシステムタイムを減算
して、システムタイム差分値ΔＴａを作成し、レジスタ
３に格納する。
ステムタイムとの差分を作成する。最初のパケットの場
合には、前回のパケットが存在しないので、この処理を
行わなくてもよい。２番目以降のパケットの場合には、
今回のシステムタイムから前回のシステムタイムを減算
して、システムタイム差分値ΔＴａを作成し、レジスタ
３に格納する。
【００７９】ステップＳＡ４では、受信したパケットが
最初のパケットＰ１か否かをチェックする。この最初の
パケットＰ１は、電源投入後の最初のパケットのみなら
ず、中断復帰後の最初のパケットも含む。最初のパケッ
トか否かは、例えば、パケットに付されたシーケンスナ
ンバを確認することにより判断することができる。
最初のパケットＰ１か否かをチェックする。この最初の
パケットＰ１は、電源投入後の最初のパケットのみなら
ず、中断復帰後の最初のパケットも含む。最初のパケッ
トか否かは、例えば、パケットに付されたシーケンスナ
ンバを確認することにより判断することができる。
【００８０】最初のパケットである場合には、ｙｅｓの
矢印に従い、ステップＳＡ１０へ進む。ステップＳＡ１
０では、スイッチＳＷ２を端子Ｎａに接続する。ＦＩＦ
Ｏ１の領域１ａ内のシステムタイムは、コンパレータ７
にセットされる。その後、処理を終了する。
矢印に従い、ステップＳＡ１０へ進む。ステップＳＡ１
０では、スイッチＳＷ２を端子Ｎａに接続する。ＦＩＦ
Ｏ１の領域１ａ内のシステムタイムは、コンパレータ７
にセットされる。その後、処理を終了する。
【００８１】最初のパケットでない場合には、ｎｏの矢
印に従い、ステップＳＡ５へ進む。ステップＳＡ５で
は、受信したパケットが２番目のパケットか否かをチェ
ックする。２番目のパケットであるときには、ステップ
ＳＡ６へ進み、そうでないときにはステップＳＡ９へ進
む。
印に従い、ステップＳＡ５へ進む。ステップＳＡ５で
は、受信したパケットが２番目のパケットか否かをチェ
ックする。２番目のパケットであるときには、ステップ
ＳＡ６へ進み、そうでないときにはステップＳＡ９へ進
む。
【００８２】ステップＳＡ６では、レジスタ３内のシス
テムタイム差分値ΔＴａとレジスタ４内のタイムスタン
プ増分値ΔＴｂとの差が所定値Ｃ１以上であるか否かを
チェックする。所定値Ｃ１は、例えば１０ｈである。レ
ジスタ４には、初期時、タイムスタンプ増分値ΔＴｂと
して例えば１４００ｈが初期設定されている。
テムタイム差分値ΔＴａとレジスタ４内のタイムスタン
プ増分値ΔＴｂとの差が所定値Ｃ１以上であるか否かを
チェックする。所定値Ｃ１は、例えば１０ｈである。レ
ジスタ４には、初期時、タイムスタンプ増分値ΔＴｂと
して例えば１４００ｈが初期設定されている。
【００８３】所定値Ｃ１未満であるときには、オーディ
オデータのサンプリング周波数が変化していないことを
意味するので、ステップＳＡ７へ進む。所定値Ｃ１以上
であるときには、オーディオデータのサンプリング周波
数が変化したことを意味するので、ステップＳＡ８へ進
む。
オデータのサンプリング周波数が変化していないことを
意味するので、ステップＳＡ７へ進む。所定値Ｃ１以上
であるときには、オーディオデータのサンプリング周波
数が変化したことを意味するので、ステップＳＡ８へ進
む。
【００８４】ステップＳＡ７では、スイッチＳＷ１をオ
ンする。レジスタ３内のシステムタイム差分値ΔＴａ
は、タイムスタンプ増分値ΔＴｂとしてレジスタ４内に
格納される。以後、加算器６は、このタイムスタンプ増
分値ΔＴｂとレジスタ５内のタイムスタンプを加算し
て、タイムスタンプＴＴを作成することができる。その
後、処理を終了する。
ンする。レジスタ３内のシステムタイム差分値ΔＴａ
は、タイムスタンプ増分値ΔＴｂとしてレジスタ４内に
格納される。以後、加算器６は、このタイムスタンプ増
分値ΔＴｂとレジスタ５内のタイムスタンプを加算し
て、タイムスタンプＴＴを作成することができる。その
後、処理を終了する。
【００８５】なお、ステップＳＡ７は、必ずしも行う必
要がない。オーディオデータのサンプリング周波数は変
化していないので、レジスタ４内のタイムスタンプ増分
値ΔＴｂを更新する必要性は必ずしもない。更新前と更
新後の増分値ΔＴｂの差は、所定値Ｃ１未満である。
要がない。オーディオデータのサンプリング周波数は変
化していないので、レジスタ４内のタイムスタンプ増分
値ΔＴｂを更新する必要性は必ずしもない。更新前と更
新後の増分値ΔＴｂの差は、所定値Ｃ１未満である。
【００８６】ステップＳＡ８は、オーディオデータのサ
ンプリング周波数が変化した場合の処理であり、スイッ
チＳＷ２を端子Ｎａに接続し、スイッチＳＷ１をオンに
する。
ンプリング周波数が変化した場合の処理であり、スイッ
チＳＷ２を端子Ｎａに接続し、スイッチＳＷ１をオンに
する。
【００８７】スイッチＳＷ２が端子Ｎａに接続される
と、ＦＩＦＯ１の領域１ａ内のシステムタイムがコンパ
レータ７にセットされると共に、レジスタ５内にセット
される。
と、ＦＩＦＯ１の領域１ａ内のシステムタイムがコンパ
レータ７にセットされると共に、レジスタ５内にセット
される。
【００８８】スイッチＳＷ１がオンになると、レジスタ
３内のシステムタイム差分値ΔＴａは、タイムスタンプ
増分値ΔＴｂとしてレジスタ４内に格納される。サンプ
リング周波数が変化した場合には、このようにタイムス
タンプ増分値ΔＴｂを更新する必要がある。以後、加算
器６は、更新されたタイムスタンプ増分値ΔＴｂとレジ
スタ５内のタイムスタンプを加算して、タイムスタンプ
ＴＴを作成することができる。その後、処理を終了す
る。
３内のシステムタイム差分値ΔＴａは、タイムスタンプ
増分値ΔＴｂとしてレジスタ４内に格納される。サンプ
リング周波数が変化した場合には、このようにタイムス
タンプ増分値ΔＴｂを更新する必要がある。以後、加算
器６は、更新されたタイムスタンプ増分値ΔＴｂとレジ
スタ５内のタイムスタンプを加算して、タイムスタンプ
ＴＴを作成することができる。その後、処理を終了す
る。
【００８９】コンパレータ７は、上記の処理により生成
されるタイムスタンプＴＴを基にクロックＦｔを生成
し、ＰＬＬ９はクロックＦｔを基にワードクロックＦｓ
を生成することができる。その詳細は、後に図１３のフ
ローチャートを参照しながら説明する。
されるタイムスタンプＴＴを基にクロックＦｔを生成
し、ＰＬＬ９はクロックＦｔを基にワードクロックＦｓ
を生成することができる。その詳細は、後に図１３のフ
ローチャートを参照しながら説明する。
【００９０】ここで、注意すべき点がある。Ｄ／Ａコン
バータ３２（図１１）やイコライザ処理部等は、例えば
４８ｋＨｚ等の所定周波数のワードクロックＦｓにのみ
対応可能な場合がある。その場合は、生成すべきワード
クロックＦｓの周波数に注意する必要がある。
バータ３２（図１１）やイコライザ処理部等は、例えば
４８ｋＨｚ等の所定周波数のワードクロックＦｓにのみ
対応可能な場合がある。その場合は、生成すべきワード
クロックＦｓの周波数に注意する必要がある。
【００９１】受信したオーディオデータのサンプリング
周波数が対応できないものであるときには（例えば５０
ｋＨｚのときには）、そのサンプリング周波数と同じ周
波数のワードクロックＦｓを生成するのではなく、対応
可能な周波数（例えば４８ｋＨｚ）でワードクロックＦ
ｓを生成してもよい。
周波数が対応できないものであるときには（例えば５０
ｋＨｚのときには）、そのサンプリング周波数と同じ周
波数のワードクロックＦｓを生成するのではなく、対応
可能な周波数（例えば４８ｋＨｚ）でワードクロックＦ
ｓを生成してもよい。
【００９２】例えば、ステップＳＡ９の前に、レジスタ
３内のシステムタイム差分値ΔＴａが対応可能な周波数
（例えば４８ｋＨｚ）に相当するものか否かをチェック
する。対応可能な場合には、上記のステップＳＡ９の処
理を行い、対応可能でない場合には、ステップＳＡ９の
処理を行わずに処理を終了すればよい。そうすれば、レ
ジスタ４内のタイムスタンプ増分値ΔＴｂは更新され
ず、前の状態を維持するので、引き続き、対応可能な周
波数（例えば４８ｋＨｚ）のワードクロックＦｓを生成
することができる。
３内のシステムタイム差分値ΔＴａが対応可能な周波数
（例えば４８ｋＨｚ）に相当するものか否かをチェック
する。対応可能な場合には、上記のステップＳＡ９の処
理を行い、対応可能でない場合には、ステップＳＡ９の
処理を行わずに処理を終了すればよい。そうすれば、レ
ジスタ４内のタイムスタンプ増分値ΔＴｂは更新され
ず、前の状態を維持するので、引き続き、対応可能な周
波数（例えば４８ｋＨｚ）のワードクロックＦｓを生成
することができる。
【００９３】図１３は、ワードクロック生成部の処理を
示すフローチャートである。ステップＳＢ１では、ワー
ドクロック生成部の初期化を行う。具体的には、レジス
タ４に、標準サンプリング周波数（例えば４８ｋＨｚ）
に基づくタイムスタンプ増分値ΔＴｂ（例えば１４００
ｈ）を初期値としてセットする。レジスタ５には、シス
テムサイクルタイマ８の現在のタイマ値をセットする。
示すフローチャートである。ステップＳＢ１では、ワー
ドクロック生成部の初期化を行う。具体的には、レジス
タ４に、標準サンプリング周波数（例えば４８ｋＨｚ）
に基づくタイムスタンプ増分値ΔＴｂ（例えば１４００
ｈ）を初期値としてセットする。レジスタ５には、シス
テムサイクルタイマ８の現在のタイマ値をセットする。
【００９４】ステップＳＢ２では、コンパレータ７にタ
イムスタンプ（比較値）ＴＴをセットする。タイムスタ
ンプＴＴは、ＦＩＦＯ１の領域１ａ内のシステムタイム
値、又は加算器６の加算値である。
イムスタンプ（比較値）ＴＴをセットする。タイムスタ
ンプＴＴは、ＦＩＦＯ１の領域１ａ内のシステムタイム
値、又は加算器６の加算値である。
【００９５】ステップＳＢ３では、当該タイムスタンプ
ＴＴをタイムスタンプレジスタ５内にセットし、処理を
終了する。
ＴＴをタイムスタンプレジスタ５内にセットし、処理を
終了する。
【００９６】その後、ステップＳＢ４では、コンパレー
タ７がタイムスタンプＴＴとシステムクロックＣＫの比
較を行い、両者が一致する度に、パルスを発生し、上記
のステップＳＢ２及びＳＢ３の処理を繰り返す。
タ７がタイムスタンプＴＴとシステムクロックＣＫの比
較を行い、両者が一致する度に、パルスを発生し、上記
のステップＳＢ２及びＳＢ３の処理を繰り返す。
【００９７】コンパレータ７は、比較結果に応じてクロ
ックＦｔを出力し、ＰＬＬ９は、クロックＦｔに同期し
たワードクロックＦｓを出力する。
ックＦｔを出力し、ＰＬＬ９は、クロックＦｔに同期し
たワードクロックＦｓを出力する。
【００９８】以上のように、パケットを受信したときに
はパケット中のシステムタイムに基づきワードクロック
を生成し、パケットが途切れたときには、以前の連続す
る２つのパケット中のシステムタイムの差分に基づきワ
ードクロックを生成する。これにより、パケットが途切
れた場合でも、安定したワードクロックを生成すること
ができる。
はパケット中のシステムタイムに基づきワードクロック
を生成し、パケットが途切れたときには、以前の連続す
る２つのパケット中のシステムタイムの差分に基づきワ
ードクロックを生成する。これにより、パケットが途切
れた場合でも、安定したワードクロックを生成すること
ができる。
【００９９】イコライザや音場処理等を行う処理部で
は、ワードクロックＦｓに依存するパラメータを生成す
るので、ワードクロックＦｓが乱れると、パラメータを
設定し直す必要があり、その間、ミュート（音の出力を
停止する）してしまう弊害がある。
は、ワードクロックＦｓに依存するパラメータを生成す
るので、ワードクロックＦｓが乱れると、パラメータを
設定し直す必要があり、その間、ミュート（音の出力を
停止する）してしまう弊害がある。
【０１００】本実施例では安定なワードクロックを生成
できるので、そのような弊害を防止することができる。
すなわち、オーディオデータを再生している途中にミュ
ートが発生することを防止し、オーディオデータを忠実
に再生することができる。
できるので、そのような弊害を防止することができる。
すなわち、オーディオデータを再生している途中にミュ
ートが発生することを防止し、オーディオデータを忠実
に再生することができる。
【０１０１】なお、パケット中のデータはオーディオデ
ータに限定されず、画像データ等でもよい。通信は、Ｉ
ＥＥＥ１３９４デジタルシリアル通信に限定されず、そ
の他のシリアル通信やパラレル通信でもよい。例えば、
インターネット、ＬＡＮ等でもよい。
ータに限定されず、画像データ等でもよい。通信は、Ｉ
ＥＥＥ１３９４デジタルシリアル通信に限定されず、そ
の他のシリアル通信やパラレル通信でもよい。例えば、
インターネット、ＬＡＮ等でもよい。
【０１０２】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【０１０３】
【発明の効果】以上説明したように、本発明によれば、
第１の時間情報が入力されたときには、第１の時間情報
に応じてクロックを生成し、第２の時間情報が入力され
たときには、第２の時間情報に応じてクロックを生成す
る。そして、第１の時間情報と第２の時間情報との差分
値を求める。その後に、時間情報が入力されない場合で
も、第２の時間情報と上記の差分値との加算値に応じて
クロックを生成すれば、安定したクロックを生成するこ
とができる。
第１の時間情報が入力されたときには、第１の時間情報
に応じてクロックを生成し、第２の時間情報が入力され
たときには、第２の時間情報に応じてクロックを生成す
る。そして、第１の時間情報と第２の時間情報との差分
値を求める。その後に、時間情報が入力されない場合で
も、第２の時間情報と上記の差分値との加算値に応じて
クロックを生成すれば、安定したクロックを生成するこ
とができる。
【図１】 本発明の実施例による受信装置の構成を示す
ブロック図である。
ブロック図である。
【図２】 連続したパケット通信を示すタイムチャート
である。
である。
【図３】 従来技術による受信装置の構成を示すブロッ
ク図である。
ク図である。
【図４】 不連続なパケット通信を示すタイムチャート
である。
である。
【図５】 本実施例によるパケット通信を示すタイムチ
ャートである。
ャートである。
【図６】 図１に示す受信装置の動作を示すブロック図
である。
である。
【図７】 図６に続く、受信装置の動作を示すブロック
図である。
図である。
【図８】 図７に続く、受信装置の動作を示すブロック
図である。
図である。
【図９】 図８に続く、受信装置の動作を示すブロック
図である。
図である。
【図１０】 図９に続く、受信装置の動作を示すブロッ
ク図である。
ク図である。
【図１１】 受信装置のハードウエア構成を示すブロッ
ク図である。
ク図である。
【図１２】 パケット受信処理を示すフローチャートで
ある。
ある。
【図１３】 ワードクロック生成部の処理を示すフロー
チャートである。
チャートである。
１，１１ システムタイム受信用ＦＩＦＯ、 ２ 減
算器、 ３ システムタイム差分レジスタ、 ４
タイムスタンプ増分レジスタ、 ５，１６タイムスタ
ンプレジスタ、 ６ 加算器、 ７，１７ コンパ
レータ、８，１８ システムサイクルタイマ、 ９，
１９ 位相ロックループ回路（ＰＬＬ）、 ＳＷ１，
ＳＷ２ スイッチ、 Ｐ パケット、 Ｔ システ
ムタイム、 Ｄ オーディオデータ、 ＣＫ シス
テムクロック、 ＴＴタイムスタンプ、 Ｆｔ ク
ロック、 Ｆｓ ワードクロック、 ２１バス、
２２ プログラム記憶装置、 ２３ 記憶装置、
２４ ＣＰＵ、 ２５ ＦＩＦＯ、 ２６ オー
ディオデータ通信ＬＳＩ、 ２７ リンク層、 ２
８ ＦＩＦＯ、 ２９ 物理層、 ３０ ＩＥＥＥ
１３９４通信インタフェース、 ３１ シリアルバ
ス、 ３２ Ｄ／Ａコンバータ、３３ フィルタ、
３４ アンプ、 ３５ スピーカ
算器、 ３ システムタイム差分レジスタ、 ４
タイムスタンプ増分レジスタ、 ５，１６タイムスタ
ンプレジスタ、 ６ 加算器、 ７，１７ コンパ
レータ、８，１８ システムサイクルタイマ、 ９，
１９ 位相ロックループ回路（ＰＬＬ）、 ＳＷ１，
ＳＷ２ スイッチ、 Ｐ パケット、 Ｔ システ
ムタイム、 Ｄ オーディオデータ、 ＣＫ シス
テムクロック、 ＴＴタイムスタンプ、 Ｆｔ ク
ロック、 Ｆｓ ワードクロック、 ２１バス、
２２ プログラム記憶装置、 ２３ 記憶装置、
２４ ＣＰＵ、 ２５ ＦＩＦＯ、 ２６ オー
ディオデータ通信ＬＳＩ、 ２７ リンク層、 ２
８ ＦＩＦＯ、 ２９ 物理層、 ３０ ＩＥＥＥ
１３９４通信インタフェース、 ３１ シリアルバ
ス、 ３２ Ｄ／Ａコンバータ、３３ フィルタ、
３４ アンプ、 ３５ スピーカ
Claims (2)
- 【請求項１】 第１の時間情報及びそれに連続する同種
類の第２の時間情報を順次入力する入力手段と、 前記第１の時間情報と前記第２の時間情報との差分値を
求める差分手段と、 前記入力手段が第１の時間情報を入力するときには該第
１の時間情報に応じてクロックを生成し、前記入力手段
が第２の時間情報を入力するときには該第２の時間情報
に応じてクロックを生成し、その後、前記第２の時間情
報と前記差分値との加算値に応じてクロックを生成する
クロック生成手段とを有するクロック生成装置。 - 【請求項２】 （ａ）第１の時間情報及びそれに連続す
る同種類の第２の時間情報を順次入力する工程と、 （ｂ）前記第１の時間情報と前記第２の時間情報との差
分値を求める工程と、 （ｃ）前記工程（ａ）で第１の時間情報を入力したとき
には該第１の時間情報に応じてクロックを生成し、前記
工程（ａ）で第２の時間情報を入力したときには該第２
の時間情報に応じてクロックを生成し、その後、前記第
２の時間情報と前記差分値との加算値に応じてクロック
を生成する工程とを有するクロック生成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923798A JP3405191B2 (ja) | 1998-04-28 | 1998-04-28 | クロック生成装置及び生成方法 |
| US09/296,083 US6381660B1 (en) | 1998-04-28 | 1999-04-21 | Clock generating system generating clock based on value obtained by adding second time information and difference between first time information and second time information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923798A JP3405191B2 (ja) | 1998-04-28 | 1998-04-28 | クロック生成装置及び生成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002000703A Division JP2002261868A (ja) | 2002-01-07 | 2002-01-07 | パケット欠落検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11313107A true JPH11313107A (ja) | 1999-11-09 |
| JP3405191B2 JP3405191B2 (ja) | 2003-05-12 |
Family
ID=14756367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11923798A Expired - Fee Related JP3405191B2 (ja) | 1998-04-28 | 1998-04-28 | クロック生成装置及び生成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6381660B1 (ja) |
| JP (1) | JP3405191B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002089463A1 (en) * | 2001-04-26 | 2002-11-07 | Polaroid Corporation | Method and apparatus for remote processing and sharing of digital images |
| US6671343B1 (en) * | 1999-01-14 | 2003-12-30 | Yamaha Corporation | Data clock generator, data clock generating method, and storage medium therefor |
| JP2007249518A (ja) * | 2006-03-15 | 2007-09-27 | Nec Corp | データ処理装置とその同期方法 |
| US9983836B2 (en) | 2001-05-30 | 2018-05-29 | Intellectual Ventures I Llc | Method and system for communicating between a remote printer and a server |
| US10341213B2 (en) | 2017-01-25 | 2019-07-02 | Renesas Electronics Corporation | Reception device and clock generating method |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19943790C2 (de) * | 1999-09-13 | 2001-11-15 | Ericsson Telefon Ab L M | Verfahren und Vorrichtung zur Bestimmung eines Synchronisationsfehlers in einem Netzwerkknoten |
| US7916322B2 (en) * | 2002-03-14 | 2011-03-29 | Senshin Capital, Llc | Method and apparatus for uploading content from a device to a remote network location |
| US20040010540A1 (en) * | 2002-07-09 | 2004-01-15 | Puri Anish N. | Method and system for streamlining data transfer between a content provider server and an output server |
| US8451817B2 (en) * | 2003-07-24 | 2013-05-28 | Cisco Technology, Inc. | Method and apparatus for processing duplicate packets |
| JP4573780B2 (ja) * | 2006-02-02 | 2010-11-04 | 富士通株式会社 | パケット記録再生装置 |
| JP4539747B2 (ja) * | 2008-03-31 | 2010-09-08 | ソニー株式会社 | レーザ駆動回路およびその記録補償方法、並びに光ディスク装置 |
| WO2014016993A1 (ja) * | 2012-07-27 | 2014-01-30 | 日本電気株式会社 | 通信装置、時刻同期システム及び時刻同期方法 |
| US20160006526A1 (en) * | 2014-07-03 | 2016-01-07 | Qualcomm Incorporated | Systems and methods of network clock comparison |
| US10623123B2 (en) | 2017-02-06 | 2020-04-14 | Valens Semiconductor Ltd. | Virtual HDBaseT link |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815634A (en) * | 1994-09-30 | 1998-09-29 | Cirrus Logic, Inc. | Stream synchronization method and apparatus for MPEG playback system |
| JPH10293926A (ja) * | 1997-02-21 | 1998-11-04 | Pioneer Electron Corp | 記録用クロック信号発生装置 |
-
1998
- 1998-04-28 JP JP11923798A patent/JP3405191B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-21 US US09/296,083 patent/US6381660B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671343B1 (en) * | 1999-01-14 | 2003-12-30 | Yamaha Corporation | Data clock generator, data clock generating method, and storage medium therefor |
| WO2002089463A1 (en) * | 2001-04-26 | 2002-11-07 | Polaroid Corporation | Method and apparatus for remote processing and sharing of digital images |
| US9983836B2 (en) | 2001-05-30 | 2018-05-29 | Intellectual Ventures I Llc | Method and system for communicating between a remote printer and a server |
| US10346105B2 (en) | 2002-07-09 | 2019-07-09 | Intellectual Ventures I Llc | Method and system for communicating between a remote printer and a server |
| JP2007249518A (ja) * | 2006-03-15 | 2007-09-27 | Nec Corp | データ処理装置とその同期方法 |
| US10341213B2 (en) | 2017-01-25 | 2019-07-02 | Renesas Electronics Corporation | Reception device and clock generating method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3405191B2 (ja) | 2003-05-12 |
| US6381660B1 (en) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3405191B2 (ja) | クロック生成装置及び生成方法 | |
| US7106224B2 (en) | Communication system and method for sample rate converting data onto or from a network using a high speed frequency comparison technique | |
| US7158596B2 (en) | Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop | |
| JP3977044B2 (ja) | 同期方法及び同期装置 | |
| JP3463460B2 (ja) | データ伝送方式 | |
| US7272202B2 (en) | Communication system and method for generating slave clocks and sample clocks at the source and destination ports of a synchronous network using the network frame rate | |
| JP4062807B2 (ja) | データクロック生成装置および記憶媒体 | |
| US20020078245A1 (en) | Communication method and system for transmission and reception of packets collecting sporadically input data | |
| JP2891149B2 (ja) | 位相制御ループ方式 | |
| US6239346B1 (en) | Musical tone signal processing apparatus and storage medium storing programs for realizing functions of apparatus | |
| JP2002261868A (ja) | パケット欠落検出方法 | |
| JPH09186728A (ja) | 信号伝送装置及び方法 | |
| JP2004128756A (ja) | タイムスタンプ補正回路および補正方法 | |
| EP1667447B1 (en) | Data conversion system | |
| EP2262138B1 (en) | Communication system for sending and receiving data onto and from a network at a network frame rate using a phase locked loop, sample rate conversion, or synchronizing clocks generated from the network frame rate | |
| JP2007158543A (ja) | クロック再生装置、データ受信装置 | |
| JP3289462B2 (ja) | 標本化周波数変換装置 | |
| JP2000122646A (ja) | 楽音通信装置 | |
| JP2007129517A (ja) | デジタルデータ伝送システムおよびデジタルデータ伝送方法 | |
| KR100784949B1 (ko) | 데이터 변환 시스템 | |
| JP2002051031A (ja) | 同期データ伝送装置 | |
| JPH0564287A (ja) | オーデイオアンプ | |
| JP2006324998A (ja) | パケット転送装置 | |
| JP2007028389A (ja) | クロック生成回路及びクロック生成方法 | |
| JPH08228128A (ja) | サンプリング周波数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |