JPH11312822A - イメージセンサー - Google Patents
イメージセンサーInfo
- Publication number
- JPH11312822A JPH11312822A JP10119645A JP11964598A JPH11312822A JP H11312822 A JPH11312822 A JP H11312822A JP 10119645 A JP10119645 A JP 10119645A JP 11964598 A JP11964598 A JP 11964598A JP H11312822 A JPH11312822 A JP H11312822A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- potential
- reset switch
- image sensor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 光照射された原稿からの反射光を受けて電気
信号に変換するイメージセンサーにおいて、簡単な構成
で、残像がなく、暗出力のばらつきが小さく、Ｓ／Ｎ比
の優れ、消費電流が低いイメージセンサーを得られるよ
うにすること。 【解決手段】 フォトダイオードの出力端子を一定の電
圧にリセットし、フォトダイオードの信号出力と、同一
回路で構成したダミーのフォトダイオードで暗時出力と
一致するのダミー信号を出力する。アンプの入出力間で
生ずる電圧差を、フォトダイオードのリセット電圧と共
通信号線のリセット電圧および出力端子のリセット電圧
との差と一致させ、アンプを構成するＭＯＳトランジス
タのサイズを最適化しオフセット電圧はＭＯＳトランジ
スタのサイズに依存しない定数に設定した。またアンプ
はＣＭＯＳで構成し、出力の期間中のみ選択的に機能さ
せ消費電流を抑えた。
信号に変換するイメージセンサーにおいて、簡単な構成
で、残像がなく、暗出力のばらつきが小さく、Ｓ／Ｎ比
の優れ、消費電流が低いイメージセンサーを得られるよ
うにすること。 【解決手段】 フォトダイオードの出力端子を一定の電
圧にリセットし、フォトダイオードの信号出力と、同一
回路で構成したダミーのフォトダイオードで暗時出力と
一致するのダミー信号を出力する。アンプの入出力間で
生ずる電圧差を、フォトダイオードのリセット電圧と共
通信号線のリセット電圧および出力端子のリセット電圧
との差と一致させ、アンプを構成するＭＯＳトランジス
タのサイズを最適化しオフセット電圧はＭＯＳトランジ
スタのサイズに依存しない定数に設定した。またアンプ
はＣＭＯＳで構成し、出力の期間中のみ選択的に機能さ
せ消費電流を抑えた。
Description
【０００１】
【発明の属する技術分野】本発明は、光照射された原稿
からの反射光を受けて電気信号に変換する一次元イメー
ジセンサーに関し、ＦＡＸ等の画像読み取り装置に適用
するものである。
からの反射光を受けて電気信号に変換する一次元イメー
ジセンサーに関し、ＦＡＸ等の画像読み取り装置に適用
するものである。
【０００２】
【従来の技術】従来のＦＡＸの読み取り装置に用いられ
ている密着型一次元イメージセンサーＩＣの回路図を図
１０に示す。図１０に示すように、フォトトランジスタ
Ｐ１からＰｎの出力をスイッチＳ１からＳｎを順次オン
して、共通信号線ｌに読み出す方式である。なおＡＭＰ
はフォトトランジスタＰ１からＰｎの出力を増幅する増
幅器である。
ている密着型一次元イメージセンサーＩＣの回路図を図
１０に示す。図１０に示すように、フォトトランジスタ
Ｐ１からＰｎの出力をスイッチＳ１からＳｎを順次オン
して、共通信号線ｌに読み出す方式である。なおＡＭＰ
はフォトトランジスタＰ１からＰｎの出力を増幅する増
幅器である。
【０００３】以上のような密着型フォトトランジスタ一
次元イメージセンサーについては特開昭６１−１２４１
７１号公報に記載されている。
次元イメージセンサーについては特開昭６１−１２４１
７１号公報に記載されている。
【０００４】
【発明が解決しようとする課題】しかし、この様な一次
元イメージセンサーにおいては、フォトトランジスタの
ベースに残存するキャリアをエミッタを通じて除去する
ため、十分にベース電位を初期状態にリセットできず、
残像が大きいという問題があった。
元イメージセンサーにおいては、フォトトランジスタの
ベースに残存するキャリアをエミッタを通じて除去する
ため、十分にベース電位を初期状態にリセットできず、
残像が大きいという問題があった。
【０００５】そこで、本発明は、従来のこのような問題
点を解決するために、コストが低く、残像の小さく実効
明時出力を精度良く求めるイメージセンサーを供給する
ことを目的とする。
点を解決するために、コストが低く、残像の小さく実効
明時出力を精度良く求めるイメージセンサーを供給する
ことを目的とする。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明はイメージセンサーを以下のように構成し
た。
めに、本発明はイメージセンサーを以下のように構成し
た。
【０００７】本発明は複数のリニアイメージセンサーＩ
Ｃを直線状に配置実装して構成されるイメージセンサー
において、単位受光回路を、受光素子となるフォトダイ
オードと、そのフォトダイオードの信号を増幅するアン
プと出力を読み出す読み出しスイッチ介し、それぞれの
単位受光回路からの受光量に応じた出力信号を単位受光
回路の配置順に順次、信号出力端子へ読み出すイメージ
センサーＩＣである。
Ｃを直線状に配置実装して構成されるイメージセンサー
において、単位受光回路を、受光素子となるフォトダイ
オードと、そのフォトダイオードの信号を増幅するアン
プと出力を読み出す読み出しスイッチ介し、それぞれの
単位受光回路からの受光量に応じた出力信号を単位受光
回路の配置順に順次、信号出力端子へ読み出すイメージ
センサーＩＣである。
【０００８】また上記イメージセンサＩＣにはリセット
スイッチを共通信号線に接続し、リセットスイッチには
フォトダイオードを初期状態にリセットするための初期
電位を与える電位に固定し、画像信号を出力する時に一
時的に導通し、その共通信号線を早く初期電位に近づけ
るように開閉する。
スイッチを共通信号線に接続し、リセットスイッチには
フォトダイオードを初期状態にリセットするための初期
電位を与える電位に固定し、画像信号を出力する時に一
時的に導通し、その共通信号線を早く初期電位に近づけ
るように開閉する。
【０００９】またアンプの回路構成上ＭＯＳトランジス
タのバックゲート効果により、アンプに入力される電位
と出力される電位の差は、フォトダイオードを初期状態
にする電位と共通信号線をリセットするための初期電位
との差と等しくなるように基準電圧回路を構成すると良
い。
タのバックゲート効果により、アンプに入力される電位
と出力される電位の差は、フォトダイオードを初期状態
にする電位と共通信号線をリセットするための初期電位
との差と等しくなるように基準電圧回路を構成すると良
い。
【００１０】さらにリセットスイッチを出力端子に接続
し、初期状態にリセットするための初期電位を与える電
位に固定し、画像信号を出力する時に一時的に導通し、
その信号出力端子を早く初期電位に近づけるように開閉
する。これによりリニアイメージセンサーＩＣを複数個
接続した場合に生ずる外部負荷容量の増大に対しても、
早く初期電位に近づける事が出来る。
し、初期状態にリセットするための初期電位を与える電
位に固定し、画像信号を出力する時に一時的に導通し、
その信号出力端子を早く初期電位に近づけるように開閉
する。これによりリニアイメージセンサーＩＣを複数個
接続した場合に生ずる外部負荷容量の増大に対しても、
早く初期電位に近づける事が出来る。
【００１１】またアンプは、イメージセンサの最初に配
置されている受光素子の画像信号の出力が始まる一定期
間より前に十分安定させてから増幅動作を開始し、最終
番目に配置されている受光素子の画像信号の出力が終了
し、その受光素子が初期状態に戻った後に増幅動作を終
了すると安定かつ選択的に機能させるため低消費電流に
なるよう働く。
置されている受光素子の画像信号の出力が始まる一定期
間より前に十分安定させてから増幅動作を開始し、最終
番目に配置されている受光素子の画像信号の出力が終了
し、その受光素子が初期状態に戻った後に増幅動作を終
了すると安定かつ選択的に機能させるため低消費電流に
なるよう働く。
【００１２】ダミーとなるフォトダイオードと、そのダ
ミーのフォトダイオードの信号を増幅するアンプと出力
を読み出す読み出しスイッチ介し、ダミー信号出力端子
へ読み出す。リセットスイッチにはダミーフォトダイオ
ードを常時初期状態にリセットするための初期電位を与
える電位に固定し、画像信号を出力する時に一時的に導
通し、その共通信号線を早く初期電位に近づけるように
開閉する。さらにリセットスイッチをダミ−信号出力端
子に接続し、初期状態にリセットするための初期電位を
与える電位に固定し、この回路構成、回路定数を受光素
子となるフォトダイオードの画像信号を出力する為の回
路と同一にし、暗状態の出力と同一信号を出力する。
ミーのフォトダイオードの信号を増幅するアンプと出力
を読み出す読み出しスイッチ介し、ダミー信号出力端子
へ読み出す。リセットスイッチにはダミーフォトダイオ
ードを常時初期状態にリセットするための初期電位を与
える電位に固定し、画像信号を出力する時に一時的に導
通し、その共通信号線を早く初期電位に近づけるように
開閉する。さらにリセットスイッチをダミ−信号出力端
子に接続し、初期状態にリセットするための初期電位を
与える電位に固定し、この回路構成、回路定数を受光素
子となるフォトダイオードの画像信号を出力する為の回
路と同一にし、暗状態の出力と同一信号を出力する。
【００１３】
【発明の実施の形態】本発明は、単位ブロックの受光素
子にフォトダイオードを用い、かつそのブロック内でそ
のフォトダイオードにアンプを接続し、受光量に応じて
変化するフォトダイオードの端子電圧をそのアンプを介
して順次画像信号を出力するようにするとともに、ダミ
ーのフォトダイオードを設け、受光素子の単位ブロック
と同一構成とし常時初期状態にリセットし、受光素子の
フォトダイオードの暗状態と同等のダミー信号を出力を
し、画像信号出力とダミー出力の差分を取ることが出来
るようにした。
子にフォトダイオードを用い、かつそのブロック内でそ
のフォトダイオードにアンプを接続し、受光量に応じて
変化するフォトダイオードの端子電圧をそのアンプを介
して順次画像信号を出力するようにするとともに、ダミ
ーのフォトダイオードを設け、受光素子の単位ブロック
と同一構成とし常時初期状態にリセットし、受光素子の
フォトダイオードの暗状態と同等のダミー信号を出力を
し、画像信号出力とダミー出力の差分を取ることが出来
るようにした。
【００１４】
【発明の実施例】以下、本発明を図面を用いて説明す
る。図１は本発明のイメージセンサーの回路図である。
受光素子となるフォトダイオード１の第一電極のＮ領域
を電源電位ＶＤＤに接続し、フォトダイオード１の第二
電極のＰ領域がフォトダイオード１を初期状態に戻す第
一のリセットスイッチとなるＭＯＳトランジスタ２の第
一電極のドレイン、及び第一のアンプ３の入力端子に接
続している。ＭＯＳトランジスタ２の第二電極のソース
には第一の基準電圧ＶＲＥＦ１が与えられている。アン
プ３の出力は、読み出しスイッチとなるＭＯＳトランジ
スタ４を介して共通信号線１５につながっている。上記
の単位受光回路のブロックと全く同じ構成のものが、少
なくとも出力ビット数と同じ数だけ入っている。
る。図１は本発明のイメージセンサーの回路図である。
受光素子となるフォトダイオード１の第一電極のＮ領域
を電源電位ＶＤＤに接続し、フォトダイオード１の第二
電極のＰ領域がフォトダイオード１を初期状態に戻す第
一のリセットスイッチとなるＭＯＳトランジスタ２の第
一電極のドレイン、及び第一のアンプ３の入力端子に接
続している。ＭＯＳトランジスタ２の第二電極のソース
には第一の基準電圧ＶＲＥＦ１が与えられている。アン
プ３の出力は、読み出しスイッチとなるＭＯＳトランジ
スタ４を介して共通信号線１５につながっている。上記
の単位受光回路のブロックと全く同じ構成のものが、少
なくとも出力ビット数と同じ数だけ入っている。
【００１５】共通信号線１５は、その共通信号線１５に
出力された信号をさらに増幅するための第二のアンプ５
に入力しており、共通信号線１５は共通信号線１５を初
期状態に戻す第二のリセットスイッチとなるＭＯＳトラ
ンジスタ７の第一電極のドレインに接続し、 ＭＯＳト
ランジスタ７の第二電極のソースには第二の基準電圧Ｖ
ＲＥＦ２が与えられている。アンプ５の出力は二のアン
プの機能を選択的に機能させるチップセレクトスイッチ
となるＭＯＳトランジスタ６を介して画像信号を出力す
る出力端子１６につながっている。出力端子１６には、
イメージセンサＩＣを複数個接続した場合に生ずる外部
負荷容量の増大に対して、出力端子１６を初期状態に戻
す第三のリセットスイッチとなるＭＯＳトランジスタ８
の第一電極のドレインに接続し、 ＭＯＳトランジスタ
８の第二電極のソースには基準電圧ＶＲＥＦ２が与えら
れている。本発明では、受光量に応じたフォトダイオー
ドの電位の変化をアンプを介して外部へ出力する為に、
動作速度もアンプの性能により、高速化実現できるが、
一般に良く知られるＣＣＤイメージセンサーに比べ、リ
ニアイメージセンサーＩＣ内部には共通信号線１５を設
けている為に、内部配線容量が大きくなり、読み出し速
度を制限する構成となっている。そこで読み出し速度を
さらに向上させる為に、共通信号線１５を一時的に初期
状態の電位に近づける第二リセットスイッチのＭＯＳト
ランジスタ７を設けている。各単位受光回路のリセット
時の初期電位を共通信号線１５を介して出力する時に、
一時的にこの第二リセットスイッチのＭＯＳトランジス
タ７を導通し、共通信号線を早く初期電位に近づけるよ
うに動作させる。またリニアイメージセンサーＩＣを複
数個接続した場合に生ずる外部負荷容量の増大に対して
も、同様な効果を得るために、一時的にこの第三のリセ
ットスイッチのＭＯＳトランジスタ８を導通し、出力端
子１６を早く初期電位に近づけるように動作させる。こ
のような回路構成にすることで、高速動作時でも初期電
位を安定して出力でき、画質の劣化を抑える事ができ
る。
出力された信号をさらに増幅するための第二のアンプ５
に入力しており、共通信号線１５は共通信号線１５を初
期状態に戻す第二のリセットスイッチとなるＭＯＳトラ
ンジスタ７の第一電極のドレインに接続し、 ＭＯＳト
ランジスタ７の第二電極のソースには第二の基準電圧Ｖ
ＲＥＦ２が与えられている。アンプ５の出力は二のアン
プの機能を選択的に機能させるチップセレクトスイッチ
となるＭＯＳトランジスタ６を介して画像信号を出力す
る出力端子１６につながっている。出力端子１６には、
イメージセンサＩＣを複数個接続した場合に生ずる外部
負荷容量の増大に対して、出力端子１６を初期状態に戻
す第三のリセットスイッチとなるＭＯＳトランジスタ８
の第一電極のドレインに接続し、 ＭＯＳトランジスタ
８の第二電極のソースには基準電圧ＶＲＥＦ２が与えら
れている。本発明では、受光量に応じたフォトダイオー
ドの電位の変化をアンプを介して外部へ出力する為に、
動作速度もアンプの性能により、高速化実現できるが、
一般に良く知られるＣＣＤイメージセンサーに比べ、リ
ニアイメージセンサーＩＣ内部には共通信号線１５を設
けている為に、内部配線容量が大きくなり、読み出し速
度を制限する構成となっている。そこで読み出し速度を
さらに向上させる為に、共通信号線１５を一時的に初期
状態の電位に近づける第二リセットスイッチのＭＯＳト
ランジスタ７を設けている。各単位受光回路のリセット
時の初期電位を共通信号線１５を介して出力する時に、
一時的にこの第二リセットスイッチのＭＯＳトランジス
タ７を導通し、共通信号線を早く初期電位に近づけるよ
うに動作させる。またリニアイメージセンサーＩＣを複
数個接続した場合に生ずる外部負荷容量の増大に対して
も、同様な効果を得るために、一時的にこの第三のリセ
ットスイッチのＭＯＳトランジスタ８を導通し、出力端
子１６を早く初期電位に近づけるように動作させる。こ
のような回路構成にすることで、高速動作時でも初期電
位を安定して出力でき、画質の劣化を抑える事ができ
る。
【００１６】次に、ダミーの出力系について説明する。
ダミーとなるフォトダイオード９の第一電極のＮ領域を
電源電位ＶＤＤに接続し、フォトダイオード９の第二電
極のＰ領域がフォトダイオード９を初期状態に戻すダミ
ーの第一のリセットスイッチとなるＭＯＳトランジスタ
１０の第一電極のドレインとダミーの第一のアンプ１１
の入力端子に接続している。ＭＯＳトランジスタ１０の
第二電極のソースには基準電圧ＶＲＥＦ１が与えられて
いる。アンプ１１の出力は、直接ダミーの第二のアンプ
１２に入力し、アンプ１２の出力がアンプの機能を選択
的に機能させるダミーのチップセレクトスイッチとなる
ＭＯＳトランジスタ１３を介してダミー信号を出力する
出力端子１７につながっている。出力端子１７には、出
力端子１６と同様にイメージセンサＩＣを複数個接続し
た場合に生ずる外部負荷容量の増大に対して、出力端子
１７を初期状態に戻すダミーの第二のリセットスイッチ
となるＭＯＳトランジスタ１４の第一電極のドレインに
接続し、 ＭＯＳトランジスタ１４の第二電極のソース
には基準電圧ＶＲＥＦ２が与えられている。フォトダイ
オード１とフォトダイオード９、ＭＯＳトランジスタ２
とＭＯＳトランジスタ１０、アンプ３とアンプ１１、ア
ンプ５とアンプ１２はそれぞれ全く同じサイズで設計さ
れる。
ダミーとなるフォトダイオード９の第一電極のＮ領域を
電源電位ＶＤＤに接続し、フォトダイオード９の第二電
極のＰ領域がフォトダイオード９を初期状態に戻すダミ
ーの第一のリセットスイッチとなるＭＯＳトランジスタ
１０の第一電極のドレインとダミーの第一のアンプ１１
の入力端子に接続している。ＭＯＳトランジスタ１０の
第二電極のソースには基準電圧ＶＲＥＦ１が与えられて
いる。アンプ１１の出力は、直接ダミーの第二のアンプ
１２に入力し、アンプ１２の出力がアンプの機能を選択
的に機能させるダミーのチップセレクトスイッチとなる
ＭＯＳトランジスタ１３を介してダミー信号を出力する
出力端子１７につながっている。出力端子１７には、出
力端子１６と同様にイメージセンサＩＣを複数個接続し
た場合に生ずる外部負荷容量の増大に対して、出力端子
１７を初期状態に戻すダミーの第二のリセットスイッチ
となるＭＯＳトランジスタ１４の第一電極のドレインに
接続し、 ＭＯＳトランジスタ１４の第二電極のソース
には基準電圧ＶＲＥＦ２が与えられている。フォトダイ
オード１とフォトダイオード９、ＭＯＳトランジスタ２
とＭＯＳトランジスタ１０、アンプ３とアンプ１１、ア
ンプ５とアンプ１２はそれぞれ全く同じサイズで設計さ
れる。
【００１７】図２は本発明のイメージセンサーのタイミ
ング図である。クロックに同期して、ΦＳＩがハイにな
ると１クロック後に各ビットのＭＯＳトランジスタ４の
ゲートにパルスφＳ１〜φＳＮが順次入力され、共通信
号線１５に各ビットのフォトダイオード１の出力が読み
出される。φＳ１から半クロック遅れて、１ビット目の
ＭＯＳトランジスタ２のゲートがパルスφＲ１により
オンして、フォトダイオード１のＰ領域がＶＲＥＦ１の
電位にリセットされる。同様に２ビット目以降のフォト
ダイオード１のＰ領域も順次ＶＲＥＦ１の電位にリセッ
トされる。φＲ１がロウになるとＭＯＳトランジスタ２
がオフして、フォトダイオード１のＰ領域はフローティ
ングになる。 ＭＯＳトランジスタ２がオフした直後の
フォトダイオード１のＰ領域の電位は基準電圧ＶＲＥＦ
１よりもわずかに低い電位となる。これはＭＯＳトラン
ジスタ２のゲートがオフするときのスイッチングノイズ
による。但しその電位差はわずかな為、フォトダイオー
ド１のＰ領域が基準電圧ＶＲＥＦ１の電位にリセットさ
れた時の電位を、アンプ３及びアンプ５を介して出力端
子１６に読み出した時の出力値が、暗時出力とほぼ同じ
と見なす事が出来る。ＭＯＳトランジスタ２のゲートが
オフしてから、フォトダイオード１に光が入射すると、
発生したキャリアによってフォトダイオード１のＰ型領
域からＮ型領域に電流が流れ、フォトダイオード１のＰ
領域の電位は徐々に上昇していく。次回にＭＯＳトラン
ジスタ４がオンすると、この時のフォトダイオード１の
Ｐ領域の電位に見合ったアンプ３の出力電圧に共通信号
線１５の電位が近づいていく。次に、φＲＥがハイにな
るとＭＯＳトランジスタ７がオンして、共通信号線１５
の電位は基準電圧ＶＲＥＦ２にリセットされる。
ング図である。クロックに同期して、ΦＳＩがハイにな
ると１クロック後に各ビットのＭＯＳトランジスタ４の
ゲートにパルスφＳ１〜φＳＮが順次入力され、共通信
号線１５に各ビットのフォトダイオード１の出力が読み
出される。φＳ１から半クロック遅れて、１ビット目の
ＭＯＳトランジスタ２のゲートがパルスφＲ１により
オンして、フォトダイオード１のＰ領域がＶＲＥＦ１の
電位にリセットされる。同様に２ビット目以降のフォト
ダイオード１のＰ領域も順次ＶＲＥＦ１の電位にリセッ
トされる。φＲ１がロウになるとＭＯＳトランジスタ２
がオフして、フォトダイオード１のＰ領域はフローティ
ングになる。 ＭＯＳトランジスタ２がオフした直後の
フォトダイオード１のＰ領域の電位は基準電圧ＶＲＥＦ
１よりもわずかに低い電位となる。これはＭＯＳトラン
ジスタ２のゲートがオフするときのスイッチングノイズ
による。但しその電位差はわずかな為、フォトダイオー
ド１のＰ領域が基準電圧ＶＲＥＦ１の電位にリセットさ
れた時の電位を、アンプ３及びアンプ５を介して出力端
子１６に読み出した時の出力値が、暗時出力とほぼ同じ
と見なす事が出来る。ＭＯＳトランジスタ２のゲートが
オフしてから、フォトダイオード１に光が入射すると、
発生したキャリアによってフォトダイオード１のＰ型領
域からＮ型領域に電流が流れ、フォトダイオード１のＰ
領域の電位は徐々に上昇していく。次回にＭＯＳトラン
ジスタ４がオンすると、この時のフォトダイオード１の
Ｐ領域の電位に見合ったアンプ３の出力電圧に共通信号
線１５の電位が近づいていく。次に、φＲＥがハイにな
るとＭＯＳトランジスタ７がオンして、共通信号線１５
の電位は基準電圧ＶＲＥＦ２にリセットされる。
【００１８】アンプ３およびアンプ５はΦＳＩがハイと
なりその直後ΦＣＬＫがロウから最終ビットが出力終了
しさらに１．５クロック後までΦＡＣＳがロウになり、
その期間常に増幅動作を行う。これはＩＣを複数個接続
した場合アンプを選択的に機能させるため消費電流を低
減することにも有効である。ΦＡＣＳはアンプ３および
アンプ５の出力が安定する時間を必要とするためフォト
ダイオード１の出力が開始する１クロック前にロウとな
り、増幅動作終了時の電位変動の影響を受けないように
最終番目のフォトダイオードＮのリセットが終了してか
らハイとなる。また高速動作時にアンプ３およびアンプ
５の出力が安定する必要な時間を１クロックの期間では
足らない場合は回路変更により動作周波数にあわせて１
クロック以上に設定する事も可能である。
なりその直後ΦＣＬＫがロウから最終ビットが出力終了
しさらに１．５クロック後までΦＡＣＳがロウになり、
その期間常に増幅動作を行う。これはＩＣを複数個接続
した場合アンプを選択的に機能させるため消費電流を低
減することにも有効である。ΦＡＣＳはアンプ３および
アンプ５の出力が安定する時間を必要とするためフォト
ダイオード１の出力が開始する１クロック前にロウとな
り、増幅動作終了時の電位変動の影響を受けないように
最終番目のフォトダイオードＮのリセットが終了してか
らハイとなる。また高速動作時にアンプ３およびアンプ
５の出力が安定する必要な時間を１クロックの期間では
足らない場合は回路変更により動作周波数にあわせて１
クロック以上に設定する事も可能である。
【００１９】φＳ１がハイになる半クロック前から最終
ビット出力終了までφＣＳがハイになりＭＯＳトランジ
スタ６がオンし、共通信号線１５の出力はアンプ５で増
幅され出力端子１６に読み出される。このように、受光
素子にフォトダイオードを用い、受光量に応じて電位が
変化する側の第二電極の電位をアンプを介して外部へ読
み出すことにより、読み出しスイッチやチップセレクト
スイッチの動作に起因するスイッチングノイズや、線間
容量に起因するノイズの影響を受けにくくなった。ま
た、受光素子にフォトダイオードを用い、受光量に応じ
て電位が変化する側の第二電極を、信号を読み出した後
に、リセットスイッチを介して初期電位を与え、初期状
態に戻す事により、従来例のフォトトランジスタを受光
素子としたイメージセンサーに見られた残留電荷による
残像等の画質の劣化が、大幅に改善され、良好な画質を
得た。
ビット出力終了までφＣＳがハイになりＭＯＳトランジ
スタ６がオンし、共通信号線１５の出力はアンプ５で増
幅され出力端子１６に読み出される。このように、受光
素子にフォトダイオードを用い、受光量に応じて電位が
変化する側の第二電極の電位をアンプを介して外部へ読
み出すことにより、読み出しスイッチやチップセレクト
スイッチの動作に起因するスイッチングノイズや、線間
容量に起因するノイズの影響を受けにくくなった。ま
た、受光素子にフォトダイオードを用い、受光量に応じ
て電位が変化する側の第二電極を、信号を読み出した後
に、リセットスイッチを介して初期電位を与え、初期状
態に戻す事により、従来例のフォトトランジスタを受光
素子としたイメージセンサーに見られた残留電荷による
残像等の画質の劣化が、大幅に改善され、良好な画質を
得た。
【００２０】ＭＯＳトランジスタ１０のゲートはパルス
φＲＤにより、ＣＬＫのハイ期間常にオンして、フォト
ダイオード９に光が入射してもＰ領域が基準電圧ＶＲＥ
Ｆ１の電位にリセットされ常に初期状態となる。φＲＤ
がロウになるとＭＯＳトランジスタ１０がオフして、フ
ォトダイオード９のＰ領域はフローティングになる。Ｍ
ＯＳトランジスタ１０がオフした直後のフォトダイオー
ド９のＰ領域の電位は基準電圧ＶＲＥＦ１よりもわずか
に低い電位となる。これは、 ＭＯＳトランジスタ１０
のゲートがオフするときのスイッチングノイズによる。
但しその電位差はわずかな為、フォトダイオード９のＰ
領域が基準電圧ＶＲＥＦ１の電位にリセットされた時の
電位を、アンプ１１及びアンプ１２を介して出力端子１
７に読み出した時の出力値は出力端子１６に読み出され
る暗時出力とほぼ同じと見なす事が出来る。フォトダイ
オード９の出力はアンプ１１を介して常にアンプ１２に
入力しており、アンプ１１およびアンプ１２はアンプ３
及びアンプ５と同様にΦＡＣＳがロウ期間常に増幅動作
を行う。φＳ１がハイになる半クロック前から最終ビッ
ト出力終了までφＣＳがハイになりＭＯＳトランジスタ
１３がオンし出力端子１７に読み出されている。
φＲＤにより、ＣＬＫのハイ期間常にオンして、フォト
ダイオード９に光が入射してもＰ領域が基準電圧ＶＲＥ
Ｆ１の電位にリセットされ常に初期状態となる。φＲＤ
がロウになるとＭＯＳトランジスタ１０がオフして、フ
ォトダイオード９のＰ領域はフローティングになる。Ｍ
ＯＳトランジスタ１０がオフした直後のフォトダイオー
ド９のＰ領域の電位は基準電圧ＶＲＥＦ１よりもわずか
に低い電位となる。これは、 ＭＯＳトランジスタ１０
のゲートがオフするときのスイッチングノイズによる。
但しその電位差はわずかな為、フォトダイオード９のＰ
領域が基準電圧ＶＲＥＦ１の電位にリセットされた時の
電位を、アンプ１１及びアンプ１２を介して出力端子１
７に読み出した時の出力値は出力端子１６に読み出され
る暗時出力とほぼ同じと見なす事が出来る。フォトダイ
オード９の出力はアンプ１１を介して常にアンプ１２に
入力しており、アンプ１１およびアンプ１２はアンプ３
及びアンプ５と同様にΦＡＣＳがロウ期間常に増幅動作
を行う。φＳ１がハイになる半クロック前から最終ビッ
ト出力終了までφＣＳがハイになりＭＯＳトランジスタ
１３がオンし出力端子１７に読み出されている。
【００２１】図３は本発明のイメージセンサーのアンプ
３及びアンプ１１の回路図である。ＭＯＳトランジスタ
３０１はエンハンス型のＰチャンネル型のＭＯＳトラン
ジスタで第一電極ソース及び基板はＶＤＤに接続し、第
二電極ゲートはΦＡＣＳに接続されている。ＭＯＳトラ
ンジスタ３０２はディプレション型のＮチャンネル型の
ＭＯＳトランジスタで第一電極ソースはＭＯＳトランジ
スタ３０１の第三電極ドレインに接続し、基板はＧＮＤ
に接続されている。ＭＯＳトランジスタ３０３はディプ
レション型のＮチャンネル型のＭＯＳトランジスタで第
一電極ドレインはＭＯＳトランジスタ３０２の第二電極
ドレインに接続し、第二電極ゲートおよび基板および第
三電極ソースはＧＮＤに接続されている。ＭＯＳトラン
ジスタ３０２の第三電極ゲートはアンプ３の入力端子３
０４となり、ＭＯＳトランジスタ３０２およびＭＯＳト
ランジスタ３０３のドレインがアンプ３の出力端子３０
５となる。ＭＯＳトランジスタ３０１のゲート電圧が図
２に示すようにΦＡＣＳがロウの期間ＧＮＤとし動作中
は常にオン状態となり、ＭＯＳトランジスタ３０２およ
びＭＯＳトランジスタ３０３に流れる電流が常に拡散電
流が支配的になるように設定する。ＭＯＳトランジスタ
３０２およびＭＯＳトランジスタ３０３は飽和領域で動
作しているので、そのソース・ドレイン間電圧によら
ず、ほぼ一定の電流Ｉ３が流れる。
３及びアンプ１１の回路図である。ＭＯＳトランジスタ
３０１はエンハンス型のＰチャンネル型のＭＯＳトラン
ジスタで第一電極ソース及び基板はＶＤＤに接続し、第
二電極ゲートはΦＡＣＳに接続されている。ＭＯＳトラ
ンジスタ３０２はディプレション型のＮチャンネル型の
ＭＯＳトランジスタで第一電極ソースはＭＯＳトランジ
スタ３０１の第三電極ドレインに接続し、基板はＧＮＤ
に接続されている。ＭＯＳトランジスタ３０３はディプ
レション型のＮチャンネル型のＭＯＳトランジスタで第
一電極ドレインはＭＯＳトランジスタ３０２の第二電極
ドレインに接続し、第二電極ゲートおよび基板および第
三電極ソースはＧＮＤに接続されている。ＭＯＳトラン
ジスタ３０２の第三電極ゲートはアンプ３の入力端子３
０４となり、ＭＯＳトランジスタ３０２およびＭＯＳト
ランジスタ３０３のドレインがアンプ３の出力端子３０
５となる。ＭＯＳトランジスタ３０１のゲート電圧が図
２に示すようにΦＡＣＳがロウの期間ＧＮＤとし動作中
は常にオン状態となり、ＭＯＳトランジスタ３０２およ
びＭＯＳトランジスタ３０３に流れる電流が常に拡散電
流が支配的になるように設定する。ＭＯＳトランジスタ
３０２およびＭＯＳトランジスタ３０３は飽和領域で動
作しているので、そのソース・ドレイン間電圧によら
ず、ほぼ一定の電流Ｉ３が流れる。
【００２２】ＭＯＳトランジスタのチャネル幅をＷ、チ
ャネル長をＬ、キャリアの移動度をμ、ゲート酸化膜の
単位面積当たりの静電容量をＣｏｘとすると、ＭＯＳト
ランジスタの導伝係数Ｋは
ャネル長をＬ、キャリアの移動度をμ、ゲート酸化膜の
単位面積当たりの静電容量をＣｏｘとすると、ＭＯＳト
ランジスタの導伝係数Ｋは
【数１】 で表わされる。アンプ３の入力電圧をＶｉｎ、出力電圧
をＶｏｕｔとし、ＭＯＳトランジスタ３０２の導伝係数
をＫ２，スレッシュホールド電圧をＶｔｎｄ２とし、Ｍ
ＯＳトランジスタ３０３の導伝係数をＫ１，スレッシュ
ホールド電圧をＶｔｎｄとする。したがってＭＯＳトラ
ンジスタ３０２およびＭＯＳトランジスタ３０３に流れ
る電流Ｉ３は
をＶｏｕｔとし、ＭＯＳトランジスタ３０２の導伝係数
をＫ２，スレッシュホールド電圧をＶｔｎｄ２とし、Ｍ
ＯＳトランジスタ３０３の導伝係数をＫ１，スレッシュ
ホールド電圧をＶｔｎｄとする。したがってＭＯＳトラ
ンジスタ３０２およびＭＯＳトランジスタ３０３に流れ
る電流Ｉ３は
【数２】 となり、アンプ３の出力電圧Ｖｏｕｔは、
【数３】 で表わされ、さらにＭＯＳトランジスタ３０２のバック
ゲート効果により変化するスレッシュホールド電圧をΔ
Ｖｔｎｄとすると
ゲート効果により変化するスレッシュホールド電圧をΔ
Ｖｔｎｄとすると
【数４】 であるから
【数５】 で表わされる。
【００２３】図４は本発明のイメージセンサー第一の基
準電圧発生回路１の回路図である。ＭＯＳトランジスタ
４０１はディプレション型のＮチャンネルのトランジス
タで第一電極ドレインはＶＤＤに接続されている。ＭＯ
Ｓトランジスタ４０２はエンハンスメント型のＮチャン
ネルのトランジスタで第一電極ドレインおよび第二電極
ゲートはＭＯＳトランジスタ４０１の基板および第二電
極ゲートおよび第三電極ソースに接続し、ＭＯＳトラン
ジスタ４０２の第一電極ソースおよび基板はＧＮＤに接
続されている。基準電圧発生回路１の出力端子４０３は
ＭＯＳトランジスタ４０１の第二電極ゲートと第三電極
ソースと基板、およびＭＯＳトランジスタ４０２の第二
電極ゲートと第三電極ドレインに接続されている。ＭＯ
Ｓトランジスタ４０１およびＭＯＳトランジスタ４０２
は飽和領域で動作させると、そのソース・ドレイン間電
圧によらず、ほぼ一定の電流Ｉ４が流れる。
準電圧発生回路１の回路図である。ＭＯＳトランジスタ
４０１はディプレション型のＮチャンネルのトランジス
タで第一電極ドレインはＶＤＤに接続されている。ＭＯ
Ｓトランジスタ４０２はエンハンスメント型のＮチャン
ネルのトランジスタで第一電極ドレインおよび第二電極
ゲートはＭＯＳトランジスタ４０１の基板および第二電
極ゲートおよび第三電極ソースに接続し、ＭＯＳトラン
ジスタ４０２の第一電極ソースおよび基板はＧＮＤに接
続されている。基準電圧発生回路１の出力端子４０３は
ＭＯＳトランジスタ４０１の第二電極ゲートと第三電極
ソースと基板、およびＭＯＳトランジスタ４０２の第二
電極ゲートと第三電極ドレインに接続されている。ＭＯ
Ｓトランジスタ４０１およびＭＯＳトランジスタ４０２
は飽和領域で動作させると、そのソース・ドレイン間電
圧によらず、ほぼ一定の電流Ｉ４が流れる。
【００２４】基準電圧発生回路１の出力電圧をＶＲＥＦ
１とし、ＭＯＳトランジスタ４０２の導伝係数をＫ４，
スレッシュホールド電圧をＶｔｎとし、ＭＯＳトランジ
スタ４０３の導伝係数をＫ３，スレッシュホールド電圧
をＶｔｎｄとする。したがってＭＯＳトランジスタ４０
２およびＭＯＳトランジスタ４０３に流れる電流Ｉ４は
１とし、ＭＯＳトランジスタ４０２の導伝係数をＫ４，
スレッシュホールド電圧をＶｔｎとし、ＭＯＳトランジ
スタ４０３の導伝係数をＫ３，スレッシュホールド電圧
をＶｔｎｄとする。したがってＭＯＳトランジスタ４０
２およびＭＯＳトランジスタ４０３に流れる電流Ｉ４は
【数６】 となり、基準電圧発生回路１の第一の基準電圧ＶＲＥＦ
１は
１は
【数７】 で表わされる。ここで図２のごとくリセット時のアンプ
３の入力電圧Ｖｉｎは基準電圧発生回路１の基準電圧Ｖ
ＲＥＦ１の電位にリセットされるので初期状態のアンプ
３の出力電圧Ｖｏｕｔは
３の入力電圧Ｖｉｎは基準電圧発生回路１の基準電圧Ｖ
ＲＥＦ１の電位にリセットされるので初期状態のアンプ
３の出力電圧Ｖｏｕｔは
【数８】 となる。ここでＭＯＳトランジスタのＫ値Ｋ１，Ｋ２，
Ｋ３，Ｋ４をＫ１：Ｋ２＝Ｋ３：Ｋ４のように比を一定
に設定することで
Ｋ３，Ｋ４をＫ１：Ｋ２＝Ｋ３：Ｋ４のように比を一定
に設定することで
【数９】 で表わされる。このようにアンプ３のＭＯＳトランジス
タ３０２およびＭＯＳトランジスタ３０３の基板を共通
のＧＮＤ電位にする事で、共通のＰ−ウェル内にレイア
ウトする事が出来るため、単位受光回路のブロックの面
積を小さくすることが可能となる。またＭＯＳトランジ
スタのチャネル幅とチャネル長に依存しないためバラツ
キを小さくできる。
タ３０２およびＭＯＳトランジスタ３０３の基板を共通
のＧＮＤ電位にする事で、共通のＰ−ウェル内にレイア
ウトする事が出来るため、単位受光回路のブロックの面
積を小さくすることが可能となる。またＭＯＳトランジ
スタのチャネル幅とチャネル長に依存しないためバラツ
キを小さくできる。
【００２５】図５は本発明のイメージセンサーの第二の
基準電圧発生回路２の回路図である。ＭＯＳトランジス
タ５０１はディプレション型のＮチャンネルのトランジ
スタで第一電極ドレインはＶＤＤに接続されており基板
はＧＮＤに接続されている。ＭＯＳトランジスタ５０２
はエンハンス型のＮチャンネルのトランジスタで第一電
極ドレインおよび第二電極ゲートはＭＯＳトランジスタ
５０１の第二電極ゲートおよび第三電極ソースに接続
し。ＭＯＳトランジスタ５０２の第三電極ソースおよび
基板はＧＮＤに接続されている。基準電圧発生回路２の
出力端子５０３はＭＯＳトランジスタ５０１の第二電極
ゲートと第三電極ソースと基板、およびＭＯＳトランジ
スタ５０２の第二電極ゲートと第三電極ドレインに接続
されている。ＭＯＳトランジスタ５０１およびＭＯＳト
ランジスタ５０２は飽和領域で動作しているので、その
ソース・ドレイン間電圧によらず、ほぼ一定の電流Ｉ４
が流れる。
基準電圧発生回路２の回路図である。ＭＯＳトランジス
タ５０１はディプレション型のＮチャンネルのトランジ
スタで第一電極ドレインはＶＤＤに接続されており基板
はＧＮＤに接続されている。ＭＯＳトランジスタ５０２
はエンハンス型のＮチャンネルのトランジスタで第一電
極ドレインおよび第二電極ゲートはＭＯＳトランジスタ
５０１の第二電極ゲートおよび第三電極ソースに接続
し。ＭＯＳトランジスタ５０２の第三電極ソースおよび
基板はＧＮＤに接続されている。基準電圧発生回路２の
出力端子５０３はＭＯＳトランジスタ５０１の第二電極
ゲートと第三電極ソースと基板、およびＭＯＳトランジ
スタ５０２の第二電極ゲートと第三電極ドレインに接続
されている。ＭＯＳトランジスタ５０１およびＭＯＳト
ランジスタ５０２は飽和領域で動作しているので、その
ソース・ドレイン間電圧によらず、ほぼ一定の電流Ｉ４
が流れる。
【００２６】基準電圧発生回路２の出力電圧をＶＲＥＦ
２とし、ＭＯＳトランジスタ５０２の導伝係数をＫ６，
スレッシュホールド電圧をＶｔｎとし、ＭＯＳトランジ
スタ５０３の導伝係数をＫ５，スレッシュホールド電圧
をＶｔｎｄ５とする。したがってＭＯＳトランジスタ５
０２およびＭＯＳトランジスタ５０３に流れる電流Ｉ５
は
２とし、ＭＯＳトランジスタ５０２の導伝係数をＫ６，
スレッシュホールド電圧をＶｔｎとし、ＭＯＳトランジ
スタ５０３の導伝係数をＫ５，スレッシュホールド電圧
をＶｔｎｄ５とする。したがってＭＯＳトランジスタ５
０２およびＭＯＳトランジスタ５０３に流れる電流Ｉ５
は
【数１０】 となり、基準電圧発生回路２の第二の基準電圧ＶＲＥＦ
２は
２は
【数１１】 となり、ＭＯＳトランジスタ５０１のバックゲート効果
により変化するスレッシュホールド電圧をΔＶｔｎｄと
すると
により変化するスレッシュホールド電圧をΔＶｔｎｄと
すると
【数１２】 であるから、
【数１３】 で表わされる。さらにＭＯＳトランジスタのＫ値Ｋ５，
Ｋ６をＫ５＝Ｋ６に設定することで、共通信号線１５を
リセットする電位の基準電圧発生回路２の基準電圧ＶＲ
ＥＦ２は
Ｋ６をＫ５＝Ｋ６に設定することで、共通信号線１５を
リセットする電位の基準電圧発生回路２の基準電圧ＶＲ
ＥＦ２は
【数１４】 と表わされ、図１および図３のごとく基準電圧ＶＲＥＦ
１で初期状態となったフォトダイオードの出力電圧は、
アンプ３及びアンプ１１の内部回路のＭＯＳトランジス
タ３０２のバックゲート効果により変化するアンプ３及
びアンプ１１の出力電圧Ｖｏｕｔと基準電圧発生回路２
の基準電圧ＶＲＥＦ２の関係は
１で初期状態となったフォトダイオードの出力電圧は、
アンプ３及びアンプ１１の内部回路のＭＯＳトランジス
タ３０２のバックゲート効果により変化するアンプ３及
びアンプ１１の出力電圧Ｖｏｕｔと基準電圧発生回路２
の基準電圧ＶＲＥＦ２の関係は
【数１５】 と等しく設定することが可能となる。
【００２７】図６は本発明のイメージセンサーのアンプ
５及びアンプ１２の回路図である。ＭＯＳトランジスタ
６０１はエンハンス型のＰチャンネル型のＭＯＳトラン
ジスタで第一電極ソース及び基板はＶＤＤに接続し、第
二電極ゲートはΦＡＣＳに接続されている。ＭＯＳトラ
ンジスタ６０２はディプレション型のＮチャンネル型の
ＭＯＳトランジスタで第一電極ソースはＭＯＳトランジ
スタ６０１の第三電極ドレインに接続されている。ＭＯ
Ｓトランジスタ６０３はディプレション型のＮチャンネ
ル型のトランジスタで第一電極ドレインはＭＯＳトラン
ジスタ６０２の第二電極ドレインおよび基板に接続し、
ＭＯＳトランジスタ６０３の第二電極ゲートおよび基板
および第三電極ソースはＧＮＤに接続されている。ＭＯ
Ｓトランジスタ６０２の第三電極ゲートはアンプ３の入
力端子６０４となり、ＭＯＳトランジスタ６０２および
ＭＯＳトランジスタ６０３のドレインがアンプ３の出力
端子６０５となる。ＭＯＳトランジスタ６０１のゲート
電圧が図２に示すようにΦＡＣＳがロウの期間ＧＮＤと
し動作中は常にオン状態となり、ＭＯＳトランジスタ６
０２およびＭＯＳトランジスタ６０３に流れる電流が常
に拡散電流が支配的になるように設定する。ＭＯＳトラ
ンジスタ６０２およびＭＯＳトランジスタ６０３は飽和
領域で動作しているので、そのソース・ドレイン間電圧
によらず、ほぼ一定の電流Ｉ６が流れる。
５及びアンプ１２の回路図である。ＭＯＳトランジスタ
６０１はエンハンス型のＰチャンネル型のＭＯＳトラン
ジスタで第一電極ソース及び基板はＶＤＤに接続し、第
二電極ゲートはΦＡＣＳに接続されている。ＭＯＳトラ
ンジスタ６０２はディプレション型のＮチャンネル型の
ＭＯＳトランジスタで第一電極ソースはＭＯＳトランジ
スタ６０１の第三電極ドレインに接続されている。ＭＯ
Ｓトランジスタ６０３はディプレション型のＮチャンネ
ル型のトランジスタで第一電極ドレインはＭＯＳトラン
ジスタ６０２の第二電極ドレインおよび基板に接続し、
ＭＯＳトランジスタ６０３の第二電極ゲートおよび基板
および第三電極ソースはＧＮＤに接続されている。ＭＯ
Ｓトランジスタ６０２の第三電極ゲートはアンプ３の入
力端子６０４となり、ＭＯＳトランジスタ６０２および
ＭＯＳトランジスタ６０３のドレインがアンプ３の出力
端子６０５となる。ＭＯＳトランジスタ６０１のゲート
電圧が図２に示すようにΦＡＣＳがロウの期間ＧＮＤと
し動作中は常にオン状態となり、ＭＯＳトランジスタ６
０２およびＭＯＳトランジスタ６０３に流れる電流が常
に拡散電流が支配的になるように設定する。ＭＯＳトラ
ンジスタ６０２およびＭＯＳトランジスタ６０３は飽和
領域で動作しているので、そのソース・ドレイン間電圧
によらず、ほぼ一定の電流Ｉ６が流れる。
【００２８】アンプ５およびアンプ１２の入力電圧をＶ
ｉｎ２、出力電圧をＶｏｕｔ２とし、ＭＯＳトランジス
タ６０２の導伝係数をＫ８，スレッシュホールド電圧は
バックゲート無いためＶｔｎｄとなり、ＭＯＳトランジ
スタ６０３の導伝係数をＫ７，スレッシュホールド電圧
はＶｔｎｄとなる。したがってＭＯＳトランジスタ６０
２およびＭＯＳトランジスタ６０３に流れる電流Ｉ６は
ｉｎ２、出力電圧をＶｏｕｔ２とし、ＭＯＳトランジス
タ６０２の導伝係数をＫ８，スレッシュホールド電圧は
バックゲート無いためＶｔｎｄとなり、ＭＯＳトランジ
スタ６０３の導伝係数をＫ７，スレッシュホールド電圧
はＶｔｎｄとなる。したがってＭＯＳトランジスタ６０
２およびＭＯＳトランジスタ６０３に流れる電流Ｉ６は
【数１６】 となり、アンプ５およびアンプ１１の出力電圧Ｖｏｕｔ
２は、
２は、
【数１７】 で表わされる。さらにＭＯＳトランジスタのＫ値Ｋ７，
Ｋ８をＫ７＝Ｋ８に設定することで、
Ｋ８をＫ７＝Ｋ８に設定することで、
【数１８】 で表され、アンプ５およびアンプ１２の入出力電圧は等
しくなる。またアンプ３およびアンプ１１をアンプ５お
よびアンプ１２と同一の回路構成を用いても良い、その
場合は
しくなる。またアンプ３およびアンプ１１をアンプ５お
よびアンプ１２と同一の回路構成を用いても良い、その
場合は
【数１９】 で表わされ、図２のごとくフォトダイオード１のＰ領域
が第一の基準電圧ＶＲＥＦ１の電位にリセットされた
時、
が第一の基準電圧ＶＲＥＦ１の電位にリセットされた
時、
【数２０】 で表わされるため、共通信号線１５を初期状態に戻す第
二のリセットスイッチとなるＭＯＳトランジスタ７の第
二電極のソースには第二の基準電圧ＶＲＥＦ１を与え
る。また出力端子の第三のリセットスイッチのＭＯＳト
ランジスタ８の第二電極のソースにも第一の基準電圧Ｖ
ＲＥＦ１を与えれば良い。
二のリセットスイッチとなるＭＯＳトランジスタ７の第
二電極のソースには第二の基準電圧ＶＲＥＦ１を与え
る。また出力端子の第三のリセットスイッチのＭＯＳト
ランジスタ８の第二電極のソースにも第一の基準電圧Ｖ
ＲＥＦ１を与えれば良い。
【００２９】図７は本発明のイメージセンサーのアンプ
３及びアンプ１１、アンプ５及びアンプ１２の入出力特
性図である。図３および図６に示すようにアンプの入力
にはディプレション型のＮチャンネル型のＭＯＳトラン
ジスタを使用しており、非飽和の動作領域では線形な入
出力特性が得られない。このため図１に示すようにフォ
トダイオードの初期状態の基準電圧をＶＲＥＦ１とし線
形な領域で動作が可能となる。またディプレション型の
Ｎチャンネル型のＭＯＳトランジスタはＭＯＳの飽和領
域では拡散電流が支配的となり、電源電圧ＶＤＤの変動
に対しても初期電位を安定して出力でき、ＧＮＤ基準の
出力とする事で画質の劣化を抑えることが出来た。
３及びアンプ１１、アンプ５及びアンプ１２の入出力特
性図である。図３および図６に示すようにアンプの入力
にはディプレション型のＮチャンネル型のＭＯＳトラン
ジスタを使用しており、非飽和の動作領域では線形な入
出力特性が得られない。このため図１に示すようにフォ
トダイオードの初期状態の基準電圧をＶＲＥＦ１とし線
形な領域で動作が可能となる。またディプレション型の
Ｎチャンネル型のＭＯＳトランジスタはＭＯＳの飽和領
域では拡散電流が支配的となり、電源電圧ＶＤＤの変動
に対しても初期電位を安定して出力でき、ＧＮＤ基準の
出力とする事で画質の劣化を抑えることが出来た。
【００３０】図８は本発明のイメージセンサーのダミー
出力を使用した回路例であり図９はそのタイミングチャ
ートである。本発明のイメージセンサＩＣを単位ブロッ
クとして示した。便宜上出力端子１６及び出力端子１７
以外の電源を含めた入出力端子については省略した。単
位ブロックのイメージセンサＩＣが複数個接続されてい
る。それぞれのダミー信号を出力する出力端子１７は共
通線１８に接続し、共通線１８は第一の抵抗１９の入力
を介して、オペアンプ２０の反転入力端子に接続され、
第二の抵抗２１はオペアンプ２０の反転入力端子と出力
端子ＯＵＴ３の間に接続される。次にそれぞれの画像信
号を出力する出力端子１６は共通線２２に接続し、共通
線２２は第三の抵抗２３を介してオペアンプ２０の非反
転入力端子に接続され、第四の抵抗２４はオペアンプ２
０の反転入力端子とＧＮＤの間に接続される。このよう
にオペアンプの減算回路を応用したもので、抵抗１９の
抵抗値をＲ１、抵抗２１の抵抗値をＲ２、抵抗２３の抵
抗値をＲ３、抵抗２４の抵抗値をＲ４とし、Ｒ１＝Ｒ
３，Ｒ２＝Ｒ４とすると
出力を使用した回路例であり図９はそのタイミングチャ
ートである。本発明のイメージセンサＩＣを単位ブロッ
クとして示した。便宜上出力端子１６及び出力端子１７
以外の電源を含めた入出力端子については省略した。単
位ブロックのイメージセンサＩＣが複数個接続されてい
る。それぞれのダミー信号を出力する出力端子１７は共
通線１８に接続し、共通線１８は第一の抵抗１９の入力
を介して、オペアンプ２０の反転入力端子に接続され、
第二の抵抗２１はオペアンプ２０の反転入力端子と出力
端子ＯＵＴ３の間に接続される。次にそれぞれの画像信
号を出力する出力端子１６は共通線２２に接続し、共通
線２２は第三の抵抗２３を介してオペアンプ２０の非反
転入力端子に接続され、第四の抵抗２４はオペアンプ２
０の反転入力端子とＧＮＤの間に接続される。このよう
にオペアンプの減算回路を応用したもので、抵抗１９の
抵抗値をＲ１、抵抗２１の抵抗値をＲ２、抵抗２３の抵
抗値をＲ３、抵抗２４の抵抗値をＲ４とし、Ｒ１＝Ｒ
３，Ｒ２＝Ｒ４とすると
【数２１】 で表される。このように画像信号出力とダミー信号出力
の差分の出力を得ることで、図１に示すフォトダイオー
ド１の初期状態の電圧をほぼＧＮＤ電位とすることが可
能となる。またＭＯＳトランジスタ２が発生するスイッ
チイングノイズ、アンプ及び基準電圧発生回路を構成す
るディプレション型のＮチャンネル型のＭＯＳトランジ
スタのスレッシュホールド電圧をＶｔｎｄのプロセスバ
ラツキによる変動、また基準電圧発生回路を構成するエ
ンハンスメント型のＮチャンネル型のＭＯＳトランジス
タのスレッシュホールド電圧をＶｔｎのプロセスバラツ
キによる変動を取り除くことで、暗出力のバラツキを小
さくできる。またオペアンプのゲインを大きくすれば、
感度を高くできる。以上のからＳ／Ｎ比の良好なイメー
ジセンサーを低いコストで得ることが出来る。
の差分の出力を得ることで、図１に示すフォトダイオー
ド１の初期状態の電圧をほぼＧＮＤ電位とすることが可
能となる。またＭＯＳトランジスタ２が発生するスイッ
チイングノイズ、アンプ及び基準電圧発生回路を構成す
るディプレション型のＮチャンネル型のＭＯＳトランジ
スタのスレッシュホールド電圧をＶｔｎｄのプロセスバ
ラツキによる変動、また基準電圧発生回路を構成するエ
ンハンスメント型のＮチャンネル型のＭＯＳトランジス
タのスレッシュホールド電圧をＶｔｎのプロセスバラツ
キによる変動を取り除くことで、暗出力のバラツキを小
さくできる。またオペアンプのゲインを大きくすれば、
感度を高くできる。以上のからＳ／Ｎ比の良好なイメー
ジセンサーを低いコストで得ることが出来る。
【発明の効果】以上説明したように、本発明は、コスト
が低く、残像の小さいイメージセンサーを供給すること
と、暗時出力電圧と同程度のフォトダイオードを初期化
した時の電位となるダミー電圧を出力し、プロセス変動
等によりＭＯＳトランジスタのスレッショホールド電圧
の変動を、画像信号出力とダミー信号出力の差分をとる
事で暗レベル偏差を抑える事がことのできるイメージセ
ンサーを供給することができた。また、低消費電力，高
速動作も可能にした。
が低く、残像の小さいイメージセンサーを供給すること
と、暗時出力電圧と同程度のフォトダイオードを初期化
した時の電位となるダミー電圧を出力し、プロセス変動
等によりＭＯＳトランジスタのスレッショホールド電圧
の変動を、画像信号出力とダミー信号出力の差分をとる
事で暗レベル偏差を抑える事がことのできるイメージセ
ンサーを供給することができた。また、低消費電力，高
速動作も可能にした。
【図１】本発明のイメージセンサー回路図である。
【図２】本発明のイメージセンサーのタイミング図であ
る。
る。
【図３】本発明のイメージセンサーの第一のアンプ３と
アンプ１１の回路図である。
アンプ１１の回路図である。
【図４】本発明のイメージセンサーの第一の基準電圧発
生回路１の回路図である。
生回路１の回路図である。
【図５】本発明のイメージセンサーの第二の基準電圧発
生回路２の回路図である。
生回路２の回路図である。
【図６】本発明のイメージセンサーの第二のアンプ５と
アンプ１２の回路図である。
アンプ１２の回路図である。
【図７】本発明のイメージセンサーのアンプ３及びアン
プ１１、アンプ５及びアンプ１２の入出力特性図であ
る。
プ１１、アンプ５及びアンプ１２の入出力特性図であ
る。
【図８】本発明のイメージセンサーのダミー出力を使用
した回路例である。
した回路例である。
【図９】本発明のイメージセンサーのダミー出力を使用
した回路例のタイミングチャートである。
した回路例のタイミングチャートである。
【図１０】従来のイメージセンサの回路図である。
１ フォトダイオード ２ 第一のリセットスイッチのＭＯＳトランジスタ ３ 第一のアンプおよび第二のアンプ ４ 読み出しスイッチのＭＯＳトランジスタ ５ 第二のアンプ ６ チップセレクトスイッチのＭＯＳトランジスタ ７ 第二のリセットスイッチのＭＯＳトランジスタ ８ 第三のリセットスイッチのＭＯＳトランジスタ ９ ダミーのフォトダイオード １０ ダミーの第一のリセットスイッチのＭＯＳト
ランジスタ １１ ダミーの第一のアンプ １２ ダミーの第二のアンプ １３ ダミーのチップセレクトスイッチのＭＯＳト
ランジスタ １４ ダミーの第二のリセットスイッチのＭＯＳト
ランジスタ １５ 共通信号線
ランジスタ １１ ダミーの第一のアンプ １２ ダミーの第二のアンプ １３ ダミーのチップセレクトスイッチのＭＯＳト
ランジスタ １４ ダミーの第二のリセットスイッチのＭＯＳト
ランジスタ １５ 共通信号線
Claims (9)
- 【請求項１】 複数のリニアイメージセンサーＩＣを直
線状に配置実装して構成されるイメージセンサーにおい
て、単位受光回路を、受光素子となるフォトダイオード
と、そのフォトダイオードの信号を増幅する第一のアン
プと、前記第一のアンプの出力を読み出す読み出しスイ
ッチと、前記フォトダイオードを初期状態に戻す第一の
リセットスイッチとから構成し、フォトダイオードの第
一電極は固定電位にし、受光量に応じて変化する他の片
側の第二電極を、前記第一のアンプの入力端子に接続
し、前記第一のアンプの出力端子を前記読み出しスイッ
チの入力端子に接続し、前記読み出しスイッチの出力端
子を、共通信号線を介し他の前記単位受光回路の読み出
しスイッチの出力端子に接続し、また前記第一のリセッ
トスイッチの第一電極を前記フォトダイオードの第二電
極に接続し、前記第一のリセットスイッチの第二電極を
初期電位となる第一電位に固定して、単位受光回路を構
成し、この単位受光回路を複数個直線状に配置して、そ
れぞれの単位受光回路からの受光量に応じた出力信号を
単位受光回路の配置順に順次、信号出力端子へ読み出す
ように、前記読み出しスイッチと前記リセットスイッチ
を走査する走査回路と、前記共通信号線の読み出される
信号をさらに増幅する第二アンプと、前記第二アンプの
機能を選択的に機能させるチップセレクトスイッチとを
少なくとも具備したリニアイメージセンサーＩＣで構成
されるイメージセンサー。 - 【請求項２】 第二リセットスイッチの第一電極を前記
共通信号線に接続し、前記第二リセットスイッチの第二
電極をフォトダイオードを初期状態にリセットするため
の初期電位を与える第二電位に固定し、この第二リセッ
トスイッチが前記各単位受光回路のリセット時の初期電
位を前記共通信号線を介して出力する時に、一時的に導
通し、前記共通信号線を早く初期電位に近づけるように
開閉する請求項１記載のイメージセンサー。 - 【請求項３】 第一のアンプに入力される電位と前記第
一のアンプから出力される電位の差が、前記第一のリセ
ットスッチの第二電極に与えられる前記第一電位と前記
第二リセットスイッチの第二電極に与えられる前記第二
電位の差と等しい請求項２記載のイメージセンサー。 - 【請求項４】 第三リセットスイッチの第一電極を前記
第二のアンプの出力端子に接続し、前記第三リセットス
イッチの第二電極を前記第二のアンプの出力信号を初期
状態にリセットするための初期電位を与える前記第二電
位に固定し、この第三リセットスイッチが前記各単位受
光回路のリセット時の初期電位を信号出力端子に出力す
る時に、一時的に導通し、前記信号出力端子を早く初期
電位に近づけるように開閉する請求項１記載のイメージ
センサー。 - 【請求項５】 前記第一のアンプに入力される電位と前
記第一のアンプから出力される電位の差が、前記第一の
リセットスッチの第二電極に与えられる前記第一電位と
前記第三リセットスイッチの第二電極に与えられる前記
第二電位の差と等しい請求項４記載のイメージセンサ
ー。 - 【請求項６】 前記第一のアンプおよび第二のアンプ
は、前記イメージセンサの最初に配置されている受光素
子の画像信号の出力が始まる一定期間より前に増幅動作
を開始する請求項１記載のイメージセンサー。 - 【請求項７】 前記第一のアンプおよび第二のアンプ
は、前記イメージセンサの最終番目に配置されている受
光素子の画像信号の出力が終了し、前記受光素子が初期
状態に戻った後に増幅動作を終了する請求項１記載のイ
メージセンサー。 - 【請求項８】 ダミーの素子となるダミーフォトダイオ
ードと、前記ダミーフォトダイオードの信号を増幅する
ダミーの第三のアンプと、前記ダミーフォトダイオード
を初期状態に戻す第四のリセットスイッチとから構成
し、ダミーフォトダイオードの第一電極は固定電位に
し、他の片側の第二電極を、前記第三のアンプの入力端
子に接続し、前記第三のアンプの出力端子をダミーの第
四アンプの入力端子に接続し、前記第四アンプの機能を
選択的に機能させるチップセレクトスイッチを有し、第
五リセットスイッチの第二電極を前記第四のアンプの出
力信号を初期状態にリセットするための初期電位を与え
る前記第二電位に固定し、この第五リセットスイッチが
前記ダミーフォトダイオードのリセット時の初期電位を
ダミー信号出力端子に出力する時に、一時的に導通し、
前記ダミー信号出力端子を早く初期電位に近づけるよう
に開閉する第四リセットスイッチを少なくとも具備した
リニアイメージセンサーＩＣで構成される請求項１記載
のイメージセンサー。 - 【請求項９】 前記受光素子となるフォトダイオードと
前記ダミーフォトダイオードは同一回路定数で構成し、
かつ前記第一アンプと前記第三アンプは同一回路定数で
構成し、かつ前記第一リセットスイッチと前記第四リセ
ットスイッチは同一回路定数で構成し、かつ前記第三リ
セットスイッチと前記第五リセットスイッチは同一回路
定数で構成した請求項８記載のイメージセンサー。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119645A JPH11312822A (ja) | 1998-04-28 | 1998-04-28 | イメージセンサー |
| US09/299,468 US6291810B1 (en) | 1998-04-28 | 1999-04-26 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119645A JPH11312822A (ja) | 1998-04-28 | 1998-04-28 | イメージセンサー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312822A true JPH11312822A (ja) | 1999-11-09 |
Family
ID=14766585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10119645A Pending JPH11312822A (ja) | 1998-04-28 | 1998-04-28 | イメージセンサー |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6291810B1 (ja) |
| JP (1) | JPH11312822A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490598B1 (ko) * | 2002-11-22 | 2005-05-17 | (주)하이칩스 | 씨모스 이미지 센서 |
| JP2009194350A (ja) * | 2008-02-13 | 2009-08-27 | Samsung Mobile Display Co Ltd | 光センサ及びそれを用いた平板表示装置 |
| US7700950B2 (en) | 2005-06-15 | 2010-04-20 | Jaroslav Hynecek | Image sensor with compact pixel layout |
| JP2011160283A (ja) * | 2010-02-02 | 2011-08-18 | Photron Ltd | アナログ高速増幅器及びそれを使用するイメージセンサ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3181874B2 (ja) * | 1998-02-02 | 2001-07-03 | セイコーインスツルメンツ株式会社 | イメージセンサー |
| KR100284306B1 (ko) * | 1998-10-14 | 2001-03-02 | 김영환 | 이미지 센서의 화질 개선을 위한 단위 화소 구동 방법 |
| US6452151B1 (en) * | 1999-07-27 | 2002-09-17 | Rohm Co., Ltd. | Image-sensing semiconductor device and image-sensing device |
| JP4054839B1 (ja) * | 2007-03-02 | 2008-03-05 | キヤノン株式会社 | 光電変換装置およびそれを用いた撮像システム |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124171A (ja) * | 1984-11-20 | 1986-06-11 | Seiko Instr & Electronics Ltd | 半導体装置 |
| JPS62149274A (ja) * | 1985-12-23 | 1987-07-03 | Nec Corp | 固体撮像装置 |
| JPH01305328A (ja) * | 1988-06-02 | 1989-12-08 | Fuji Electric Co Ltd | 光強度検出回路 |
| JPH04261070A (ja) * | 1991-01-11 | 1992-09-17 | Canon Inc | 光電変換装置 |
| JPH0513803A (ja) * | 1991-06-28 | 1993-01-22 | Canon Inc | 光電変換装置 |
| JPH05207220A (ja) * | 1992-01-29 | 1993-08-13 | Olympus Optical Co Ltd | 固体撮像装置及びその駆動方式 |
| JPH0661520A (ja) * | 1992-08-07 | 1994-03-04 | Ricoh Co Ltd | 光電変換装置 |
| JPH06132320A (ja) * | 1992-10-21 | 1994-05-13 | Oki Electric Ind Co Ltd | 半導体集積回路 |
| JPH06349858A (ja) * | 1993-06-08 | 1994-12-22 | Oki Electric Ind Co Ltd | 半導体装置の駆動方法 |
| JPH0864789A (ja) * | 1994-08-26 | 1996-03-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JPH0992807A (ja) * | 1995-09-28 | 1997-04-04 | Canon Inc | 光電変換装置、及びその駆動方法、及びそれを用いたｘ線撮像装置 |
| JPH09205588A (ja) * | 1996-01-24 | 1997-08-05 | Canon Inc | 光電変換装置 |
| JPH10115552A (ja) * | 1996-08-19 | 1998-05-06 | Hamamatsu Photonics Kk | 光検出装置および固体撮像装置 |
| JPH10321831A (ja) * | 1997-05-15 | 1998-12-04 | Sony Corp | 半導体装置 |
| JP2002008384A (ja) * | 1992-04-07 | 2002-01-11 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置とそのデータ書換え方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4564864A (en) * | 1981-11-04 | 1986-01-14 | Canon Kabushiki Kaisha | Image forming apparatus |
| JP3006216B2 (ja) * | 1991-09-05 | 2000-02-07 | 富士ゼロックス株式会社 | ２次元密着型イメージセンサ及びその駆動方法 |
| JPH05198787A (ja) * | 1991-11-08 | 1993-08-06 | Canon Inc | 固体撮像装置及びその製造方法 |
| US6002287A (en) * | 1997-05-08 | 1999-12-14 | Canon Kabushiki Kaisha | Signal outputting apparatus |
-
1998
- 1998-04-28 JP JP10119645A patent/JPH11312822A/ja active Pending
-
1999
- 1999-04-26 US US09/299,468 patent/US6291810B1/en not_active Expired - Lifetime
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124171A (ja) * | 1984-11-20 | 1986-06-11 | Seiko Instr & Electronics Ltd | 半導体装置 |
| JPS62149274A (ja) * | 1985-12-23 | 1987-07-03 | Nec Corp | 固体撮像装置 |
| JPH01305328A (ja) * | 1988-06-02 | 1989-12-08 | Fuji Electric Co Ltd | 光強度検出回路 |
| JPH04261070A (ja) * | 1991-01-11 | 1992-09-17 | Canon Inc | 光電変換装置 |
| JPH0513803A (ja) * | 1991-06-28 | 1993-01-22 | Canon Inc | 光電変換装置 |
| JPH05207220A (ja) * | 1992-01-29 | 1993-08-13 | Olympus Optical Co Ltd | 固体撮像装置及びその駆動方式 |
| JP2002008384A (ja) * | 1992-04-07 | 2002-01-11 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置とそのデータ書換え方法 |
| JPH0661520A (ja) * | 1992-08-07 | 1994-03-04 | Ricoh Co Ltd | 光電変換装置 |
| JPH06132320A (ja) * | 1992-10-21 | 1994-05-13 | Oki Electric Ind Co Ltd | 半導体集積回路 |
| JPH06349858A (ja) * | 1993-06-08 | 1994-12-22 | Oki Electric Ind Co Ltd | 半導体装置の駆動方法 |
| JPH0864789A (ja) * | 1994-08-26 | 1996-03-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JPH0992807A (ja) * | 1995-09-28 | 1997-04-04 | Canon Inc | 光電変換装置、及びその駆動方法、及びそれを用いたｘ線撮像装置 |
| JPH09205588A (ja) * | 1996-01-24 | 1997-08-05 | Canon Inc | 光電変換装置 |
| JPH10115552A (ja) * | 1996-08-19 | 1998-05-06 | Hamamatsu Photonics Kk | 光検出装置および固体撮像装置 |
| JPH10321831A (ja) * | 1997-05-15 | 1998-12-04 | Sony Corp | 半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490598B1 (ko) * | 2002-11-22 | 2005-05-17 | (주)하이칩스 | 씨모스 이미지 센서 |
| US7700950B2 (en) | 2005-06-15 | 2010-04-20 | Jaroslav Hynecek | Image sensor with compact pixel layout |
| US8044446B2 (en) | 2005-06-15 | 2011-10-25 | Intellectual Ventures Ii Llc | Image sensor with compact pixel layout |
| US8217437B2 (en) | 2005-06-15 | 2012-07-10 | Intellectual Ventures Ii Llc | Image sensor with compact pixel layout |
| JP2009194350A (ja) * | 2008-02-13 | 2009-08-27 | Samsung Mobile Display Co Ltd | 光センサ及びそれを用いた平板表示装置 |
| US8749537B2 (en) | 2008-02-13 | 2014-06-10 | Samsung Display Co., Ltd. | Photo sensor and flat panel display device using thereof |
| JP2011160283A (ja) * | 2010-02-02 | 2011-08-18 | Photron Ltd | アナログ高速増幅器及びそれを使用するイメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6291810B1 (en) | 2001-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| US7378639B2 (en) | Photoelectric conversion device and image sensor having a reset potential of a common signal line being common to the potential of a reference voltage terminal | |
| JP4686582B2 (ja) | 固体撮像装置 | |
| US6323479B1 (en) | Sensor pixel with linear and logarithmic response | |
| JP2008022457A (ja) | 半導体装置 | |
| US7189953B2 (en) | Signal processing circuit, image sensor IC, and signal processing method | |
| JP2001245219A (ja) | 信号転送装置及びそれを用いた固体撮像装置 | |
| Xu et al. | A 1.0-VV/sub DD/CMOS active-pixel sensor with complementary pixel architecture and pulsewidth modulation fabricated with a 0.25-/spl mu/m CMOS process | |
| JPH11312822A (ja) | イメージセンサー | |
| US20050072978A1 (en) | Solid state image sensor | |
| US20020163584A1 (en) | CMOS sensor circuit having a voltage control circuit controlling a gate potential of a photodiode reset transistor to a potential other than power source potentials | |
| KR20070016382A (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| US6822212B2 (en) | Photoelectric device having noise reduction circuitry | |
| TW536821B (en) | Logarithmic mode CMOS image sensor to eliminate in-pixel fixed pattern noise | |
| US10574923B2 (en) | Image capturing device and driving method thereof | |
| JP3897386B2 (ja) | イメージセンサ | |
| JP3181874B2 (ja) | イメージセンサー | |
| JP4408547B2 (ja) | 画像読み取り装置 | |
| US7368773B2 (en) | Photodetector device, solid-state imaging device, and camera system | |
| JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
| US6169430B1 (en) | CMOS imager column buffer gain compensation circuit | |
| KR100694463B1 (ko) | 보정회로 및 이를 구비한 이미지 센서 | |
| JP2001218111A (ja) | 固体撮像装置 | |
| Xu et al. | A highly integrated CMOS image sensor architecture for low voltage applications with deep submicron process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060919 |