JPH11312622A

JPH11312622A - 積層セラミックコンデンサ

Info

Publication number: JPH11312622A
Application number: JP11757698A
Authority: JP
Inventors: Kazutaka Uchi; 一隆内
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1998-04-27
Filing date: 1998-04-27
Publication date: 1999-11-09

Abstract

(57)【要約】【課題】本発明は、内部電極の幅方向の周囲における
電極の有無による歪みをなくした積層セラミックコンデ
ンサを提供する。【解決手段】本発明の積層セラミックコンデンサは、
複数積層された矩形状の誘電体層２間に、該誘電体層２
の短辺側端面に各々の導出され、中央部で分離された一
対の内部電極３、４を配置して成る直方体形状の積層体
１の両短辺側の端面に、外部端子電極５、６を形成して
成る積層セラミックコンデンサ１０である。そして、前
記内部電極３、４は、その幅が前記積層体１の全幅に渡
って形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は積層セラミックコン
デンサの改良に関し、特に内部電極形状が改良された積
層セラミックコンデンサに関するものである。

【０００２】

【従来の技術】積層セラミックコンデンサの用途の１つ
である高周波用積層セラミックコンデンサは、比誘電率
が低く、さらに損失が小さい誘電体材料を用いて形成さ
れている。近年、高周波動作する回路の多用に伴い、低
損失化が強く求められている。

【０００３】ここで、コンデンサのインピーダンスＺ
は、共振周波数ｆ₀以下ではＺ＝１／ωＣとなるが、共
振周波数ｆ₀以上ではＺ＝ωＬとなり、もはや誘電体材
料の比誘電率とは関係ない、ノイズ成分だけとなってし
まう。ここで、Ｃは静電容量、ω＝２πｆ、Ｌはインダ
クタンスである。したがって、より高周波でコンデンサ
を用いるためには、共振周波数を高くするする必要があ
る。ここで、ｆ₀＝１／２π（ＬＣ）^1/2で表される。
すなわち、コンデンサの容量が低いほど、共振周波数が
高くなることになる。したがって、高周波用積層セラミ
ックコンデンサは、比誘電率が低いことが求められる。

【０００４】このような要求に対応するために、（１）
電極枚数を少なくする（２）誘電体層を厚くする、
（３）誘電体材料の誘電率を小さくすることが提案され
ている。

【０００５】しかし、（１）のように電極枚数を少なく
すると、積層セラミックコンデンサの等価直列抵抗成分
（ＥＳＲ）は大きくなり、高周波特性を劣化させてしま
う。

【０００６】また、（２）では、積層セラミックコンデ
ンサの自体の厚みが増大化してしまい、小型化に限界が
発生してしまう。さらに、（３）では新たに誘電率の低
い材料を開発しなくてはならなかった。

【０００７】これらの問題点を解決するために、図５、
図６に示す積層セラミックコンデンサ５０が提案されて
いる（特開平８−２７９４３７号）。

【０００８】この積層セラミックコンデンサ５０は、チ
タン酸バリウムなどの誘電体磁器層５２ａ、５２ｂ…
（総じて５２を付す）と内部電極５３ａ、５４ａ、５３
ｂ、５４ｂ…（総じて５３、５４と付す）が積層して構
成された直方体状の積層体５１と、この積層体５１の短
辺側の両端に接合された外部端子電極５５、５６とから
構成されている。

【０００９】内部電極５３、５４は、Ｐｔ、Ｐｄ、Ａｇ
などの貴金属材料から成り、例えば２つの矩形形状の誘
電体層５２ａと５２ｂとの層間には一対の内部電極５３
ａ、５４ａが配置されており、２つの矩形形状の誘電体
層５２b と５２c との層間には一対の内部電極５３ｂ、
５４ｂが配置されている。同様にして各誘電体層間に一
対の内部電極が配置されている。

【００１０】そして、誘電体層５２の一方端側に配置さ
れた内部電極５３ａ、５３ｂ、５３ｃ…の端部は、誘電
体層５２の一方端部に延出されている。また、誘電体層
５２の他方端側に配置された内部電極５４a 、５４ｂ、
５4 ｃ…の端部は、誘電体層５２の他方端部に延出され
ている。また、同一誘電体層５２間に配置された一対の
内部電極５３、５４の中央側の端部は、その中央部分に
帯状に分離されていることになる。即ち、一対の内部電
極５３、５４は、誘電体層５２の中央部分（帯状分離
部）で所定間隔をもって、互いに向かい合っている。

【００１１】また、内部電極５３、５４の厚み方向にお
いて、誘電体層５２の一方端側の内部電極５３ａ、５３
ｂ、５３ｃ…は互いに同一形状を成し、各誘電体層５２
を介して同一箇所に積層している。また、誘電体層５２
の他端側の内部電極５４ａ、５４ｂ、５４ｃ…は、互い
に同一形状を成し、各誘電体層５２を介して同一箇所に
積層されている。

【００１２】また、積層体５１に配置された内部電極５
３ａ、５４ａ、５３ｂ、５４ｂ、５３ｃ、５４ｃのう
ち、例えば、５３ａ，５３ｂ、５３ｃの一部は積層体５
１の短辺側の一方端面に露出し、外部端子電極５５に電
気的に接続されている。また、例えば、５４ａ，５４
ｂ、５４ｃの一部は積層体５１の短辺側の他方端面に露
出し、外部端子電極５６に接続されている。

【００１３】この外部端子電極５５、５６は、Ａｇなど
を主成分とする厚膜下地導体膜、表面メッキ層から構成
されている。

【００１４】上述の構造の積層セラミックコンデンサ５
０によれば、同一誘電体層例えば、５２ａと５２ｂとの
間に配置された一対の内部電極、例えば５３ａ、５４ａ
互いに向き合う中央の帯状分離部で容量が発生し、さら
に一対の内部電極の積層数を変えることで、積層セラミ
ックコンデンサの容量値を非常に高い精度で調節ができ
るものであった。

【００１５】このような積層セラミックコンデンサは、
例えば誘電体層となるセラミックグリーン上に内部電極
となる導体膜を、上述の金属成分を含有する導電性ペー
ストで所定形状に印刷し、このように導体膜が印刷され
たセラミックグリーンシートを複数枚積層し、得られた
セラミックグリーンシート積層体を所定形状に裁断し、
個々のセラミックグリーンシート積層体を所定雰囲気で
焼成処理して、焼成された積層体の端面に外部端子電極
の厚膜下地導体膜を厚膜手法で被着し、その後、表面に
メッキ処理を行い製造していた。

【００１６】

【発明が解決しようとする課題】しかしながら、上記構
成の積層セラミックコンデンサ５０では、内部電極を形
成するすべく、誘電体層となるセラミックグリーンシー
ト上に、導電性ペーストで印刷した際に、印刷位置ずれ
が発生してしまうことが考えられる。

【００１７】また、導体膜を被着したセラミックグリー
ンシートを積層する際に積層位置ずれが発生することが
考えられる。

【００１８】このように、誘電体層の積層ずれや一対の
内部電極５３、５４の配置位置がずれすると、一対の内
部電極５３、５４の幅方向で、内部電極５３、５４の存
在箇所と、存在していない箇所（マージン部）との間で
段差が発生してしまう。これらの段差は積層数が大きい
ほど大きくなる。しかも、印刷時に内部電極４３、５４
の周辺部が中心分に盛り上がることにより、この段差は
助長されることになる。その結果、製造工程のグリーン
シート積層・圧着すると、積層体の密度分布が不均一と
なり、これによるデラミネーション、脱バインダー・焼
結性の不均一となって現れるという問題点があった。

【００１９】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、内部電極の幅方向の位置ずれ
が発生しても、電極の有無による歪みをなく、誘電体層
の剥離が発生しにくい積層セラミックコンデンサを提供
することにある。

【００２０】

【課題を解決するための手段】本発明の積層セラミック
コンデンサは、複数の矩形状誘電体層層間の全面に、該
誘電体層の中央部に帯状分離部を有し、且つ該誘電体層
の一対の端部に夫々延出する一対の内部電極を配置する
とともに、前記誘電体層と一対の内部電極とを積層した
積層体の一対の端部に外部端子電極を形成した積層セラ
ミックコンデンサである。

【００２１】

【作用】本発明では、誘電体層間に配置された一対の内
部電極が、積層体の幅方向の全幅に渡って形成されてい
る。このため、内部電極が積層体の幅方向に影響する内
部電極の印刷ずれや積層ずれが発生しても、何ら、容量
成分の変動は発生しない。

【００２２】また、一対の内部電極は、その向かい合わ
せ部分の分離部以外は、実質的に内部電極が形成されて
いる。このため、積層体の幅方向の側面部分で内部電極
の有無による段差が発生することがなく、積層方向の密
度分布が均一となり、誘電体層の圧着不良によるデラミ
ネーションや脱バインダー・焼結性の不均一な状態が解
消できる。

【００２３】

【発明の実施の形態】以下、本発明を図に基づいて詳説
する。図１は本発明の積層セラミックコンデンサの外観
斜視図であり、図２は図１中Ｘ−Ｘ線断面図であり、図
３は、内部電極の形状を説明する概略図である。

【００２４】この積層セラミックコンデンサ１０は、概
略直方体形状の積層体１と該積層体１の短辺側両端面に
形成された外部端子電極５、６とから構成されている。

【００２５】積層体１は、チタン酸バリウム、チタン酸
ストロンチウムなどの誘電体セラミックからなる誘電体
層２ａ、２ｂ、２ｃ…（総じて２と付す）と該誘電体層
２の層間に配置された一対の内部電極３ａ、４ａ、３
ｂ、４ｂ、３ｃ、４ｃ…（総じて３、４と付す）とが積
層されて構成されている。

【００２６】一対の内部電極３、４は、Ｐｔ、Ｐｄ、Ａ
ｇなどの貴金属材料からなり、一方の内部電極３は、積
層体１の短辺側の一方端部寄りに配置されており、他方
の内部電極４は積層体１の短辺側の他方端部寄りに配置
されている。そして、誘電体層２ａと２ｂとの間には、
一対の内部電極３ａ、４ａが配置されており、誘電体層
２ｂと２ｃとの間には、一対の内部電極３ｂ、４ｂが配
置されており、誘電体層２ｃと２ｄとの間には、一対の
内部電極３ｃ、４ｃが配置されている。同様、他の内部
電極も同様に配置されている。

【００２７】また、一方側の内部電極３は、図３に示す
ように、積層体１の幅方向の全幅に渡って形成されてい
るとともに、積層体１の長手方向の一方端部に延出する
ように配置されている。他方側の内部電極４は、積層体
１の幅方向の全幅に渡って形成されているとともに、積
層体１の長手方向の他方端部に延出するように配置され
ている。従って、同一平面に配置された一対の内部電極
３、４は、その中央部に帯状の分離部ｄでもって互いに
向き合って配置されており、それ以外の内部電極３、４
の周囲は、誘電体層２の外周と同一寸法になっている。

【００２８】そして、一方側の内部電極３は、積層体１
の短辺側一方端面に形成された外部端子電極５と電気的
に接続されており、他方側の内部電極４は、積層体１の
短辺側他方端面に形成された外部端子電極６と電気的に
接続されている。

【００２９】上記構成の積層セラミックコンデンサ１０
は、次のようにして製造される。まず、誘電体層２とな
るセラミックグリーンシートの所定主面、例えば上面に
内部電極３、４となる導電膜を上述の金属を含有する導
電性ペーストで所定形状に印刷形成する。尚、セラミッ
クグリーンシートは多数の素子を同時に抽出できるもの
であり、内部電極３、４となる導体膜は、各素子領域の
積層体１の短辺側端面となる素子境界線を含んで、積層
体１の長手方向に隣接する素子領域に跨がって連続して
形成することができる。即ち、導体膜は、積層体１の幅
方向に隣接する素子領域に跨がって帯状に形成されるこ
とになる。

【００３０】次に、この内部電極３、４となる導体膜を
被着したセラミックグリーンシートを所定の枚数積層
し、所定圧力を与えて圧着一体化する。

【００３１】そして、このようにして積層されたセラミ
ックグリーンシートの積層体を素子の寸法に応じて切断
して、チップ材を形成する。

【００３２】次いで、このチップ材を所定の雰囲気、温
度で焼成し、各誘電体層となるセラミックグリーンシー
ト及び内部電極３、４となる導体膜を一体焼結する。こ
れにより、積層体１が完成する。

【００３３】次に、上記積層体１の短辺側の端面を含む
端部に、外部端子電極５、６を形成する。具体的には、
積層体１の両端部にＡｇまたはＡｇ−Ｐｄ合金からなる
導電ペーストを浸漬などの厚膜手法で導体膜を塗布し、
所定の雰囲気、温度で焼きつけ、厚膜下地導体膜を形成
する。そして、この厚膜下地導体膜の表面に、半田食わ
れが生じ難い材料のＮｉのメッキ層を形成し、さらにこ
のメッキ層の上にＳｎまたはＳｎ−Ｐｂ合金などの材料
からなるメッキ層を形成する。

【００３４】かくして本発明の積層セラミックコンデン
サ１０によれば、一方の内部電極３ａ、３ｂ、３ｃ…と
他方の内部電極４ａ、４ｂ、４ｃ…の所定間隔部ｄで所
定容量成分が発生することになる。具体的には、一対の
内部電極３、４の中央の帯状分離部の間隔ｄ及び一対の
内部電極３、４の積層数によって容量成分の調整が可能
となる。従って、一対の内部電極３、４の積層数を変化
させることで、静電容量を細かく調節することができ
る。

【００３５】しかも、一対の内部電極３、４の面積を小
さくすることができるため、電極材料であるＰｔ、Ｐ
ｄ、Ａｇなどの貴金属の消費量の削減が可能となり、低
コスト化となる。上述したように静電容量は内部電極３
ａ、４ａの厚みと両者の間隔ｄにより決定するため、内
部電極３ａ、４ａの面積を小さくしても、特性に影響を
与えることはない。

【００３６】同時に、容量値を変化させずに、内部電極
３、４の形状を小さくすることができるため、内部電極
３、４の導体抵抗成分を小さくなり、積層セラミックコ
ンデンサ１０の等価直列抵抗成分を小さくでき、高周波
動作する回路に適した積層セラミックコンデンサとな
る。

【００３７】また、内部電極３、４の周囲に、特に、積
層体１の幅方向の全幅に渡り、内部電極３、４が配置さ
れている。このため、従来のように、内部電極３、４の
周囲、特に、積層体１の周囲における段差はほとんど無
視できる程度となる。このため、上述の製造工程中の積
層工程の圧着時、積層体１の全体を略均一密度として積
層でき、セラミックグリーンシートの積層体の切断時に
おける剥離不良を低減することができる。

【００３８】また、セラミックグリーンシート上に、内
部電極３、４となる導体膜の印刷においても、複数の素
子領域に跨がって、連続して帯状の導体膜を形成するだ
けである。従って、印刷位置ずれの制御及びセラミック
グリーンシートの積層位置ずれの制御を、一方の方向、
即ち、積層体の長手方向の位置決め制御となるため、上
述の位置ずれを管理が非常に簡単となる。

【００３９】図４は、本発明の他の実施例を示す外観斜
視図である。本実施例では，一対の内部電極３、４が積
層体１の幅方向の側面から露出している構造を利用した
外部端子電極５、６の構造の改良に関するものである。
図１に示す積層セラミックコンデンサ１０では、積層体
１の短辺側端面を中心とした端部に形成されている。

【００４０】これに対して、本実施例では、積層体１の
端面から中央部にかけて外部端子電極２５、２６が比較
的広い範囲に形成されている。これにより、積層体１の
側面側から露出する内部電極３、４を外部端子電極２
５、２６で被覆することができる。これにより、外部端
子電極２５、２６を構成する表面メッキ層を形成する際
に、内部電極３、４がメッキ液に侵されることが一切な
く、内部電極３、４と誘電体層２ａ、２ｂ、２ｃ…との
安定した接合が維持できる。

【００４１】また、積層体１の一方の側面を、積層セラ
ミックコンデンサ４０の実装底面にして用いる。このよ
うに実装すれば、プリント配線基板の配線と内部電極
３、４との物理的な距離が非常に近くなり、内部電極
３、４とプリント配線基板との配線導体との間の浮遊容
量を抑えることができ、積層セラミックコンデンサ４０
の容量成分の変動を抑えることができる。

【００４２】例えば、０．１ｐＦ以下の低い容量成分の
積層セラミックコンデンサであっても、安定した容量成
分を導出することができる。

【００４３】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。

【００４４】

【発明の効果】以上の本発明によれば、内部電極の形状
の小型化が可能な積層セラミックコンデンサとなり、等
価直列抵抗成分を低減させることができる。

【００４５】また、内部電極が積層体の幅方向の全幅に
渡り形成されたているので、電極位置ずれ、積層位置ず
れが積層体の幅方向に発生しても容量成分の変動の少な
い積層セラミックコンデンサとなる。

【００４６】また、一対の内部電極は、その向かい合わ
せ部分の分離部以外は、実質的に内部電極が形成されて
いるため、積層体の段差部の発生を軽減できるため、積
層方向の密度分布が均一となり、圧着不良によるデラミ
ネーション、脱バインダー・焼結性の不均一などが発生
しない安定した積層セラミックコンデンサとなる。

【図面の簡単な説明】

【図１】本発明の積層セラミックコンデンサの外観斜視
図である。

【図２】図１中Ｘ−Ｘ線断面図である。

【図３】本発明の積層セラミックコンデンサの内部電極
の形状を説明する概略図である。

【図４】本発明の積層セラミックコンデンサの他の実施
例を示す外観斜視図である。

【図５】従来の積層セラミックコンデンサの断面図であ
る。

【図６】従来の積層セラミックコンデンサの内部電極の
構造を示す平面図である。

【符号の説明】

１０、４０、５０・・・積層セラミックコンデンサ１、５１・・・積層体３、４、３ａ、４ａ、５３、５４・・・内部電極５、６、５５、５６・・・外部端子電極

Claims

【特許請求の範囲】

【請求項１】複数の矩形状誘電体層の層間全面に、該
誘電体層の中央部に帯状分離部を有し、且つ該誘電体層
の一対の端部に夫々延出する一対の内部電極を配置する
とともに、前記誘電体層と前記一対の内部電極とを積層
した積層体の一対の端部に外部端子電極を形成したこと
を特徴とする積層セラミックコンデンサ。