JPH11297944A - 強誘電体メモリおよびその形成方法 - Google Patents
強誘電体メモリおよびその形成方法Info
- Publication number
- JPH11297944A JPH11297944A JP10101034A JP10103498A JPH11297944A JP H11297944 A JPH11297944 A JP H11297944A JP 10101034 A JP10101034 A JP 10101034A JP 10103498 A JP10103498 A JP 10103498A JP H11297944 A JPH11297944 A JP H11297944A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- upper electrode
- electrode
- ferroelectric memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10101034A JPH11297944A (ja) | 1998-04-13 | 1998-04-13 | 強誘電体メモリおよびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10101034A JPH11297944A (ja) | 1998-04-13 | 1998-04-13 | 強誘電体メモリおよびその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297944A true JPH11297944A (ja) | 1999-10-29 |
| JPH11297944A5 JPH11297944A5 (enExample) | 2005-09-22 |
Family
ID=14289894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10101034A Abandoned JPH11297944A (ja) | 1998-04-13 | 1998-04-13 | 強誘電体メモリおよびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297944A (enExample) |
-
1998
- 1998-04-13 JP JP10101034A patent/JPH11297944A/ja not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6017791A (en) | Multi-layer silicon nitride deposition method for forming low oxidation temperature thermally oxidized silicon nitride/silicon oxide (no) layer | |
| KR100269306B1 (ko) | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 | |
| KR100386539B1 (ko) | 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법 | |
| JP3209175B2 (ja) | 薄膜キャパシタの製造方法 | |
| JPH0685173A (ja) | 半導体集積回路用キャパシタ | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| JPH11307734A (ja) | 強誘電体集積回路とその製造方法 | |
| CN107134487A (zh) | 一种基于氧化铪的铁电栅结构及其制备工艺 | |
| JP2002524850A (ja) | 超小型電子構造体、その製造方法およびメモリセルにおけるその使用 | |
| JP3183243B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP2002530862A (ja) | 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング | |
| JPH11297867A (ja) | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス | |
| CN1254950A (zh) | 具有自对准的氢阻挡层的集成电路及其制做方法 | |
| US20020024074A1 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
| US6346424B1 (en) | Process for producing high-epsilon dielectric layer or ferroelectric layer | |
| JP3738229B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP3242732B2 (ja) | キャパシタ | |
| JPH11297945A (ja) | 強誘電体メモリおよびその形成方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JP2003209223A (ja) | 半導体素子およびその製造方法 | |
| JP3830652B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001077309A (ja) | キャパシタ及びその製造方法 | |
| JP2002203916A (ja) | 半導体装置およびその製造方法 | |
| JP3874521B2 (ja) | 強誘電体メモリ用電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070724 |