JPH11288958A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は実装密度を向上させるためリードの一
部のみをパッケージの底面に露出させる半導体装置の製
造方法に関し、容易かつ安価に小型化された半導体装置
を製造することを課題とする。 【解決手段】半導体装置１０の製造方法において、ステ
ージ用リードフレーム２５のダイステージ１２に半導体
チップ１１を固着するチップ固着工程と、リード用リー
ドフレーム２７に設けられた複数のリード１４の一端を
半導体チップ１１の高さ方向に対して重なり合った状態
で半導体チップ１１の電極１３に接続する接続工程と、
リード１４の他端側１４ａがリード１４の厚さの範囲内
でパッケージ１７の底面１７ａから突出するようにリー
ド１４，半導体チップ１１及びダイステージ１２をモー
ルドしパッケージ１７を形成するモールド工程とを有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に実装密度を向上させるためリードの一部
のみをパッケージの底面に露出させる半導体装置の製造
方法に関する。近年の電子機器の小型化、高速化，更に
は高機能化に伴い、それらに用いられる半導体装置につ
いても同様の要求がある。

【０００２】また、このような半導体装置自体に対する
要求に加え、半導体装置を基板に実装する時の実装効率
の改善も望まれている。そこで、リードを基板の表面で
接続する表面実装型の半導体装置が現在主流をなしてい
るが、更に実装効率の向上を図った半導体装置及びその
製造方法の実現が望まれている。

【０００３】

【従来の技術】図１４は従来における半導体装置１０の
斜視図であり、図１５は図１４におけるＡ−Ａ線に沿う
断面図である。この半導体装置１は、本出願人が先に提
案した半導体装置であり、特開昭６３−１５４５３号公
報、或いは特開昭６３−１５４５１号公報に開示された
ものである。

【０００４】各図に示す半導体装置１は、半導体チップ
２、この半導体チップ２を封止する樹脂パッケージ３、
夫々の一端部４ａが半導体チップ２とワイヤ５により接
続されると共に他端側がパッケージ３の底面３ａに露出
して外部端子６を形成するリード４、半導体チップ２が
搭載されるステージ７等により構成されている。即ち、
半導体装置１０では、リード４の外部端子６を除く他の
部分はパッケージ３内に封止された構成とされている。

【０００５】上記構成とされた半導体装置１では、リー
ド４の内、外部端子６となる部分が樹脂パッケージ３の
底面３ａに露出した構成となるため、リード４のパッケ
ージ３より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。

【０００６】また、他の従来技術として特開平４−４４
３４７号公報に開示された半導体装置がある。同公報に
開示された半導体装置は、リードを絶縁性の接着剤を介
在させて半導体チップの回路構成面に固定すると共に、
この回路形成面またはこの回路形成面及び側面部のみが
樹脂により封止されるよう構成することにより、パッケ
ージの小型化を図ったものである。

【０００７】

【発明が解決しようとする課題】しかるに上記従来の本
出願人が先に提案した構成の半導体装置では、図１５に
示されるように、半導体チップ２の側部にリード４のワ
イヤ接続される端部４ａが位置する構成とされていたた
め、パッケージ３が大型化してしまい半導体装置１の十
分な小型化ができないという問題点があった。即ち、半
導体装置の大きさとしては、理想的には略半導体チップ
の大きさと同一程度まで小型化するのが望ましいが、上
記従来の半導体装置１では、半導体チップ２に対してパ
ッケージ３の大きさが倍以上に大きくなってしまう。

【０００８】また、従来の半導体装置１では、放熱性に
ついては考慮されておらず、従って半導体チップ２から
発生する熱を効率よく外部に逃がすことができないとい
う問題点があった。また、特開平４−４４３４７号公報
に開示された半導体装置ではその構造上（具体的には、
外部基板と接続されるリードがパッケージから離間して
いる構造であるため）、実質的なパッケージ製造方法と
してトランスファモールドを採用することができず面倒
なポッティング法のみよってしかパッケージを製造する
ことができなかった。このため、同公報に開示された半
導体装置は製造工程が面倒となり、これに伴い製造効率
の低下及び製品コストの上昇が生じてしまうという問題
点があった。

【０００９】尚、同公報に開示された半導体装置をトラ
ンスファモールドを用いて製造するのは、理論上不可能
ではないが、金型を多数の割り型から構成する必要があ
り、実際には金型コストが非常に高くなり現実的ではな
い。本発明は上記の点に鑑みてなされたものであり、容
易かつ安価に小型化された半導体装置を製造しうる半導
体装置の製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題は下記した手段
により解決することができる。請求項１記載の発明に係
る半導体装置の製造方法は、ダイステージを有する第１
のリードフレームの該ダイステージに半導体チップを固
着するチップ固着工程と、複数のリードを有する第２の
リードフレームの該リードの一端を、該リードが前記半
導体チップの高さ方向に対して重なり合った状態で該半
導体チップの電極に接続する接続工程と、前記リードの
他端側が該リードの厚さの範囲内で底面から突出するよ
うに、前記リード、前記半導体チップ及び前記ダイステ
ージをモールドするモールド工程とを有することを特徴
とするものである。

【００１１】また、請求項２記載の発明は、請求項１記
載の半導体装置の製造方法において、前記リードの他端
側の不要部分を前記モールド工程後に切断することを特
徴とするものである。また、請求項３記載の発明は、請
求項１記載の半導体装置の製造方法において、前記ダイ
ステージが露出するようにモールドすることを特徴とす
るものである。

【００１２】また、請求項４記載の発明は、請求項１記
載の半導体装置の製造方法において、前記リードの他端
側が側面から露出するようにモールドすることを特徴と
するものである。上記の各手段は、次のように作用す
る。

【００１３】請求項１記載の発明によれば、複数のリー
ドを有する第２のリードフレームのリードの一端が、半
導体チップの高さ方向に対して重なり合った状態で半導
体チップの電極に接続されるため、半導体装置の小型化
を図ることができる。また、リードの他端側がリードの
厚さの範囲内で底面から突出するようにモールドを行な
うことにより、パッケージの製造方法としてトランスフ
ァーモールド法を採用することが可能となり、容易にパ
ッケージを形成できると共に歩留りの向上及び製品コス
トの低減を図ることができる。

【００１４】また、請求項２記載の発明によれば、リー
ドの他端側の不要部分をモールド工程後に切断すること
により、リードが固定された状態で切断処理できるた
め、切断処理を容易に行なうことができる。また、請求
項３記載の発明によれば、ダイステージが露出するよう
にモールドすることにより、放熱特性の良好な半導体装
置を容易に製造することができる。

【００１５】また、請求項４記載の発明によれば、リー
ドの他端側が側面から露出するようにモールドすること
により、実装時において、実装基板との半田付け性の高
い半導体装置を容易に製造することができる。

【００１６】

【発明の実施の形態】次に本発明の実施例について図面
と共に説明する。図１は、本発明の一実施例である半導
体装置の製造方法により製造される半導体装置１０を示
している。図１（Ａ）は半導体装置１０の横断面であ
り、また図１（Ｂ）は半導体装置１０の外観を夫々示し
ている。

【００１７】同図において、１１は半導体チップであ
り、ステージ１２（ダイステージ）に固着されている。
この半導体チップ１１は、例えばメモリチップ用のチッ
プであり、その形状は比較的大きな形状を有している。
また、この半導体チップ１１に設けられている電極パッ
ド１３は、チップ上面の中央位置に長手方向に沿って形
成されている（図３（Ａ）参照）。

【００１８】また、同図において１４は複数のリードで
あり、その一端側１４ａと半導体チップ１１の電極パッ
ド１３とは、ワイヤ１５により接続されている。また、
リード１４は、半導体装置１０の高さ方向（図中、矢印
Ｈで示す方向）に対し折曲形成されており、同図（Ａ）
に示すように側部より見てＺ形状とされている。よっ
て、リード１４は上記の一端側１４ａより先ず水平に延
出した後、下方へ延出し、再び他端側が水平となる形状
を有している。尚、後述するように、上記の一端側１４
ａと異なる他端側は外部端子１６を構成する。

【００１９】更に、同図において１７は樹脂製のパッケ
ージであり、その内部に半導体チップ１１，ワイヤ１
５，複数のリード１４は封止され保護される。このパッ
ケージ１７は、平面的に見て半導体チップ１１の面積と
略等しい面積を有するよう構成されており、よって小型
化が図られている。また、上記したリード１４の内、外
部端子１６の底部１６ａはパッケージ１７の底部１７ａ
に露出するよう構成されており、また外部端子１６の端
部１６ｂはパッケージ１７の側面から露出するよう構成
されている（図１（Ａ），（Ｂ）参照）。よって、この
外部端子１６を回路基板に半田付けすることにより半導
体装置１０は回路基板に実装される。

【００２０】この際、図２に示すように、パッケージ１
７の底部１７ａに対して外部端子１６は若干量（図中、
矢印ｈで示す量）、突出するよう構成されている。即
ち、外部端子１６はその厚さ（リード１４の厚さ）の範
囲内でパッケージ１７の底部１７ａから露出している。
よって、回路基板１８の上面とパッケージ１７の底部１
７ａとの間に寸法ｈのクリアランスが発生し、これによ
り半田付け性の向上が図られている。

【００２１】尚、外部端子１６をパッケージ１７の底部
１７ａに対して突出形成する方法としては、パッケージ
１７を樹脂モールドする際用いる金型の外部端子１６配
設位置に掘込みを形成する等が考えられ、比較的容易に
形成することができる。ここで、再び図１（Ａ）に戻り
説明を続ける。同図に示すように、半導体装置１０は、
内設された複数のリード１４がパッケージ１７内で高さ
方向Ｈに対し、その略全部が半導体チップ１１と重なり
合った構造を有している。即ち、リード１４と半導体チ
ップ１１はパッケージ１７内で平面的にみてオーバラッ
プした構造を有している。

【００２２】いま、各リード１４の水平方向（矢印Ｇ方
向）の長さをＬ１とすると、上記リード１４と半導体チ
ップ１１のオーバラップ量Ｌ２は、Ｌ２≒２×Ｌ１で表
すことができる。また前記のように、パッケージ１７は
平面的に見て半導体チップ１１の面積と略等しい面積を
有するよう構成されているため、よって半導体チップ１
１の長さをＬ３とすると半導体装置１０の水平方向の長
さも略Ｌ３となる。

【００２３】これに対して、図１４及び図１５で示した
従来構成の半導体装置１の構造ではパッケージ３の寸法
Ｌ４は、大略半導体チップ１１の長さＬ３にリード１４
の長さ２×Ｌ１を加算した値となる（Ｌ４＝Ｌ３＋２×
Ｌ１）。即ち、半導体装置１０は、従来構成の半導体装
置１に比べて、上記オーバラップ量Ｌ２だけ小型化を図
ることができる。このように、半導体装置１０は、従来
構成の半導体装置１に比べて大幅に小型化ができるた
め、回路基板に対する実装効率を向上させることがで
き、延いては半導体装置１０を搭載する機器類の小型
化、高性能化を図ることが可能となる。

【００２４】続いて、本発明の一実施例である半導体装
置１０の製造方法について図４乃至図７を用いて説明す
る。図３は、半導体チップ１１が搭載されるステージ１
２が形成されたステージ用リードフレーム２５を示して
いる。このステージ用リードフレーム２５は、プレス加
工（打ち抜き加工）またはエッチング加工されることに
より、枠部２５ａ、ステージ１２、このステージ１２を
枠部２５ａに支持するためのサポートバー２６が形成さ
れている。また、サポートバー２６には段部が形成され
ており、ステージ１２は枠部２５に対し一段下方に下が
った位置にあるよう構成されている（図３（Ｂ）に示さ
れる）。

【００２５】上記ステージ用リードフレーム２５が形成
されると、ステージ１２に半導体チップ１１がダイ付け
され固着される。図４は半導体チップ１１が搭載された
ステージ用リードフレーム２５を示している。尚、半導
体装置１０に搭載される半導体チップ１１は、その電極
パッド１３が半導体チップ１１の中央位置に列設された
構成とされている。

【００２６】一方、図５に示すのはリード用リードフレ
ーム２７であり、上記したステージ用リードフレーム２
５と別個にプレス加工（打ち抜き加工）またはエッチン
グ加工されることにより形成されるものである。このリ
ード用リードフレーム２７は、枠部２７ａと、複数のリ
ード１４を形成しており、特に複数のリード１４は内側
に向け長く延出した構成とされている。

【００２７】また、リード１４は枠部２７ａに対し一段
下方に下がった位置にあるよう構成されている。このよ
うにリード１４を長く延出形成するための手段として
は、プレス加工用金型を変更するだけでよく、上記構成
のリード１４は容易に形成することができる。図６は、
上記したステージ用リードフレーム２５と、リード用リ
ードフレーム２７を重ね合わせた状態を示している。こ
の各フレーム２５，２７の位置決めは、各フレームに形
成されている位置決め孔２５ｂ，２７ｂを一致させるこ
とにより容易に行うことができる。

【００２８】前記したように、リード用リードフレーム
２７に形成されているリード１４は長く内側に向け延出
されており、かつ下方に所定量下がった位置にあるよう
構成されている。従って、各フレーム２５，２７が重ね
合わされた状態で、リード１４はステージ用リードフレ
ーム２５に搭載されている半導体チップ１１の電極パッ
ド１３の近傍位置まで延出した構成となっている。即
ち、リード１４は半導体チップ１１と高さ方向に対して
重なり合う（平面的に見てオーバラップする）構成とな
っている。

【００２９】上記のように各フレーム２５，２７が重ね
合わされると、近接位置にあるリード１４の一端部１４
ａと半導体チップ１１の電極パッド１３との間でワイヤ
ボンディング処理が行われ、リード１４と電極パッド１
３とはワイヤ１５により電気的に接続される。ワイヤボ
ンディング処理が終了すると、続いて各フレーム２５，
２７は樹脂モールド用の金型に装填され、パッケージ１
７が形成される。このパッケージ１７のモールドの際、
リード１４の外部端子１６の底部１６ａはパッケージ１
７の底部１７ａに露出するよう、また外部端子１６の端
部１６ｂはパッケージ１７の側面から露出するようモー
ルド処理が行なわれる。よって、パッケージ１７の製造
方法としてトランスファーモールド法を採用することが
可能となり、よって金型構成を簡単化できパッケージ１
７の形成を容易化できると共に歩留りの向上及び製品コ
ストの低減を図ることができる。

【００３０】パッケージ１７の形成処理が終了すると、
各リードフレーム２５，２７の不要部分が切断除去さ
れ、図１に示す小型化を実現し得る半導体装置１０が製
造される。この際、リード１４の外部端子１６の一部は
パッケージ１７に埋め込まれた状態で切断されるため、
切断処理を容易に行なうことができる。上記してきたよ
うに、半導体装置１０の製造工程においては、ステー
ジ用リードフレーム２５とリード用リードフレーム２７
とを重ね合わせる点、及びリード用リードフレーム２
７に形成されるリード１４を長く延出させる点に特徴を
有するものである。しかるに、上記の製造技術は既に
ＬＯＣ型の半導体製造工程において既に利用されている
技術であり、またの点はリード用リードフレーム２７
の形成工程で用いる金型を変更することにより実現でき
るため、従来より一般に行われている半導体製造工程と
大きな工程変更を伴うことなく半導体装置１０を製造す
ることができる。

【００３１】図７乃至図１３は、上記した製造方法を利
用して製造しうる半導体装置を示している。尚、各図に
おいて、既に説明した半導体装置１０と同一構成部分に
ついては同一符号を付してその説明を省略する。図７に
示す半導体装置３０は、放熱効率を向上させるために半
導体チップ１１が搭載されているステージ１２をパッケ
ージ３１の上部に露出させたものである。この半導体装
置３０は、モールド時にステージ１２をモールド用金型
のキャビティに直接接触させた状態でモールド処理を行
うことにより、容易に製造することができる。

【００３２】上記構成とされた半導体装置３０は、半導
体チップ１１で発生した熱は、パッケージ３１の上部に
露出したステージ１２を介して効率よく放熱されてい
く。よって、半導体チップ１１の放熱効率を向上させる
ことができる。また、これに加えて、図１（Ａ）及び図
２に示した半導体装置１０，２０と異なりステージ１２
上に樹脂が存在しないため、その分だけ半導体装置３０
の薄型化を図ることもできる。

【００３３】図８は、ＬＯＣ（Lead On Chip）型の型の
半導体装置において、図７に示した半導体装置３０と同
様に放熱効率を向上させるため、半導体チップ１１をパ
ッケージ３１の上部に露出させた構成とした半導体装置
３５を示している。同図に示されるように、ＬＯＣ型の
半導体装置３５においては、直接半導体チップ１１の上
面をパッケージ３１の上部に露出させることにより、放
熱効率の向上及び装置の薄型化を図ることができる。
尚、ここで半導体装置３５の各部の寸法を示しておく。
リード１４の厚さをｔ１とするとｔ１＝ 0.018μm 〜
0.150μm 、リード１４の上面と半導体チップ１１の下
面との離間距離をｔ２とするとｔ２＝ 0.100μm 〜 200
μm 、半導体チップ１１の厚さは200 μm 〜400 μm で
ある。従って、半導体装置３５の高さ寸法Ｔは上記値の
各最小値をもちいればＴ＝200.118μm と極めて薄型化
された半導体装置３５を得ることができる。

【００３４】また、図９に示す半導体装置２０は図８に
示す半導体装置３５の変形例を示しており、樹脂製のパ
ッケージ３１の平面的な大きさを半導体チップ１１の大
きさと等しくしたことを特徴とするものである。この構
成とすることにより、半導体装置２０の平面的な大きさ
を最小とすることができる。図１０に示す半導体装置４
０はＬＯＣ型の装置であり、図９に示した半導体装置３
５と同様に半導体チップ１１の上面がパッケージ３１の
上面に露出した構造とされており、放熱効率の向上が図
られている。更に、半導体装置４０では、半導体チップ
１１の下部に位置するよう放熱用フレーム４１を設け、
その放熱用フレーム４１の端部に形成されてる放熱部４
２をパッケージ３１の底面３１ａに形成したことを特徴
とするものである。また、半導体チップ１１と放熱用フ
レーム４１とは、熱伝導性の良好な材質よりなるＬＯＣ
テープ２１により接続されており、半導体チップ１１で
発生した熱は容易にＬＯＣテープ２１を介して放熱用フ
レーム４１に熱伝導される構成とされている。

【００３５】上記構成とされた半導体装置４０によれ
ば、半導体チップ１１で発生する熱はパッケージ３１の
上面に露出した半導体チップ１１の上面ばかりではな
く、パッケージ３１の底面３１ａからも放熱することが
可能となり、従って実質的な放熱面積を広げることがで
き、更に放熱効率を向上させることができる。図１１に
示す半導体装置４５は、図８乃至図１０に示した半導体
装置３０，３５，４０のように半導体チップ１１の上面
またはステージ１２の上面をパッケージ３１の上部に露
出させた構成とされている。また、この露出部分に半導
体チップ１１であったならば金（Ａｕ）等の金属膜を例
えばスパッタリング等により形成し、ステージ１２であ
ったならば金（Ａｕ），銀（Ａｇ），或いは半田等をメ
ッキ等により形成し、この露出部を電気的端子４６とし
て使用することを特徴とするものである。

【００３６】上記構成とされた半導体装置４５によれ
ば、露出部が電気的端子４６（半導体チップ１１の電位
が出る）として使用できるため、ジャンパ線４７等でこ
の電気的端子４６間を接続することが可能となり、回路
基板４８にプリント形成されたリード（図示せず）に加
え、半導体装置４５の上部においても配線の引き回しが
可能となるため、配線設計の自由度を増すことができ、
実装効率を向上させることができる。

【００３７】図１２に示す半導体装置５０は、リード１
４のパッケージ３１から露出された部位である外部端子
１６の底部１６ａにゴルフボールの表面形状に似たディ
ンプル処理が施されており、このディンプル加工がされ
た外部端子１６に低弾性の導電性接着材５１を配設した
ことを特徴とするものである。ディンプル処理が施され
外部端子１６はその表面積が広くなっており、従って導
電性接着材５１を確実に保持することができる。

【００３８】リード１４は金属製であり、また回路基板
４８は一般にガラス−エポキシ等の材質よりなり、その
熱線膨張率は異なっている。従って、半導体装置を回路
基板４８に半田付けのため加熱した場合、上記熱線膨張
率の差に起因して応力が発生し最悪の場合にはその接合
部に損傷が生じ、電気的に不良になるおそれがある。そ
こで本実施例では、同図（Ａ）に示されるように、外部
端子１６の底部１６ａに低弾性を有し、例えば熱可塑性
の導電性接着材５１を配設することにより、上記熱線膨
張率の差に起因した応力の発生を防止するよう構成した
ものである。

【００３９】この導電性接着材５１が外部端子１６と回
路基板４８との間に介在することにより、加熱時に両者
１６，４８との間に熱線膨張差が発生したとしても低弾
性の導電性接着材５１はこの熱線膨張差を吸収し、外部
端子１６と回路基板４８との間に応力が発生するような
ことはない。従って、半導体装置５０によれば、半導体
装置５０或いは回路基板４８に応力に起因した損傷の発
生を確実に防止することができる。

【００４０】また、上記構成とすることにより、導電性
接着剤５１は出荷時において既に半導体装置５０に配設
された状態となってる。従って、出荷された半導体装置
５０を回路基板４８に実装する際、実装処理を行う顧客
側ではハンダ付け装置等が不要となり、顧客サイドにお
ける負担の軽減を図ることができる。一方、導電性接着
材５１の配設位置は半導体装置５０の外部端子１６に限
定されるものではなく、例えば同図（Ｂ）に示されるよ
うに、回路基板４８の半導体装置５０が実装される電極
パッド部５２に導電性接着材５１を配設しておき、この
導電性接着材５１が設けられた電極パッド部５２に半導
体装置５０の外部端子１６を接着し、その後リフロー処
理して導電性接着材５１を熱硬化させる構成としてもよ
い。尚、同図（Ｃ）は外部端子１６と回路基板４８が導
電性接着材５１により接続された状態を示している。

【００４１】図１３に示す半導体装置５５は、いわゆる
ＱＦＰ(Quad Flat Package) 型の半導体装置である。Ｑ
ＦＰ型のようにリード１４が半導体チップ１１の回りを
囲繞するように配設された半導体装置５５におても本願
発明は適用することができ、また他の構成の半導体装置
におても適用できる可能制もある。尚、同図において５
６は放熱フィンが取りつけられる放熱フレームである。

【００４２】

【発明の効果】上述の如く本発明によれば、下記のよう
な種々の効果を実現できる。請求項１記載の発明によれ
ば、複数のリードを有する第２のリードフレームのリー
ドの一端が、半導体チップの高さ方向に対して重なり合
った状態で半導体チップの電極に接続されるため、半導
体装置の小型化を図ることができる。

【００４３】また、リードの他端側がリードの厚さの範
囲内で底面から突出するようにモールドを行なうことに
より、パッケージの製造方法としてトランスファーモー
ルド法を採用することが可能となり、容易にパッケージ
を形成できると共に歩留りの向上及び製品コストの低減
を図ることができる。また、請求項２記載の発明によれ
ば、リードの他端側の不要部分をモールド工程後に切断
することにより、リードが固定された状態で切断処理で
きるため、切断処理を容易に行なうことができる。

【００４４】また、請求項３記載の発明によれば、ダイ
ステージが露出するようにモールドすることにより、放
熱特性の良好な半導体装置を容易に製造することができ
る。また、請求項４記載の発明によれば、リードの他端
側が側面から露出するようにモールドすることにより、
実装時において、実装基板との半田付け性の高い半導体
装置を容易に製造することができる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体装置の製造方法
により製造される半導体装置の第１実施例を説明するた
めの図である。

【図２】外部端子近傍を拡大して示す図である。

【図３】本発明の一実施例である半導体装置の製造方法
を説明するための図である（その１）。

【図４】本発明の一実施例である半導体装置の製造方法
を説明するための図である（その２）。

【図５】本発明の一実施例である半導体装置の製造方法
を説明するための図である（その３）。

【図６】本発明の一実施例である半導体装置の製造方法
を説明するための図である（その４）。

【図７】本発明に係る製造方法を適用することにより製
造される半導体装置の第２実施例を説明するめたの図で
ある。

【図８】図７に示す半導体装置の変形例を示す図であ
る。

【図９】図８に示す半導体装置の変形例を示す図であ
る。

【図１０】本発明に係る製造方法を適用することにより
製造される半導体装置の第３実施例を説明するめたの図
である。

【図１１】本発明に係る製造方法を適用することにより
製造される半導体装置の第４実施例を説明するめたの図
である。

【図１２】本発明に係る製造方法を適用することにより
製造される半導体装置の第５実施例を説明するめたの図
である。

【図１３】本発明に係る製造方法を適用することにより
製造される半導体装置の第６実施例を説明するめたの図
である。

【図１４】従来の半導体装置の一例を示す図である。

【図１５】従来の半導体装置の一例を示す図である。

【符号の説明】

１０，２０，３０，３５，４０，４５，５０，５５ 半
導体装置 １１ 半体チップ １２ ステージ １３ 電極パッド １４ リード １４ａ 一端側 １５ ワイヤ １６ 外部端子 １７，２２，３１ パッケージ １７ａ，３１ａ 底部 １８，４８ 回路基板 ２１ ＬＯＣテープ ２５ ステージ用リードフレーム ２６ サポートバー ２７ リード用リードフレーム ４１，５６ 放熱用フレーム ４２ 放熱部 ４６ 電気的端子 ４７ ジャンパ線 ５１ 導電性接着材 ５２ 電極パッド部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ダイステージを有する第１のリードフレ
   ームの該ダイステージに半導体チップを固着するチップ
   固着工程と、 複数のリードを有する第２のリードフレームの該リード
   の一端を、該リードが前記半導体チップの高さ方向に対
   して重なり合った状態で該半導体チップの電極に接続す
   る接続工程と、 前記リードの他端側が該リードの厚さの範囲内で底面か
   ら突出するように、前記リード、前記半導体チップ及び
   前記ダイステージをモールドするモールド工程と、を有
   することを特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 前記リードの他端側の不要部分を前記モールド工程後に
   切断することを特徴とする半導体装置の製造方法。
3. 【請求項３】 請求項１記載の半導体装置の製造方法に
   おいて、 前記ダイステージが露出するようにモールドすることを
   特徴とする半導体装置の製造方法。
4. 【請求項４】 請求項１記載の半導体装置の製造方法に
   おいて、 前記リードの他端側が側面から露出するようにモールド
   することを特徴とする半導体装置の製造方法。