JPH11288327A - 活線挿抜保護方式 - Google Patents

Abstract

(57)【要約】 【課題】電子回路パッケージを実装した情報処理装置に
おいて挿抜検出，保護回路を簡素化した活線挿抜保護方
式を提供する。 【解決手段】ＧＮＤピン２３ａ，Ｖｃｃピン２３ｂ／リ
セットピン２３ｄ／バスアクセス抑止ピン２３ｃ，信号
ピン２３ｅ，挿入状態検出ピン２３ｆの順に長い４種類
の長さのピンを備えたコネクタと、挿抜時におけるＶｃ
ｃピン２３ｂと挿入状態検出ピン２３ｆとの挿抜時間差
の間、自パッケージをリセットするとともに、リセット
ピン２３ｄを介してバックボード２０にリセット信号を
送る電子回路パッケージ１０１〜１０ｎと、リセット信
号を入力とするＯＲ回路２２を備え、少なくともいずれ
かの電子回路パッケージが挿抜中であった場合に、バス
アクセスを禁止するバスアクセス抑止信号を全ての電子
回路パッケージに対してバスアクセス抑止ピン２３ｃを
介して送出するバックボード２０とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、活線挿抜保護方式
に関し、特に複数の電子回路パッケージがコネクタによ
りバックボードに装着される情報処理装置において、挿
抜検出，保護回路を簡素化した活線挿抜保護方式に関す
る。

【０００２】

【従来の技術】複数の電子回路パッケージがコネクタに
よりバックボードに装着される情報処理装置において、
電源を落さない状態で電子回路パッケージの挿抜を行う
活線挿抜保護方式の従来の技術としては、例えば、図６
に示すような方式（以下、第１の従来の技術と記す）が
ある。

【０００３】図６は、第１の従来の技術の構成を示すブ
ロック図であり、電子回路パッケージ３０１〜３０ｎ
は、マザーボード等のバックボード４０に設けられたバ
ス(双方向信号線)にコネクタ接続されており、各電子回
路パッケージ３０１〜３０ｎはバス制御部３１を備えて
いる。。

【０００４】そして、任意の電子回路パッケージ３０１
〜３０ｎを挿抜する場合は、予め保守員が情報処理装置
に設けられたスイッチにより、または端末装置からの入
力により診断制御部３２に対してリペア開始指示を行
う。診断制御部３２は、リペア開始指示を受けると、バ
スに接続される全電子回路パッケージ３０１〜３０ｎに
対してバスアクセス抑止信号を出力し、各電子回路パッ
ケージ３０１〜３０ｎはバスへのアクセスを停止する。

【０００５】一方、電源モジュール３３は、診断制御部
３２の指示によりリペア対象の電子回路パッケージ３０
１への電確信号Ｓ１をオフして、リペア対象の電子回路
パッケージ３０１挿抜過程での誤動作を強制的に抑止す
る。この間に、リペア対象電子回路パッケージ３０１の
抜去あるいは挿入を行い、リペアが終了すると再度前記
スイッチにより、または端末装置からの入力によりリペ
ア終了指示を診断制御部３２に対して行い、その結果、
バスアクセス抑止信号が解除され、電確信号がオンにさ
れることにより誤動作を防止していた。

【０００６】次に、他の従来の技術（以下、第２の従来
の技術と記す）について図７および図８を用いて説明す
る。図７は、第２の従来の技術の構成を示すブロック図
であり、図８は、第２の従来の技術におけるコネクタピ
ンの詳細を示す図である。

【０００７】この方式においては、図８に示すように、
バックボード４１のコネクタに対して挿抜方向のピンの
長さを変え、電子回路パッケージ５０１〜５０ｎとの接
続にシーケンスを持たせている。そして、各信号に時間
差を与え、その時間差を検出する時間差検出回路と、時
間差検出回路の出力を基にバスアクセス抑止信号を生成
するバスアクセス抑止信号生成回路とを診断制御部５１
に備え、バスアクセス抑止信号をバスに接続される全電
子回路パッケージ５０１〜５０ｎに送信している。

【０００８】一方、各電子回路パッケージ５０１〜５０
ｎには、ある一定の電源電圧を検知して一定時間のリセ
ット信号を出力するようなリセット信号生成回路を設
け、リペア対象の電子回路パッケージをリセットするこ
とにより、挿抜時のノイズによる誤動作を防止してい
た。

【０００９】さらに、他の従来の技術（以下、第３の従
来の技術と記す）として、特開平４−１０７６１４号公
報の活線挿抜保護方式には、システム制御パッケージが
各電子回路パッケージから挿抜信号を受け、ＣＰＵの制
御バスアクセスを禁止するとともに全パッケージに対し
て制御バスからの制御命令を無視させる信号を送ること
が記載されている。

【００１０】

【発明が解決しようとする課題】上述した第１の従来の
技術においては、次のような問題がある。

【００１１】第１の問題点は、保守員からのリペア開始
／終了指示を受けてバスアクセスを抑止するための診断
制御部や、電確信号を生成する電源モジュールを必要と
するため、コストが増大してしまうことである。

【００１２】第２の問題点は、パッケージの挿抜作業以
外にも保守員の作業が介入するため手順のミスによる誤
動作の発生率が高いということである。

【００１３】第３の問題点は、バスを停止させる時間が
長いため処理中断時間が長く、該情報処理装置を業務等
に使用している場合、業務に支障を来す可能性があると
いうことである。

【００１４】また、第２の従来の技術においては、次の
ような問題がある。

【００１５】第１の問題点は、診断制御部のパッケージ
に、全電子回路パッケージ分の時間差検出回路とバスア
クセス抑止信号生成回路とを設け、各電子回路パッケー
ジに、挿入時のリセットを行うための電圧検知型リセッ
ト信号生成回路等の複雑な回路や部品を設け、しかも多
くのピン数を必要とするためコストがかかるということ
である。

【００１６】第２の問題点は、装置全体の電源電圧変動
を抑える目的で、挿抜中のパッケージに電源ピンが挿入
された状態で該パッケージの電流の過渡期が終了した後
に信号ピンを挿入するようなオンラインリペア方式のケ
ースでは、この従来技術のリセット回路では電源立上り
後の一定時間しかリセット信号が出ないため、信号ピン
挿入時には既にリセット信号が出ておらず、信号線に生
じたチャタリングノイズにより該パッケージが誤動作を
してしまうということである。

【００１７】また、第３の従来の技術においては、挿抜
時にＣＰＵの制御バスアクセスを禁止するとともに全パ
ッケージに対して制御バスからの制御命令を無視させる
ために、専用のシステム制御パッケージを備えており、
コストがかかるとともに、システム制御パッケージが故
障したときにはシステムを制御できないという問題があ
る。

【００１８】本発明は、以上の問題点を解決する活線挿
抜保護方式を提供することを目的とする。

【００１９】

【課題を解決するための手段】本発明の第１の活線挿抜
保護方式は、複数の電子回路パッケージがコネクタによ
りバックボードに装着される情報処理装置の活線挿抜保
護方式であって、挿抜中であることを挿抜中の電子回路
パッケージで検出してリセット信号を生成し、前記リセ
ット信号により前記挿抜中の自パッケージを初期状態に
リセットし続けることを特徴とする。

【００２０】本発明の第２の活線挿抜保護方式は、複数
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
各電子回路パッケージが挿抜中であることを示すリセッ
ト信号を入力とし、前記リセット信号により少なくとも
いずれかの電子回路パッケージが挿抜中であった場合
に、バスアクセスを禁止するバスアクセス抑止信号を全
ての電子回路パッケージに対して送出するＯＲ回路を前
記バックボードに有することを特徴とする。

【００２１】本発明の第３の活線挿抜保護方式は、複数
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
前記コネクタは、地気ピン，電源ピン／リセットピン／
バスアクセス抑止ピン，信号ピン，挿入状態検出ピンの
順に長い４種類の長さのピンを有し、前記電子回路パッ
ケージは、挿抜時における前記電源ピンと前記挿入状態
検出ピンとの挿抜時間差の間リセット信号を生成し、前
記リセット信号により自パッケージを初期状態にリセッ
トし続けることを特徴とする活線挿抜保護方式。

【００２２】本発明の第４の活線挿抜保護方式は、複数
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
地気ピン，電源ピン／リセットピン／バスアクセス抑止
ピン，信号ピン，挿入状態検出ピンの順に長い４種類の
長さのピンを備えたコネクタと、挿抜時における前記電
源ピンと前記挿入状態検出ピンとの挿抜時間差の間、自
パッケージを初期状態にリセットし続けるとともに、前
記リセットピンを介して前記バックボードにリセット信
号を送る電子回路パッケージと、前記リセット信号を入
力とするＯＲ回路を備え、少なくともいずれかの電子回
路パッケージが挿抜中であった場合に、バスアクセスを
禁止するバスアクセス抑止信号を全ての電子回路パッケ
ージに対して前記バスアクセス抑止ピンを介して送出す
るバックボードとを有することを特徴とする。

【００２３】本発明の第５の活線挿抜保護方式は、本発
明の第３または第４の活線挿抜保護方式において、前記
コネクタに、地気ピン，電源ピン，リセットピン／バス
アクセス抑止ピン，信号ピン，挿入状態検出ピンの順に
長い５種類の長さのピンを備えたことを特徴とする。

【００２４】本発明の第６の活線挿抜保護方式は、本発
明の第３または第４の活線挿抜保護方式において、前記
電子回路パッケージにおけるリセット信号の生成は、前
記挿入状態検出ピンを介して前記バックボードからの地
気を入力とし、前記入力に並列に抵抗でプルアップされ
たシュミットトリガバッファを備えたリセット信号生成
部によって行い、挿抜時における前記電源ピンと前記挿
入状態検出ピンとの挿抜時間差の間、前記リセット信号
をハイレベルに生成することを特徴とする。

【００２５】本発明の第７の活線挿抜保護方式は、本発
明の第３または第４の活線挿抜保護方式において、前記
電子回路パッケージにおけるリセット信号の生成は、前
記挿入状態検出ピンを介して前記バックボードからの電
源を入力とし、前記入力に並列に抵抗でプルダウンされ
たシュミットトリガバッファを備えたリセット信号生成
部によって行い、挿抜時における前記電源ピンと前記挿
入状態検出ピンとの挿抜時間差の間、前記リセット信号
をロウレベルに生成することを特徴とする。

【００２６】本発明の第８の活線挿抜保護方式は、複数
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
前記電子回路パッケージは、自パッケージの挿抜を前記
コネクタの特定ピン間の長さの差により検出してリセッ
ト信号を生成し、前記リセット信号により自パッケージ
を初期状態にリセットし続けるとともに前記バックボー
ドに送出するリセット信号生成部と、前記バックボード
からバスアクセス抑止信号を受けてバスに対するアクセ
ス動作を抑止するバス制御部とを有し、前記バックボー
ドは、前記バスと、前記電子回路パッケージから送られ
るリセット信号を入力とし、少なくともいずれかの電子
回路パッケージから前記リセット信号受けた場合に全て
の電子回路パッケージに対してバスアクセス抑止信号を
送出するＯＲ回路を有することを特徴とする。

【００２７】本発明の第９の活線挿抜保護方式は、本発
明の第４または第８の活線挿抜保護方式において、前記
バックボードにおけるバスアクセス抑止信号の生成は、
各電子回路パッケージからの前記リセット信号を入力と
し、さらに前記入力のそれぞれに抵抗でプルダウンされ
た回路を並列に接続し、前記リセット信号のいずれかが
ハイレベルのときに、出力であるバスアクセス抑止信号
をハイまたはロウレベルとするＯＲ回路によって行うこ
とを特徴とする。

【００２８】本発明の第１０の活線挿抜保護方式は、本
発明の第４または第８の活線挿抜保護方式において、前
記バックボードにおけるバスアクセス抑止信号の生成
は、各電子回路パッケージからの前記リセット信号を入
力とし、さらに前記入力のそれぞれに抵抗でプルアップ
された回路を並列に接続し、前記リセット信号のいずれ
かがロウレベルのときに、出力であるバスアクセス抑止
信号をロウまたはハイレベルとするＡＮＤ回路によって
行うことを特徴とする。

【００２９】本発明の第１１の活線挿抜保護方式は、複
数の電子回路パッケージがコネクタによりバックボード
に装着される情報処理装置の活線挿抜保護方式であっ
て、前記コネクタは、地気ピン，電源ピン／バスアクセ
ス制御ピン，信号ピン，挿入状態検出ピンの順に長い４
種類の長さのピンを有し、前記電子回路パッケージは、
前記挿入状態検出ピンを介して前記バックボードからの
地気を入力とし、さらに前記入力に並列に抵抗でプルア
ップされたシュミットトリガバッファを備え、挿抜時に
おける前記電源ピンと前記挿入状態検出ピンとの挿抜時
間差の間、前記シュミットトリガバッファの出力として
ハイレベルのリセット信号を生成して自パッケージを初
期状態にリセットし続けるとともに、前記リセット信号
をオープンドレインバッファに入力するリセット信号生
成部と、前記バスアクセス制御ピンを介して前記バック
ボードに前記ハイレベルのリセット信号を送るオープン
ドレインバッファと、前記バスアクセス制御ピンに接続
され前記ハイレベルのリセット信号によりバスアクセス
を禁止するバス制御部とを有し、前記バックボードは、
全ての電子回路パッケージに前記バスアクセス制御ピン
を介して接続されるプルアップされたオープンドレイン
バスを有することを特徴とする。

【００３０】

【発明の実施の形態】本発明の実施の形態について図面
を参照して詳細に説明する。

【００３１】図１は、本発明の一実施の形態の構成を示
すブロック図であり、図２は、コネクタピンの詳細を示
す図である。

【００３２】図１を参照すると、バックボード２０に
は、電子回路パッケージ１０１〜１０ｎを論理的に接続
するためのバスが備えられており、このバスと電子回路
パッケージ１０１〜１０ｎとはコネクタを介して接続さ
れる。コネクタのピン（電極）の長さは、図２に示すよ
うに、４種類の長さに設定されている。

【００３３】すなわち、２３ａは、ＧＮＤ（接地電極）
ピンであり最も長く設定され、２３ｂは、電源を供給す
るＶｃｃピンでありＧＮＤピン２３ａより短く設定され
ている。２３ｃ，２３ｄは、Ｖｃｃピン２３ｂと同等の
長さに設定されたピンであり、各電子回路パッケージの
バスに対するアクセスの抑止を指示する信号の送受信に
使用する。２３ｃは、バスアクセス抑止信号を受信する
バスアクセス抑止ピン，２３ｄは、リセット信号を送信
するリセットピンである。２３ｅは、バスアクセス抑止
ピン２３ｃより短く設定されたピンで、バス信号の送受
信に使用する信号ピンである。２３ｆは、最も短く設定
されたピンで、電子回路パッケージ１０１〜１０ｎがバ
ックボード２０に確実に挿入されたことを検出するため
のパッケージ挿入状態検出ピンである。

【００３４】リセットピン２３ｄは、電子回路パッケー
ジ１０１〜１０ｎにそれぞれ対応した抵抗２１１〜２１
ｎでプルダウンされ、ＯＲ回路２２でＯＲ論理が取られ
る。そして、ＯＲ回路２２の出力が全電子回路パッケー
ジ１０１〜１０ｎに対してバスアクセス抑止ピン２３ｃ
を介して分配される。ここで、抵抗２１１〜２１ｎによ
るプルダウンは、バスアクセス抑止ピン２３ｃがオープ
ン状態時、つまり該電子回路パッケージが未挿入時にＯ
Ｒ回路２２の入力をロウレベルに保証するためのもので
ある。

【００３５】電子回路パッケージ１０１〜１０ｎのリセ
ット信号生成部１１は以下のような構成になっている。

【００３６】パッケージ挿入状態検出ピン２３ｆは、バ
ックボード２０上で接地されており、電子回路パッケー
ジ１０１〜１０ｎ上では抵抗１５でプルアップされシュ
ミットトリガバッファ１２へと入力される。シュミット
トリガバッファ１２の出力は、パッケージリセット信号
としてリセット信号生成部１１から出力され、該電子回
路パッケージの初期状態へのリセットに使用される。

【００３７】これにより、バックボード２０と電子回路
パッケージ１０１〜１０ｎが、パッケージ挿入状態検出
ピン２３ｆで接続状態時は、パッケージリセット信号は
ロウレベルとなり、パッケージ挿入状態検出ピン２３ｆ
が未接続状態、かつ、Ｖｃｃピン２３ｂが接続状態の時
はハイレベルとなる。

【００３８】また、シュミットトリガバッファ１２の出
力は、リセットピン２３ｄを介してパックパネル２０に
出力される。シュミットトリガバッファ１２は、パッケ
ージ挿入状態検出ピン２３ｆの接続／切離時に信号線に
生じるチャタリングノイズを除去するためのものであ
る。

【００３９】電子回路パッケージ１０１〜１０ｎのパッ
ケージリセット信号生成部１１以外の部分は以下のよう
な構成になっている。

【００４０】バスアクセス抑止ピン２３ｃは、シュミッ
トトリガバッファ１３に入力され、その出力信号である
バスアクセス抑止信号はバス制御部１４に入力される。
バス制御部１４は、バスに対するデータの入出力制御を
行っているものであり、バスアクセス抑止信号がハイレ
ベルの間はバスに対するアクセス動作を抑止する機能を
有する。シュミットトリガバッファ１３は、バスアクセ
ス抑止ピン２３ｃの接続／切離時に信号線に生じるチャ
タリングノイズを除去するためのものである。

【００４１】次に、本発明の一実施の形態の動作につい
て図１〜図４を用いて詳細に説明する。図３は、電子回
路パッケージ挿入時の動作を示すタイムチャートであ
り、図４は、電子回路パッケージ抜去時の動作を示すタ
イムチャートである。

【００４２】最初に、電子回路パッケージ１０１〜１０
ｎの内の任意の１電子回路パッケージを挿入する場合に
ついて、図１，図２および図３を用いて説明する。ここ
では、電子回路パッケージ１０１を挿入する場合につい
て説明する。

【００４３】まず、コネクタピンがまったく接続されて
いない状態から電子回路パッケージ１０１を挿入してい
くと、図２に示されるような各コネクタピンの長さの違
いにより、ＧＮＤピン２３ａの後、Ｖｃｃピン２３ｂ，
バスアクセス抑止ピン２３ｃおよびリセットピン２３ｄ
がバックボード２０と接続される。この状態では、電子
回路パッケージ１０１に電源が供給されてＶｃｃが上昇
し定格値で安定する。

【００４４】Ｖｃｃの上昇→安定に伴ってシュミットト
リガバッファ１２の入力電圧も上昇→安定し、パッケー
ジリセット信号はロウ→ハイレベルとなり、電子回路パ
ッケージ１０１はリセット中となる。

【００４５】リセットピン２３ｄの接続時、初期段階に
おいては電子回路パッケージ１０１〜１０ｎのバスアク
セス抑止ピン２３ｃにはチャタリングノイズが発生する
が、シュミットトリガバッファ１３によって除去され
る。そして、挿入電子回路以外の電子回路パッケージ１
０２〜１０ｎのシュミットトリガバッファ１３の出力は
ロウレベルのままであるが、挿入電子回路パッケージ１
０１のパッケージリセット信号がハイレベルとなり、バ
スアクセス抑止ピン２３ｃがハイレベルで安定すると、
電子回路パッケージ１０２〜１０ｎのシュミットトリガ
バッファ１３の出力はハイレベルとなり、図３に示すよ
うに、バスアクセス抑止中となる。

【００４６】次に、信号ピン２３ｅが接続されると初期
段階においてはバスにチャタリングノイズが発生する
が、このときノイズ発生の時間帯を包括する形で、挿入
電子回路パッケージ１０１は初期状態にリセットし続け
ており、かつ、全電子回路パッケージ１０１〜１０ｎは
バスアクセス抑止中であるため、電子回路パッケージ１
０１はバスからのノイズにより誤動作するようなことは
なく、また他の電子回路パッケージ１０２〜１０ｎがバ
スに対して不正なアクセスをすることもない。

【００４７】最後に、最も短いコネクタピンであるパッ
ケージ挿入状態検出ピン２３ｆが接続されると、初期段
階においては挿入電子回路パッケージ１０１のシュミッ
トトリガバッファ１２の入力にチャタリングノイズが発
生するが、シュミットトリガバッファ１２により除去さ
れ、電子回路パッケージ１０１のパッケージリセット信
号はハイのままである。

【００４８】その後、挿入電子回路パッケージ１０１の
シュミットトリガバッファ１２の入力がロウレベルに確
定すると、パッケージリセット信号はロウレベルとな
り、リセット状態が解除されるとともに、リセットピン
２３ｄを介して全電子回路パッケージ１０１〜１０ｎの
バスアクセス抑止ピン２３ｃ、シュミットトリガバッフ
ァ１３出力(バスアクセス抑止信号)もロウレベルとな
り、バスアクセス抑止状態が解除され、電子回路パッケ
ージ１０１挿入後のバスの動作が可能となる。

【００４９】次に、電子回路パッケージ１０１〜１０ｎ
の内の任意の１電子回路パッケージを抜去する場合につ
いて、図１，図２および図４を用いて説明する。ここで
は、電子回路パッケージ１０１を抜去する場合について
説明する。

【００５０】まず、電子回路パッケージ１０１がバック
ボード２０に対して確実に挿入されている状態から抜去
していくと、最初にパッケージ挿入状態検出ピン２３ｆ
が切離される。このとき、図４に示すように、初期段階
においては抜去電子回路パッケージ１０１のシュミット
トリガバッファ１２の入力にチャタリングノイズが発生
するが、シュミットトリガバッファ１２により除去さ
れ、パッケージリセット信号はロウレベルのままであ
る。その後、シュミットトリガバッファ１２の入力がハ
イレベルに確定すると、電子回路パッケージ１０１のパ
ッケージリセット信号はハイレベルとなり、リセットピ
ン２３ｄを介して全電子回路パッケージ１０１〜１０ｎ
のバスアクセス抑止ピン２３ｃ、シュミットトリガバッ
ファ１３出力がハイレベルとなり、バスアクセス抑止中
となる。

【００５１】次に、信号ピン２３ｅが切離されると、初
期段階においてはバスにチャタリングノイズが発生する
が、このときノイズ発生の時間帯を包括する形で、全電
子回路パッケージ１０１〜１０ｎのバスアクセス抑止中
であるため、バスに対する不正アクセスは起こらない。

【００５２】続いて、Ｖｃｃピン２３ｂ，バスアクセス
抑止ピン２３ｃ，リセットピン２３ｄが切離されると、
初期段階においては電子回路パッケージ１０２〜１０ｎ
のバスアクセス抑止ピン２３ｃにはチャタリングノイズ
が発生するが、シュミットトリガバッファ１３により除
去され、バスアクセス抑止信号はハイレベルのままであ
る。

【００５３】その後、抜去電子回路パッケージ１０１の
リセットピン２３ｄがオープンとなるため、バックボー
ド２０のプルダウン抵抗２１１によりパックパネル２０
のＯＲ回路２２に対する抜去電子回路パッケージ１０１
からの入力がロウレベルに確定する。それに伴い、抜去
電子回路パッケージ１０１以外の電子回路パッケージ１
０２〜１０ｎのバスアクセス抑止ピン２３ｃ、シュミッ
トトリガバッファ１３の出力はロウレベルとなり、バス
アクセス抑止状態が解除され、電子回路パッケージ１０
１抜去後のバスの動作が可能となる。

【００５４】以上、本発明の一実施の形態について説明
したが、次に、本発明の他の実施の形態について説明す
る。

【００５５】第１に、図１に示された一実施の形態にお
けるプルアップ／プルダウンを逆にし、バックボード２
０のＯＲ論理をＡＮＤ論理にすることにより、負論理で
制御しても一実施の形態と同様の効果が得られる。

【００５６】第２に、一実施の形態においては、図２に
示すように、リセットピン２３ｄにＶｃｃ（電源）ピン
２３ｂと同じ長さのピンを使用しているが、Ｖｃｃピン
２３ｂ以下で信号ピン２３ｅより長ければ任意の長さが
可能である。また、バスアクセス抑止ピン２３ｃに関し
ても、Ｖｃｃピン２３ｂ以下で信号ピン２３ｅ以上の長
さのピンを使用しても同様の効果がある。

【００５７】第３に、一実施の形態におけるバックボー
ド２０のＯＲ論理の部分(Ｖｃｃピン２３ｃ、リセット
ピン２３ｄに接続されている部分)を、図５に示すよう
に、オープンドレインバッファを使用した回路に置換え
ても同様の効果が得られる。この実施の形態において
は、図１におけるＶｃｃピン２３ｃとリセットピン２３
ｄとをバスアクセス制御ピン２３ｇとして１つのピンに
統一し、リセット信号生成部１１の出力をオープンドレ
インバッファ１６の入力側に接続し、オープンドレイン
バッファ１６の出力をシュミットトリガバッファ１３の
入力側に接続するとともにバスアクセス制御ピン２３ｇ
にも接続している。そして、バスアクセス制御ピン２３
ｇはバックボード２０に設けられたオープンドレインバ
スに接続される。

【００５８】そして、このような構成において、リセッ
ト信号生成部１１からハイレベルのリセット信号が出力
されると、自パッケージを初期状態にリセットし続ける
とともに、オープンドレインバッファ１６，シュミット
トリガバッファ１３を介したバスアクセス抑止信号がバ
ス制御部１４に送られ、バス制御部１４は自パッケージ
からのバスアクセスを抑止する。同時に、オープンドレ
インバッファ１６を介したハイレベルのバスアクセス抑
止信号が、バスアクセス制御ピン２３ｇを介してバック
ボード２０に設けられたオープンドレインバスに入力さ
れ、他の電子回路パッケージに対してもバスアクセス抑
止信号が送られる。この実施の形態は、各電子回路パッ
ケージに対してコネクタピンが１ピン削減できるととも
に、バックボード２０への論理部品の搭載が不要になる
という新たな効果を有する。

【００５９】第４に、一実施の形態のシュミットトリガ
バッファ１２を、通常バッファに置換えるとともに、そ
の出力がある一定時間同一レベルで安定したらそのレベ
ルを拾うような論理回路を追加することにより同様の効
果が得られる。

【００６０】第５に、パッケージリセット信号とバスア
クセス抑止信号の送出時間は、バス信号ピン接続／切離
時のノイズ発生期間をガードするようなタイミングであ
れば、上述した一実施の形態に限定されない。

【００６１】第６に、リセット信号生成部１１は、論理
が同等であれば必ずしも図１の一実施の形態と同じ回路
である必要はない。

【００６２】第７に、電子回路パッケージ１０１〜１０
ｎは全て同じ回路である必要はなく、リセット信号生成
部，バスアクセス抑止信号を受信する回路等の本発明の
活線挿抜保護方式の構成要素の部分が同じであればよ
い。

【００６３】

【発明の効果】上述した本発明による第１の効果は、電
子回路パッケージの内部で自動的に挿入状態を検出し、
簡素な回路によりリセット信号を生成して他の全電子回
路パッケージにバスアクセス抑止信号を通知するように
したため、電子回路パッケージを制御するための複雑な
制御部や電源モジュールを別に設ける必要が無くなった
結果、コストを削減できるとともに、保守作業員による
挿抜開始，終了の指示も不要となった結果、作業ミスに
よる誤動作の発生を防止できるという点にある。

【００６４】第２の効果は、電源ピンが入った後電子回
路パッケージが完全に挿入されるまでの間は該電子回路
パッケージをリセットし続けるようにしたため、信号ピ
ン接続時にチャタリングノイズが発生してもそれをトリ
ガとするような該電子回路パッケージの誤動作を抑止で
きることである。

【図面の簡単な説明】

【図１】本発明の一実施の形態の構成を示すブロック図
である。

【図２】コネクタピンの詳細を示す図である。

【図３】電子回路パッケージ挿入時の動作を示すタイム
チャートである。

【図４】電子回路パッケージ抜去時の動作を示すタイム
チャートである。

【図５】本発明の他の実施の形態の構成を示すブロック
図である。

【図６】第１の従来の技術の構成を示すブロック図であ
る。

【図７】第２の従来の技術の構成を示すブロック図であ
る。

【図８】第２の従来の技術におけるコネクタピンの詳細
を示す図である。

【符号の説明】

１１ リセット信号生成部 １２，１３ シュミットトリガバッファ １４ バス制御部 １５， 抵抗 １６ オープンドレインバッファ １０１〜１０ｎ 電子回路パッケージ ２０ バックボード ２２ ＯＲ回路 ２３ａ ＧＮＤピン ２３ｂ Ｖｃｃピン ２３ｃ バスアクセス抑止ピン ２３ｄ リセットピン ２３ｅ 信号ピン ２３ｆ パッケージ挿入状態検出ピン ２３ｇ バスアクセス制御ピン ２１１〜２１ｎ 抵抗

Claims (11)

【特許請求の範囲】
1. 【請求項１】 複数の電子回路パッケージがコネクタに
   よりバックボードに装着される情報処理装置の活線挿抜
   保護方式であって、挿抜中であることを挿抜中の電子回
   路パッケージで検出してリセット信号を生成し、前記リ
   セット信号により前記挿抜中の自パッケージを初期状態
   にリセットし続けることを特徴とする活線挿抜保護方
   式。
2. 【請求項２】 複数の電子回路パッケージがコネクタに
   よりバックボードに装着される情報処理装置の活線挿抜
   保護方式であって、各電子回路パッケージが挿抜中であ
   ることを示すリセット信号を入力とし、前記リセット信
   号により少なくともいずれかの電子回路パッケージが挿
   抜中であった場合に、バスアクセスを禁止するバスアク
   セス抑止信号を全ての電子回路パッケージに対して送出
   するＯＲ回路を前記バックボードに有することを特徴と
   する活線挿抜保護方式。
3. 【請求項３】 複数の電子回路パッケージがコネクタに
   よりバックボードに装着される情報処理装置の活線挿抜
   保護方式であって、 前記コネクタは、地気ピン，電源ピン／リセットピン／
   バスアクセス抑止ピン，信号ピン，挿入状態検出ピンの
   順に長い４種類の長さのピンを有し、 前記電子回路パッケージは、挿抜時における前記電源ピ
   ンと前記挿入状態検出ピンとの挿抜時間差の間リセット
   信号を生成し、前記リセット信号により自パッケージを
   初期状態にリセットし続けることを特徴とする活線挿抜
   保護方式。
4. 【請求項４】 複数の電子回路パッケージがコネクタに
   よりバックボードに装着される情報処理装置の活線挿抜
   保護方式であって、 地気ピン，電源ピン／リセットピン／バスアクセス抑止
   ピン，信号ピン，挿入状態検出ピンの順に長い４種類の
   長さのピンを備えたコネクタと、 挿抜時における前記電源ピンと前記挿入状態検出ピンと
   の挿抜時間差の間、自パッケージを初期状態にリセット
   し続けるとともに、前記リセットピンを介して前記バッ
   クボードにリセット信号を送る電子回路パッケージと、 前記リセット信号を入力とするＯＲ回路を備え、少なく
   ともいずれかの電子回路パッケージが挿抜中であった場
   合に、バスアクセスを禁止するバスアクセス抑止信号を
   全ての電子回路パッケージに対して前記バスアクセス抑
   止ピンを介して送出するバックボードとを有することを
   特徴とする活線挿抜保護方式。
5. 【請求項５】 前記コネクタに、地気ピン，電源ピン，
   リセットピン／バスアクセス抑止ピン，信号ピン，挿入
   状態検出ピンの順に長い５種類の長さのピンを備えたこ
   とを特徴とする請求項３または４記載の活線挿抜保護方
   式。
6. 【請求項６】 前記電子回路パッケージにおけるリセッ
   ト信号の生成は、前記挿入状態検出ピンを介して前記バ
   ックボードからの地気を入力とし、前記入力に並列に抵
   抗でプルアップされたシュミットトリガバッファを備え
   たリセット信号生成部によって行い、挿抜時における前
   記電源ピンと前記挿入状態検出ピンとの挿抜時間差の
   間、前記リセット信号をハイレベルに生成することを特
   徴とする請求項３または４記載の活線挿抜保護方式。
7. 【請求項７】 前記電子回路パッケージにおけるリセッ
   ト信号の生成は、前記挿入状態検出ピンを介して前記バ
   ックボードからの電源を入力とし、前記入力に並列に抵
   抗でプルダウンされたシュミットトリガバッファを備え
   たリセット信号生成部によって行い、挿抜時における前
   記電源ピンと前記挿入状態検出ピンとの挿抜時間差の
   間、前記リセット信号をロウレベルに生成することを特
   徴とする請求項３または４記載の活線挿抜保護方式。
8. 【請求項８】 複数の電子回路パッケージがコネクタに
   よりバックボードに装着される情報処理装置の活線挿抜
   保護方式であって、 前記電子回路パッケージは、自パッケージの挿抜を前記
   コネクタの特定ピン間の長さの差により検出してリセッ
   ト信号を生成し、前記リセット信号により自パッケージ
   を初期状態にリセットし続けるとともに前記バックボー
   ドに送出するリセット信号生成部と、前記バックボード
   からバスアクセス抑止信号を受けてバスに対するアクセ
   ス動作を抑止するバス制御部とを有し、 前記バックボードは、前記バスと、前記電子回路パッケ
   ージから送られるリセット信号を入力とし、少なくとも
   いずれかの電子回路パッケージから前記リセット信号受
   けた場合に全ての電子回路パッケージに対してバスアク
   セス抑止信号を送出するＯＲ回路を有することを特徴と
   する活線挿抜保護方式。
9. 【請求項９】 前記バックボードにおけるバスアクセス
   抑止信号の生成は、各電子回路パッケージからの前記リ
   セット信号を入力とし、さらに前記入力のそれぞれに抵
   抗でプルダウンされた回路を並列に接続し、前記リセッ
   ト信号のいずれかがハイレベルのときに、出力であるバ
   スアクセス抑止信号をハイまたはロウレベルとするＯＲ
   回路によって行うことを特徴とする請求項４または８記
   載の活線挿抜保護方式。
10. 【請求項１０】 前記バックボードにおけるバスアクセ
    ス抑止信号の生成は、各電子回路パッケージからの前記
    リセット信号を入力とし、さらに前記入力のそれぞれに
    抵抗でプルアップされた回路を並列に接続し、前記リセ
    ット信号のいずれかがロウレベルのときに、出力である
    バスアクセス抑止信号をロウまたはハイレベルとするＡ
    ＮＤ回路によって行うことを特徴とする請求項４または
    ８記載の活線挿抜保護方式。
11. 【請求項１１】 複数の電子回路パッケージがコネクタ
    によりバックボードに装着される情報処理装置の活線挿
    抜保護方式であって、 前記コネクタは、地気ピン，電源ピン／バスアクセス制
    御ピン，信号ピン，挿入状態検出ピンの順に長い４種類
    の長さのピンを有し、 前記電子回路パッケージは、前記挿入状態検出ピンを介
    して前記バックボードからの地気を入力とし、さらに前
    記入力に並列に抵抗でプルアップされたシュミットトリ
    ガバッファを備え、挿抜時における前記電源ピンと前記
    挿入状態検出ピンとの挿抜時間差の間、前記シュミット
    トリガバッファの出力としてハイレベルのリセット信号
    を生成して自パッケージを初期状態にリセットし続ける
    とともに、前記リセット信号をオープンドレインバッフ
    ァに入力するリセット信号生成部と、前記バスアクセス
    制御ピンを介して前記バックボードに前記ハイレベルの
    リセット信号を送るオープンドレインバッファと、前記
    バスアクセス制御ピンに接続され前記ハイレベルのリセ
    ット信号によりバスアクセスを禁止するバス制御部とを
    有し、 前記バックボードは、全ての電子回路パッケージに前記
    バスアクセス制御ピンを介して接続されるプルアップさ
    れたオープンドレインバスを有することを特徴とする活
    線挿抜保護方式。