CN117033280A - 用于i2c总线的热插拔保护电路、接口芯片及热插拔系统 - Google Patents
用于i2c总线的热插拔保护电路、接口芯片及热插拔系统 Download PDFInfo
- Publication number
- CN117033280A CN117033280A CN202310760957.5A CN202310760957A CN117033280A CN 117033280 A CN117033280 A CN 117033280A CN 202310760957 A CN202310760957 A CN 202310760957A CN 117033280 A CN117033280 A CN 117033280A
- Authority
- CN
- China
- Prior art keywords
- circuit
- pull
- bus
- sub
- hot plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000003071 parasitic effect Effects 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 8
- 238000003780 insertion Methods 0.000 abstract description 11
- 230000037431 insertion Effects 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000012806 monitoring device Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- QWCRAEMEVRGPNT-UHFFFAOYSA-N buspirone Chemical compound C1C(=O)N(CCCCN2CCN(CC2)C=2N=CC=CN=2)C(=O)CC21CCCC2 QWCRAEMEVRGPNT-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
Abstract
本发明实施例提供一种用于I2C总线的热插拔保护电路、接口芯片及热插拔系统，属于热插拔技术领域。该电路热插拔保护电路包括控制电路、上拉电路和切断电路，控制电路的两个输入端分别接入I2C总线和次板电源VDD，输出端连接上拉电路的第一输入端，切断电路的输入端连接VDD，输出端连接上拉电路的第二输入端，上拉电路的输出端接入I2C总线。所述控制电路被配置为在VDD先插入的情况下，在设定时间导通上拉电路，以通过上拉电路来拉高悬空的I2C总线。所述切断电路被配置为在I2C总线先插入的情况下，切断VDD与I2C总线之间的电流流入通路。本发明实施例解决了由于插入顺序和上电顺序导致的不良热插拔的缺陷，减少了软硬件负担。
Description
技术领域
本发明涉及热插拔技术领域，具体地涉及一种用于I2C总线的热插拔保护电路、接口芯片及热插拔系统。
背景技术
如图1所示，次板上的I2C(Inter-Integrated Circuit)设备与主板之间的数据通信的硬件实现依赖于I2C总线(包括定义的数据线SDA和时钟线SCL，下文也简称总线)及其适配的次板电源VDD和地线GND。但是，当次板上的I2C设备以板卡形式实现热插拔功能时，I2C总线及次板电源VDD的插入顺序不可知，易造成I2C总线异常拉低或拉高，并干扰其他挂载在I2C总线上的设备；或者，由于上电顺序的原因，可能会输出错误的电平信号。对此，现有技术方案通常是引入ID总线，并在次板上配置与该ID总线相适配的含有中断程序的监测设备，通过该监测模块来判断I2C设备的插入或拔出状态。但是，这一方案需要额外添加ID总线和设计监测程序，往往造成更大的硬件负担和软件开销。
发明内容
本发明实施例的目的是提供一种用于I2C总线的热插拔保护电路、接口芯片及热插拔系统，用于至少部分地解决上述技术问题。
为了实现上述目的，本发明实施例提供一种用于I2C总线的热插拔保护电路，包括控制电路、上拉电路和切断电路，所述控制电路的两个输入端分别接入I2C总线和次板电源VDD，输出端连接所述上拉电路的第一输入端，所述切断电路的输入端连接所述次板电源VDD，输出端连接所述上拉电路的第二输入端，所述上拉电路的输出端接入所述I2C总线。所述控制电路被配置为在所述次板电源VDD先插入的情况下，在设定时间导通所述上拉电路，以通过所述上拉电路来拉高悬空的I2C总线。所述切断电路被配置为在所述I2C总线先插入的情况下，切断所述次板电源VDD与所述I2C总线之间通过所述上拉电路形成的电流流入通路。
优选地，所述控制电路包括在所述次板电源VDD和所述上拉电路之间依次连接的定时电路和开关电路，所述上拉电路包括并联设置于所述I2C总线和所述切断电路之间的第一上拉子电路和第二上拉子电路，并且所述第一上拉子电路直接连接所述定时电路，而所述第二上拉子电路通过所述开关电路连接所述定时电路。其中，所述定时电路被配置为：在所述次板电源VDD先插入的情况下，在所述设定时间内导通所述第一上拉子电路和经过所述开关电路导通所述第二上拉子电路；以及在所述设定时间之后，断开所述第一上拉子电路，而驱动所述开关电路维持所述第二上拉子电路的导通。
优选地，所述切断电路包括连接所述第一上拉子电路的第一断路器和连接所述第二上拉子电路的第二断路器，且当所述第一上拉子电路和所述第二上拉子电路各自具有内部寄生二极管时，所述第一断路器和所述第二断路器分别为与对应的寄生二极管形成反向连接的二极管。
优选地，所述第一断路器和所述第二断路器分别是第一二极管D1和第二二极管D2。所述第一上拉子电路包括第一电阻R1和第一PMOS管M1，所述第一电阻R1的一端连接所述I2C总线，另一端连接所述第一PMOS管M1的漏极，所述第一PMOS管M1的栅极连接所述定时电路，所述第一PMOS管M1的源极经由所述第一二极管D1连接所述次板电源VDD。所述第二上拉子电路包括第二电阻R2和第二PMOS管M2，所述第二电阻R2的一端连接所述I2C总线，另一端连接所述第二PMOS管M2的漏极，所述第二PMOS管M2的栅极经由所述开关电路连接所述定时电路，所述第二PMOS管M2的源极经由所述第二二极管D2连接所述次板电源VDD。其中，所述第一二极管D1和所述第二二极管D2的正极接入所述次板电源VDD，负极接入相应的PMOS管的源极。
优选地，所述第一电阻R1的阻值小于所述第二电阻R2。
优选地，所述定时电路包括：第三电阻R3和电容C1，其中所述第三电阻R3一端接入所述次板电源VDD，另一端接入所述电容C1的一端，所述电容C1的另一端接地，并且所述第三电阻R3和所述电容C1之间的连接线上引出该定时电路的输出端。
优选地，所述开关电路采用互锁逻辑门电路，且该互锁逻辑门电路的两个输入端分别接入所述定时电路的输出端和所述I2C总线。
本发明实施例还提供一种接口芯片，设置有上述任意的热插拔保护电路。
本发明实施例还提供一种用于I2C总线的热插拔系统，包括通过I2C总线实现数据通信的主板和次板，且所述次板上设置有上述任意的接口芯片。
优选地，所述次板上还设置有控制模块，该控制模块连接所述接口芯片和I2C设备，用于控制关联于所述I2C总线的通信。
通过上述技术方案，本发明实施例的热插拔保护电路无需专门的ID线和监测装置，能够自动针对I2C总线的插入状态，将悬空总线拉高以及切断I2C总线到次板电源的电流流入通路，从而既解决了热插拔过程中由于插入顺序和上电顺序导致不良热插拔、出现错误信号等缺陷，又减少了软硬件负担。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是实现主板与次板之间基于I2C总线的通信的常规硬件结构。
图2是本发明实施例的用于I2C总线的热插拔保护电路的功能结构示意图；
图3是本发明优选的实施例中的热插拔保护电路的功能结构示意图；
图4是本发明实施例的示例中的热插拔保护电路的电路图；
图5是PMOS管具有寄生二极管的示意图；以及
图6是本发明实施例的用于I2C总线的热插拔系统的功能结构示意图。
附图标记说明
100、控制电路；200、上拉电路；300、切断电路；400、CMOS反相器；500、ESD保护电路；110、定时电路；120、开关电路；130、缓冲电路；210、第一上拉子电路；220、第二上拉子电路；310、第一断路器；320、第二断路器。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图2是本发明实施例的用于I2C总线的热插拔保护电路的功能结构示意图。该热插拔保护电路适用于图1所示出的I2C设备热插拔的硬件架构，用于保护在主板与次板之间进行的I2C设备的热插拔，特别是针对热插拔过程中涉及关于I2C总线和次板电源VDD的先后插入情况进行保护。
如图2所示，所述热插拔保护电路包括控制电路100、上拉电路200和切断电路300，并且所述控制电路100的两个输入端(T1和T2)分别接入I2C总线和所述次板电源VDD，输出端连接所述上拉电路200的第一输入端，所述切断电路300的输入端连接所述次板电源VDD，输出端连接所述上拉电路200的第二输入端，所述上拉电路200的输出端接入所述I2C总线。
其中，所述控制电路100被配置为在所述次板电源VDD先插入的情况下，在设定时间导通所述上拉电路200，以通过所述上拉电路200来拉高悬空的I2C总线。所述切断电路300被配置为在所述I2C总线先插入的情况下，切断所述次板电源VDD与所述I2C总线之间通过所述上拉电路200形成的电流流入通路。
据此，本发明实施例的热插拔保护电路无需专门的ID线和监测装置，能够自动针对I2C总线的插入状态，将悬空总线拉高以及切断I2C总线到次板电源的电流流入通路，从而既解决了热插拔过程中由于插入顺序和上电顺序导致的不良热插拔、出现错误信号等缺陷，又减少了软硬件负担。
图3是本发明优选的实施例中的热插拔保护电路的功能结构示意图。如图3所示，在优选的实施例中，所述控制电路100包括在所述次板电源VDD和所述上拉电路200之间依次连接的定时电路110和开关电路120，所述上拉电路200包括并联设置于所述I2C总线和所述切断电路300之间的第一上拉子电路210和第二上拉子电路220，并且所述第一上拉子电路210直接连接所述定时电路110，而所述第二上拉子电路220通过所述开关电路120连接所述定时电路110。
其中，所述定时电路110被配置为：在所述次板电源VDD先插入的情况下，在所述设定时间内导通所述第一上拉子电路210和经过所述开关电路120导通所述第二上拉子电路220；以及在所述设定时间之后，断开所述第一上拉子电路210，而驱动所述开关电路维持所述第二上拉子电路220的导通。其中，所述定时电路110可采用常规的例如通过电阻电容组成的定时器电路，所述开关电路120可采用常规的例如通过互锁与非门实现的逻辑电路，而两个上拉子电路例如可通常上拉电阻实现。如此，在本发明优选的实施例中，可通过“定时+逻辑控制+上拉电阻”的方式实现对于悬空的I2C总线的拉高，该实现方式简单且成本较低。
更为优选地，所述切断电路300包括连接所述第一上拉子电路210的第一断路器310和连接所述第二上拉子电路220的第二断路器320，且当所述第一上拉子电路210和所述第二上拉子电路220各自具有内部寄生二极管时，所述第一断路器310和所述第二断路器320分别为与对应的寄生二极管形成反向连接的二极管。如此，通过反向连接的二极管直接切断了次板电源VDD与I2C总线之间的电流流入通路，以简单且经济的方式避免了在热插拔过程中因次板可能未完成上电的VDD将总线误拉低。
下面结合图4的示例来介绍图3的优选实施例的具体实现方案。
图4是本发明实施例的示例中的热插拔保护电路的电路图。根据图4，所述第一断路器310和所述第二断路器320分别是第一二极管D1和第二二极管D2；所述第一上拉子电路210包括第一电阻R1和第一PMOS管M1，所述第一电阻R1的一端连接所述I2C总线，另一端连接所述第一PMOS管M1的漏极，所述第一PMOS管M1的栅极连接所述定时电路，所述第一PMOS管M1的源极经由所述第一二极管D1连接所述次板电源VDD；所述第二上拉子电路220包括第二电阻R2和第二PMOS管M2，所述第二电阻R2的一端连接所述I2C总线，另一端连接所述第二PMOS管M2的漏极，所述第二PMOS管M2的栅极经由所述开关电路120连接所述定时电路110，所述第二PMOS管M2的源极经由所述第二二极管D2连接所述次板电源VDD。其中，所述第一二极管D1和所述第二二极管D2的正极接入所述次板电源VDD，负极接入相应的PMOS管的源极。
进一步地，所述定时电路110包括：第三电阻R3和电容C1，其中所述第三电阻R3一端接入所述次板电源VDD，另一端接入所述电容C1的一端，所述电容C1的另一端接地，并且所述第三电阻R3和所述电容C1之间的连接线上引出该定时电路的输出端。另外，如图4所示，所述开关电路120可采用互锁逻辑门电路(例如图中与非门实现)，且该互锁逻辑门电路的两个输入端(分别记为L1端和L2端)分别接入所述定时电路110的输出端和所述I2C总线，输出端(记为L3端)连接第二上拉子电路220。此外，可以理解的，还可在互锁逻辑门电路的输入输出端搭配缓冲电路130，其例如采用反相器实现。
结合该图4，本发明实施例的示例中涉及的I2C总线和次板电源VDD的先后插入顺序对热插拔的影响以及处理方案可具体描述如下。
第一，I2C总线插入而次板电源VDD未插入的情形。
该情形下，I2C总线端的信号通过第一电阻R1和第一PMOS管M1的寄生二极管串联电路至VDD端，而VDD端接入的是电源，表现为低阻抗，该低阻抗会使得I2C总线被拉低。因此，需要切断I2C总线到次板电源VDD的电流流入通路，防止热插拔过程中次板可能未完成上电的VDD将I2C总线误拉低。
对此，图4的示例中设置了所述第一二极管D1和所述第二二极管D2，，以切断I2C总线与次板电源VDD之间的电流流入通路。具体地，如图5所示，PMOS管的源极与漏极之间形成有寄生二极管，故而在图4的示例中，所述第一二极管D1和所述第二二极管D2与对应的PMOS管的寄生二极管呈现背靠背的反向连接，从而使得次板电源VDD和I2C总线之间无通路，进而可避免在I2C总线先插入的情况下，因VDD端的阻抗低而拉低I2C总线。
第二，次板电源VDD插入而I2C总线未插入的情形，即I2C总线悬空。
该情形下，由于次板电源VDD比I2C总线先插入，会导致次板I2C总线输入为悬空态，而I2C总线是双向通信(即，既是输入又是输出)，从而会产生不确定的输出。
针对这种情形，图4的示例中设计了具体的控制电路100和上拉电路200来配合进行解决。其中，部分元器件的参数被配置为：所述第一电阻R1的阻值远小于所述第二电阻R2，优选所述第一电阻R1为1kΩ电阻，所述第二电阻R2为100kΩ电阻，第三电阻为1000kΩ，电容C1为1pF电容。据此，当VDD上电后，第三电阻R3和电容C1形成一个时间常数为1us的定时器，其通过L1端的缓冲电路130产生了一个脉宽约为1us的低电平，使得I2C总线通过1kΩ电阻通路(即第一上拉子电路210)被上拉，若I2C总线未完成插入，则高阻态的总线被上拉至高，并且通过反相器400、互锁逻辑门电路的L2端、输出端L3的缓冲器130组成的结构将100kΩ电阻通路(即第二上拉子电路220)也导通。当1us后，定时器输出恢复为高，1kΩ电阻上拉被断开，I2C总线继续通过100kΩ电阻通路被上拉。如此，直到I2C总线插入后的某时刻，主板将总线拉低，并且通过反相器400和互锁逻辑门电路的L2端、输出端L3的缓冲器130组成的结构将100kΩ电阻通路(即第二上拉子电路220)释放。即，从次板上电时刻开始，本示例的热插拔保护电路检测I2C总线信号，若总线为高阻，则将总线拉至高，直到总线完成插入并被主板拉至低电平后释放，以防止热插拔过程中由于次板的VDD电源管脚(和/或接地管脚)比总线管脚先插入导致的次板总线输入为悬空态而产生不确定的输出。
需说明的是，针对第二种情形，若I2C总线比次板电源VDD先完成插入，则该保护不起作用，其原因是由1kΩ和100kΩ电阻组成的网络，其上拉能力只能拉高悬空的总线，无法将被置低的总线拉高，因而不会影响I2C总线的正常功能。
此外，图4中还有部分便于实现处理来自控制模块的信号的元器件，它们的应用对于本领域技术人员是易于理解的，且与本发明实施例关联较小，故而在此不再进行赘述。
另外，出于总线保护的考虑，I2C总线端还可以设置ESD(静电放电，ElectrostaticDischarge)保护电路500，以防止ESD现象造成电子器件的失效。
回到图4，可以看到，即使添加了CMOS反相器400和ESD保护电路500，与I2C总线相连的电子器件包括：NMOS管的漏极，其源极接地；NMOS管及PMOS管的栅极。易知这些电子器件都不存在从总线到次板VDD的寄生，从而CMOS反相器400和ESD保护电路500不会异常拉低或拉高总线。
综上，该示例提出了一种无需ID总线和监测模块便可实现热插拔保护的电路，其在热插拔后检测I2C总线状态，并从两个方面进行热插拔保护，即：一方面，若总线悬空，则将之上拉到电源，而该上拉的能力较弱，不会影响主板将总线拉低；另一方面，若电源后于总线接入，切断了总线到次板电源的电流流入通路，避免总线通过该通路在热插拔过程中被错误拉低。需说明的是，关于接地线GND的插入顺序对热插拔的影响是与次板电源VDD一致的，故而在此不再进行赘述。
本发明实施例还提供一种接口芯片，设置有上述实施例中任意的热插拔保护电路。其中，如图6所示，所述接口芯片设置在次板上。
本发实施例还提供一种用于I2C总线的热插拔系统，其结构如图6所示，包括通过I2C总线实现数据通信的主板和次板，且所述次板上设置有上述的接口芯片以及控制模块。其中，关于接口芯片中的热插拔保护电路与所述控制模块的交互可参考图4来进行理解，而控制模块连接所述接口芯片和I2C设备，用于控制关联于所述I2C总线的通信。举例而言，所述控制模块控制所述I2C设备在VDD端和I2C总线端均接入无误时，进行设备上电、设备驱动加载等操作，还可控制I2C总线的初始化和驱动加载等。
需说明的是，关于该接口芯片及热插拔系统的更多实施细节及效果，可参考上述关于热插拔保护电路的实施例，在此不再进行赘述。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种用于I2C总线的热插拔保护电路，其特征在于，包括控制电路(100)、上拉电路(200)和切断电路(300)，所述控制电路(100)的两个输入端分别接入I2C总线和次板电源VDD，输出端连接所述上拉电路(200)的第一输入端，所述切断电路(300)的输入端连接所述次板电源VDD，输出端连接所述上拉电路(200)的第二输入端，所述上拉电路(200)的输出端接入所述I2C总线；
所述控制电路(100)被配置为在所述次板电源VDD先插入的情况下，在设定时间导通所述上拉电路(200)，以通过所述上拉电路(200)来拉高悬空的I2C总线；
所述切断电路(300)被配置为在所述I2C总线先插入的情况下，切断所述次板电源VDD与所述I2C总线之间通过所述上拉电路(200)形成的电流流入通路。
2.根据权利要求1所述的热插拔保护电路，其特征在于，所述控制电路(100)包括在所述次板电源VDD和所述上拉电路(200)之间依次连接的定时电路(110)和开关电路(120)，所述上拉电路(200)包括并联设置于所述I2C总线和所述切断电路(300)之间的第一上拉子电路(210)和第二上拉子电路(220)，并且所述第一上拉子电路(210)直接连接所述定时电路(110)，而所述第二上拉子电路(220)通过所述开关电路(120)连接所述定时电路(110)；
其中，所述定时电路(110)被配置为：在所述次板电源VDD先插入的情况下，在所述设定时间内导通所述第一上拉子电路(210)和经过所述开关电路(120)导通所述第二上拉子电路(220)；以及在所述设定时间之后，断开所述第一上拉子电路(210)，而驱动所述开关电路(120)维持所述第二上拉子电路(220)的导通。
3.根据权利要求2所述的热插拔保护电路，其特征在于，所述切断电路(300)包括连接所述第一上拉子电路(210)的第一断路器(310)和连接所述第二上拉子电路(220)的第二断路器(320)，且当所述第一上拉子电路(210)和所述第二上拉子电路(220)各自具有内部寄生二极管时，所述第一断路器(310)和所述第二断路器(320)分别为与对应的寄生二极管形成反向连接的二极管。
4.根据权利要求3所述的热插拔保护电路，其特征在于，所述第一断路器(310)和所述第二断路器(320)分别是第一二极管D1和第二二极管D2；
所述第一上拉子电路(210)包括第一电阻R1和第一PMOS管M1，所述第一电阻R1的一端连接所述I2C总线，另一端连接所述第一PMOS管M1的漏极，所述第一PMOS管M1的栅极连接所述定时电路(110)，所述第一PMOS管M1的源极经由所述第一二极管D1连接所述次板电源VDD；
所述第二上拉子电路(220)包括第二电阻R2和第二PMOS管M2，所述第二电阻R2的一端连接所述I2C总线，另一端连接所述第二PMOS管M2的漏极，所述第二PMOS管M2的栅极经由所述开关电路(120)连接所述定时电路(110)，所述第二PMOS管M2的源极经由所述第二二极管D2连接所述次板电源VDD；
其中，所述第一二极管D1和所述第二二极管D2的正极接入所述次板电源VDD，负极接入相应的PMOS管的源极。
5.根据权利要求4所述的热插拔保护电路，其特征在于，所述第一电阻R1的阻值小于所述第二电阻R2。
6.根据权利要求2所述的热插拔保护电路，其特征在于，所述定时电路(110)包括：第三电阻R3和电容C1，其中所述第三电阻R3一端接入所述次板电源VDD，另一端接入所述电容C1的一端，所述电容C1的另一端接地，并且所述第三电阻R3和所述电容C1之间的连接线上引出该定时电路(110)的输出端。
7.根据权利要求2所述的热插拔保护电路，其特征在于，所述开关电路(120)采用互锁逻辑门电路，且该互锁逻辑门电路的两个输入端分别接入所述定时电路(110)的输出端和所述I2C总线。
8.一种接口芯片，其特征在于，设置有权利要求1至7中任意一项所述的热插拔保护电路。
9.一种用于I2C总线的热插拔系统，其特征在于，包括通过I2C总线实现数据通信的主板和次板，且所述次板上设置有权利要求8所述的接口芯片。
10.根据权利要求9所述的热插拔系统，其特征在于，所述次板上还设置有控制模块，该控制模块连接所述接口芯片和I2C设备，用于控制关联于所述I2C总线的通信。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310760957.5A CN117033280A (zh) | 2023-06-26 | 2023-06-26 | 用于i2c总线的热插拔保护电路、接口芯片及热插拔系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310760957.5A CN117033280A (zh) | 2023-06-26 | 2023-06-26 | 用于i2c总线的热插拔保护电路、接口芯片及热插拔系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117033280A true CN117033280A (zh) | 2023-11-10 |
Family
ID=88601107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310760957.5A Pending CN117033280A (zh) | 2023-06-26 | 2023-06-26 | 用于i2c总线的热插拔保护电路、接口芯片及热插拔系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117033280A (zh) |
-
2023
- 2023-06-26 CN CN202310760957.5A patent/CN117033280A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7689841B2 (en) | USB circuit device for preventing reverse current from external device | |
| US20070247772A1 (en) | Esd clamp control by detection of power state | |
| CN101882469B (zh) | 保险丝电路、系统和方法 | |
| JPH05289788A (ja) | 通電中に接続可能な電気回路及びその接続方法 | |
| JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
| EP1929605A2 (en) | Transient triggered protection of ic components | |
| US5828233A (en) | Mixed mode CMOS input buffer with bus hold | |
| CN117033280A (zh) | 用于i2c总线的热插拔保护电路、接口芯片及热插拔系统 | |
| CN109739801B (zh) | 一种mcu芯片与soc芯片之间的串口电平转换电路 | |
| US5568060A (en) | Circuit board insertion circuitry for high reliability backplanes | |
| US6154058A (en) | Output buffer | |
| US7332899B2 (en) | Circuit arrangement for monitoring a voltage supply, and for reliable locking of signal levels when the voltage supply is below normal | |
| US7982499B2 (en) | Capacitive node isolation for electrostatic discharge circuit | |
| CN215267624U (zh) | 一种用于端口设备的风扇供电保护电路 | |
| US20210288486A1 (en) | Power supply system, power supply system control method, and circuit board | |
| US7145378B2 (en) | Configurable switch with selectable level shifting | |
| GB2056198A (en) | Power supplies for printed circuit boards | |
| CN112992237A (zh) | 一种存储卡控制电路、存储卡控制方法及存储介质 | |
| CN112398097A (zh) | 一种抑制高边驱动器浪涌电流的电路及方法 | |
| CN220121165U (zh) | 控制电路、装置及芯片 | |
| US7944239B2 (en) | System and method for providing live insertion | |
| CN105099716A (zh) | 包括故障保护的数字信息传输系统 | |
| EP0798728A1 (en) | Power-on reset signal generating circuit | |
| US20050140419A1 (en) | Circuit for auto-clamping input pins to a definite voltage during power-up or reset | |
| US20090244798A1 (en) | Power status notification method and power status notification circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |