JPH11284074A

JPH11284074A - 半導体デバイス用フューズ

Info

Publication number: JPH11284074A
Application number: JP10209598A
Authority: JP
Inventors: Hideyuki Fukuhara; 英之福原; Masanori Osumi; 正紀大角
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1998-03-30
Filing date: 1998-03-30
Publication date: 1999-10-15

Abstract

(57)【要約】【課題】レーザ光を照射して確実に切断できる半導体デ
バイス用フューズを提供する。【解決手段】本発明は、基板１１上に形成されるフュー
ズ３であり、そのフューズ本体１上のフューズ皮膜２表
面にストッパ層４を形成しておき、ストッパ層４上の絶
縁性薄膜２１、２７、２９をエッチング除去する際、ス
トッパ層４でエッチングの進行が停止するようにする。
絶縁性薄膜２１、２７、２９を除去した後、ストッパ層
４を除去すると、フューズ本体１上に形成されている絶
縁性薄膜１５、１６によってフューズ皮膜２が形成され
る。絶縁性薄膜をエッチングする際に、時間管理によっ
てフューズ皮膜２の膜厚を制御する必要がなくなるの
で、フューズ皮膜２の膜厚ばらつきの少ないフューズ３
を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体デバイスに用
いられるフューズにかかり、特に、非腐食性材料で構成
されたフューズのフューズ皮膜に関する。

【０００２】

【従来の技術】現在では、半導体デバイスの集積度が向
上しており、不良回路を救済するための冗長回路をプロ
グラミングするときや、回路オプションを切り替えると
きに、半導体基板上のフューズを切断し、回路間を所望
の接続状態にする技術が用いられている。

【０００３】例えば不良回路を切り放すためには、ウェ
ハ状態の半導体デバイスを動作試験し、不良回路が特定
された後、フューズを切断して不良回路を切り放す必要
があるため、一般に、フューズ切断工程は、ダイシング
直前のウェハ状態での最終段階に置かれている。

【０００４】このようなフューズは、フューズ皮膜とフ
ューズ本体とで構成されており、フューズを切断する際
には、フューズ本体にレーザ光を照射し、加熱されたフ
ューズ本体は、単に熱溶解するのでなく、爆発的に蒸発
するようにされている。

【０００５】しかしながら動作試験を行う際には、ウェ
ハ表面は保護膜で覆われているので、不純物や水分に対
して保護された状態であるのに対し、フューズ本体上の
絶縁膜を所定膜厚にエッチングしてフューズ皮膜を構成
させるために、フューズ皮膜を形成する際には、フュー
ズ皮膜上の保護膜は除去されており、しかも、切断され
たフューズ本体の断面は露出しており、その状態でパッ
ケージングされると、フューズ本体の断面から腐食が進
行し、回路内の配線が劣化しまうという問題がある。

【０００６】そこで従来技術でも対策が採られており、
フューズ本体を非腐食性のポリシリコンで構成し、腐食
が進行しないようにしている。ポリシリコンから成る配
線には、例えばＤＲＡＭでは、ＭＯＳトランジスタのゲ
ート電極膜や、メモリー・セルのストレージキャパシタ
の電極膜に用いられており、それら電極膜を構成するポ
リシリコン薄膜が、切断しやすい形状にパターニングさ
れてフューズ本体が構成されている。

【０００７】図１１は、そのような従来技術のフューズ
１０３の平面図であり、図１０は、該フューズ１０３の
Ｉ−Ｉ線断面図であり、図９(ａ)及び(ｂ)は、その製造
工程を示す断面図である。

【０００８】このフューズ１０３は、半導体デバイス１
０９表面に設けられた窓開部１０５の底面に位置してお
り、非腐食性で導電性のポリシリコン薄膜で構成された
フューズ本体１０１と、該フューズ本体１０１表面に設
けられたフューズ被覆１０２で構成されている。

【０００９】このフューズ１０３を形成するためには、
先ず、シリコン単結晶から成る基板１１１上のロコス酸
化膜１１２表面に形成されたポリシリコン薄膜をパター
ニングしてフューズ本体１０１を形成した後、そのフュ
ーズ本体１０１上に絶縁性薄膜１１６、１２１、１２
７、１２９と、保護膜１３２を形成する(図９(ａ))。フ
ューズ本体１０１上には、層間配線は形成しないように
しておく。

【００１０】その状態で、最上層の保護膜１３２表面に
パターニングしたレジスト膜１８９を形成し、電極パッ
ド１３１表面を露出させるエッチング工程において、フ
ューズ本体１０１上の絶縁性薄膜１１６、１２１、１２
７、１２９をエッチングする。

【００１１】このエッチングでは、フューズ本体１０１
が露出しないようにし、フューズ本体１０１表面に残存
する絶縁性薄膜によってフューズ皮膜１０２が構成され
るようにすると、窓開部１０５の底面に、フューズ本体
１０１とフューズ皮膜１０２とから成るフューズ１０３
が形成される(図９(ｂ))。

【００１２】しかしながら、非腐食性薄膜は、層間の絶
縁性薄膜を形成する前に形成されており、基板１１１に
近い位置にある。そのため、フューズ本体１０１上には
多層の絶縁性薄膜１１６、１２１、１２７、１２９と保
護膜１３２が形成されてしまい、フューズ皮膜１０２を
構成する際にエッチング除去すべき膜厚が厚くなってし
まう。それに対し、エッチング除去せず、フューズ本体
１０１上に残存させ、フューズ皮膜１０２を構成させる
絶縁性薄膜の膜厚は薄いため、エッチング工程の時間管
理が困難である。

【００１３】また、絶縁性薄膜１１６、１２１、１２
７、１２９の膜厚はそれぞれ独立にばらつくため、フュ
ーズ本体１０１上の絶縁性薄膜１１６、１２１、１２
７、１２９の膜厚ばらつきは積算されて非常に大きな値
となり、その結果、フューズ本体１０１上に形成される
フューズ皮膜１０２の膜厚ばらつきは非常に大きな値と
なる。

【００１４】そのため、同一基板内に形成されるフュー
ズ１０３でも、フューズ皮膜１０２の膜厚が規定値より
も厚いものや、逆に薄いものが製造されるため、フュー
ズ１０３に規定強度のレーザ光を照射しても、フューズ
本体１０１が切断できず、フューズ切断の成功率が低
く、半導体デバイスの歩留まりを低下させる原因となっ
ていた。

【００１５】

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、切断成功率の高いフューズを提供することにあ
る。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、基板上に形成された非腐食
性の導電性薄膜で構成されたフューズ本体と、前記フュ
ーズ本体上に設けられた絶縁性薄膜で構成されたフュー
ズ皮膜とを有し、前記フューズ皮膜上からレーザ光を照
射すると、前記フューズ本体を切断可能に構成されたフ
ューズであって、前記フューズ皮膜上には互いに材質の
異なるストッパ層と絶縁性薄膜とがこの順に設けられ、
前記絶縁性薄膜がエッチング除去された後、前記ストッ
パ層がエッチング除去され、前記フューズ皮膜が露出さ
れていることを特徴とする。

【００１７】この請求項１記載のフューズでは、請求項
２記載の発明のように、前記フューズ本体と前記ストッ
パ層とは、ポリシリコン薄膜で構成することができる。

【００１８】請求項１又は請求項２のいずれか１項記載
のフューズでは、請求項３記載の発明のように、前記ス
トッパ層を除去した後、前記フューズ皮膜を表面をエッ
チングしてもよい。

【００１９】上述の本発明の構成によれば、フューズ本
体が基板上に形成された導電性薄膜で構成されており、
フューズ本体上に設けられたフューズ皮膜が絶縁性薄膜
で構成されている。このようなフューズでは、フューズ
皮膜上からレーザ光を照射すると、フューズ本体が単に
熱溶解するのではなく爆発的に蒸発するので、フューズ
を切断することができる。

【００２０】このフューズのフューズ皮膜上には、スト
ッパ層が形成され、該ストッパ層上には絶縁性薄膜が形
成されており、このフューズを構成する際には、先ず、
ストッパ層上の絶縁性薄膜がエッチング除去され、次い
で、ストッパ層がエッチング除去されてフューズ皮膜表
面が露出するようにされている。

【００２１】ストッパ層と、ストッパ層上の絶縁性薄膜
とを異なる材質で構成し、ストッパ層をエッチングせ
ず、絶縁性薄膜だけをエッチングするエッチングガスを
用いると、エッチングの進行はストッパ層で停止される
ので、ストッパ層上の絶縁性薄膜を全部除去することが
できる。

【００２２】このとき、ストッパ層の下層にあるフュー
ズ皮膜はエッチングされないので、今度は、フューズ皮
膜はエッチングせずストッパ層だけをエッチングするエ
ッチングガスを用いてストッパ層をエッチング除去する
と、フューズ皮膜表面を露出させることができる。

【００２３】従って、ストッパ層上の絶縁膜をエッチン
グ除去するときと、ストッパ層をエッチング除去すると
きは、エッチング量をエッチング時間に対応させて管理
する必要がない。また、フューズ皮膜はフューズ本体上
に形成したときの膜厚が維持されるので、基板面内での
膜厚ばらつきが少なくて済む。

【００２４】フューズ皮膜の膜厚を更に薄くする場合で
も、エッチング量はごく少ないため、エッチング時間が
短いので、エッチング量のばらつきは小さく、基板面内
での膜厚ばらつきも小さくて済む。

【００２５】

【発明の実施の形態】本発明のフューズは、図７(ｂ)の
符号３に示されている。このフューズ３の製造工程を説
明すると、図１〜図７を参照し、先ず、内部に拡散層が
形成され、表面にロコス酸化膜１２が形成された基板１
１(シリコン単結晶)を用意し(図１(ａ))、基板１１のシ
リコン単結晶面が露出した部分にゲート酸化膜１３を形
成する(図１(ｂ))。

【００２６】次に、ゲート酸化膜１３表面とロコス酸化
膜１２表面に、第１のポリシリコン薄膜１４と、シリコ
ン酸化膜から成る絶縁性薄膜１５をこの順に全面成膜し
(図１(ｃ))、その表面にパターニングしたレジスト膜８
１を形成する。その状態で、エッチングによって絶縁性
薄膜１５と第１のポリシリコン薄膜１４をパターニング
すると、ポリシリコン薄膜１４で構成されたフューズ本
体１とゲート電極６とが形成される。このとき、ゲート
酸化膜１３とロコス酸化膜１２とが部分的に露出する
(図１(ｄ))。

【００２７】レジスト膜８１を除去した後、表面にシリ
コン酸化膜から成る絶縁性薄膜１６を堆積し(図１
(ｅ))、その表面にパターニングしたレジスト膜８２を
形成する。絶縁性薄膜１６のうち、ゲート酸化膜１３表
面に形成された部分を、ゲート酸化膜１３と一緒にエッ
チング除去する(図１(ｆ))。レジスト膜８２を除去した
後、表面に、ストレージキャパシタの電極膜となる第２
のポリシリコン薄膜１７を全面成膜する(図２(ｇ))。

【００２８】その表面に窒化物１８を堆積し(図２
(ｈ))、窒化物１８表面にパターニングしたレジスト膜
８３を形成し、窒化物１８を、ストレージセルとなる部
分だけ残してエッチング除去する。レジスト膜８３を除
去した後、第３のポリシリコン薄膜１９を全面成膜し
(図２(ｊ))、次いで、異方性エッチングを行い、第３の
ポリシリコン薄膜１９のうち、窒化物１８の側面に形成
された部分以外を除去する(図２(ｋ))。

【００２９】残っている窒化物１８を除去した後、表面
に第４のポリシリコン薄膜２０を形成し(図３(ｌ))、パ
ターニングしたレジスト膜８４を第４のポリシリコン薄
膜２０表面に形成する。その状態でエッチングし、第４
のポリシリコン薄膜２０をパターニングすると、第４の
ポリシリコン薄膜２０によってストレージセルのプレー
ト電極７が形成される。このプレート電極７を形成する
際に、第４のポリシリコン薄膜２０のパターニングによ
って、フューズ本体１表面の２層の絶縁性薄膜膜１５、
１６上に、ストッパー層４が形成される(図３(ｍ))。

【００３０】レジスト膜８４を除去した後、シリコン酸
化膜から成る絶縁性薄膜２１を堆積し、その表面にパタ
ーニングしたレジスト膜８５を形成する。エッチングを
行い、絶縁性薄膜２１、１６及びゲート酸化膜１３にコ
ンタクトホール２２を形成する(図３(ｏ))。このコンタ
クトホール２２底面には、基板１１のシリコン単結晶表
面が露出している。

【００３１】次に、ビット線となる第５のポリシリコン
薄膜２３を堆積し、コンタクトホール２２内を第５のポ
リシリコン薄膜２３で充填する(図３(ｐ))。ポリシリコ
ン薄膜２３のうち、絶縁性薄膜２１表面に形成された部
分を除去すると、コンタクトホール２２内は、第５のポ
リシリコン薄膜２３が充填された状態で、表面に第５の
ポリシリコン薄膜２３が露出する(図４(ｇ))。

【００３２】表面に、高融点金属から成るグルー層２４
を全面成膜した後(図４(ｒ))、そのグルー層２４のう
ち、絶縁性薄膜２１表面に形成された部分をエッチング
除去し(図４(ｓ))、次いで、金属薄膜２５を全面成膜す
ると、コンタクトホール２２内の第５のポリシリコン薄
膜２３と金属薄膜２５とが、グルー層２４を介して接続
される(図４(ｔ))。

【００３３】金属薄膜２５表面にパターニングしたレジ
スト膜８６を形成し、金属薄膜２５をエッチングする
と、金属薄膜２５で構成された第１の金属配線膜２６
(ビット線)が形成される。この第１の金属配線膜２６
は、コンタクトホール内のグルー層２４と第５のポリシ
リコン薄膜２３を介して、ＭＯＳトランジスタの一旦に
接続され、そのＭＯＳトランジスタの他端がそれぞれス
トレージセル９０に接続される(図４(ｕ))。

【００３４】その表面にシリコン酸化膜から成る絶縁性
薄膜２７を全面成膜し(図５(ｖ))、その絶縁性薄膜２７
に図示しないヴィアホールを形成し、ヴィアホール底面
に第１の金属配線膜２６を露出させた後、金属薄膜を全
面成膜すると、その金属薄膜によってヴィアホール内が
充填される。

【００３５】金属薄膜表面にパターニングしたレジスト
膜８７を形成し、エッチングを行って第２の金属配線膜
２８を形成する。この状態では、ヴィアホール底面に露
出した第１の金属配線膜２６と絶縁性薄膜２７表面にあ
る第２の金属配線膜２８とは、ヴィアホールを介して電
気的に接続されている(図５(ｗ))。

【００３６】レジスト膜８７を除去した後、シリコン酸
化膜から成る絶縁性薄膜２９を形成し、その表面に金属
薄膜を全面成膜する。その金属薄膜表面にパターニング
したレジスト膜８８を形成してエッチングすると、絶縁
性薄膜２９表面に、第３の金属配線膜３０と電極パッド
３１とが形成される(図６(ｙ))。

【００３７】レジスト膜８８を除去した後、表面に保護
膜３２を全面成膜し(図６(ｚ))、その表面にパターニン
グしたレジスト膜８９を形成し、電極パッド３１上の保
護膜３２表面を露出した状態でエッチングすると、電極
パッド３１表面が露出したところでエッチングが停止
し、電極パッド３１上の保護膜３２が除去される。

【００３８】上述の、第１、第２、第３の金属配線膜２
６、２８、３０と電極パッド３１とを形成する際に、ス
トッパー層４上には金属薄膜が残らないようにしてお
き、また、レジスト膜８９をパターニングする際に、ス
トッパー層４上の保護膜３２も露出させておくと、電極
パッド３１上の保護膜３２がエッチングされる際に、ス
トッパー層４上に形成されている絶縁性薄膜２１、２
７、２９が一緒にエッチングされる。そのエッチングに
より窓開部５が形成され、その底面にストッパー層４が
露出したところでエッチングが停止する０(図７(ａ))。

【００３９】レジスト膜８９を除去した後、窓開部５底
面に露出したストッパー層４をエッチング除去すると、
フューズ本体１上に、二層の絶縁性薄膜１５、１６から
成るフューズ皮膜２(膜厚４０００Å〜６０００Å)が形
成されたフューズ３が形成される(図７(ｂ))。

【００４０】このフューズ３は、フューズ皮膜２の膜厚
が、二層の絶縁性薄膜１５、１６の膜厚を合計した膜厚
となっており、絶縁性薄膜１５、１６の形成時の膜厚が
維持されている。従って、基板１１面内での膜厚ばらつ
きが小さい。

【００４１】フューズ皮膜２が適切な膜厚になっている
ので、開口部５上からこのフューズ３にレーザ光を照射
すると、図８に示すように、フューズ本体１は確実に蒸
発し、フューズ３が切断される。

【００４２】切断後は、開口部５の側壁に、フューズ本
体１の切断面が露出するが(図示せず)、フューズ本体１
は非腐食性のポリシリコン薄膜で構成されているので、
切断面からの腐食の進行は起こらず、内部配線が劣化す
ることはない。

【００４３】なお、上記フューズ本体１は、第１のポリ
シリコン薄膜１４で構成し、ストッパ層２は、第４のポ
リシリコン薄膜２０で構成したが、ポリシリコン薄膜の
組合せはそれに限定されるものではない。また、ポリシ
リコン薄膜以外の薄膜(例えばＴｉＮ薄膜等)の薄膜で
も、非腐食性薄膜であれば、フューズ本体を構成するの
に用いることができる。

【００４４】更に、上記フューズ３を構成する際には、
ストッパ層４をエッチング除去した後、露出した絶縁性
薄膜１６の全部又は表面の一部分をエッチングし、フュ
ーズ皮膜２を薄くしてもよい。

【００４５】

【発明の効果】フューズ本体上のフューズ皮膜の膜厚を
エッチング時間で制御しないで済むので、膜厚ばらつき
が小さく、フューズ切断の成功率が高い。フューズ本
体、フューズ皮膜、及びストッパ層には、他の回路部分
で用いられている薄膜を転用しているので、成膜工程が
増加することはない。非腐食性の導電性薄膜によってフ
ューズ本体を構成しているので、内部配線が劣化するこ
とはない。

【図面の簡単な説明】

【図１】(ａ)〜(ｆ)：本発明の一実施形態のフューズの
製造過程を説明するための工程図

【図２】(ｇ)〜(ｋ)：その続きの部分を説明するための
工程図

【図３】(ｌ)〜(ｐ)：更に、その続きの部分を説明する
ための工程図

【図４】(ｑ)〜(ｕ)：更に、その続きの部分を説明する
ための工程図

【図５】(ｖ)〜(ｘ)：更に、その続きの部分を説明する
ための工程図

【図６】更に、その続きの部分を説明するための工程図
であって、 (ｙ)：パッド電極が形成されたところ (ｚ)：保護膜が形成されたところ

【図７】更に、その続きの部分を説明するための工程図
であって、 (ａ)：ストッパ層が露出したところ (ｂ)：フューズが完成したところ

【図８】そのフューズの切断状態を説明するための図

【図９】従来技術のフューズの製造工程を説明するため
の図であって、 (ａ)：保護膜が形成されたところ (ｂ)：フューズ皮膜が露出したところ

【図１０】従来技術のフューズを示す断面図

【図１１】従来技術のフューズを示す平面図

【符号の説明】

１……フューズ本体２……フューズ皮膜３……
フューズ４……ストッパ層１１……基板２
１、２７、２９、３２……絶縁性薄膜１４、１７、
１９、２０……ポリシリコン薄膜

Claims

【特許請求の範囲】

【請求項１】基板上に形成された非腐食性の導電性薄膜
で構成されたフューズ本体と、前記フューズ本体上に形成された絶縁性薄膜で構成され
たフューズ皮膜とを有し、前記フューズ皮膜上からレーザ光を照射すると、前記フ
ューズ本体を切断可能に構成されたフューズであって、前記フューズ皮膜上には互いに材質の異なるストッパ層
と絶縁性薄膜とがこの順に設けられ、前記絶縁性薄膜が
エッチング除去された後、前記ストッパ層がエッチング
除去され、前記フューズ皮膜が露出されていることを特
徴とするフューズ。
【請求項２】前記フューズ本体と前記ストッパ層とは、
ポリシリコン薄膜で構成されたことを特徴とする請求項
１記載のフューズ。
【請求項３】前記フューズ皮膜は、前記ストッパ層が除
去された後、表面をエッチングされたことを特徴とする
請求項１又は請求項２のいずれか１項記載のフューズ。