JPH11282891A

JPH11282891A - 集積回路の遅延時間計算装置及び方法並びに遅延時間計算プログラムを記録した記憶媒体

Info

Publication number: JPH11282891A
Application number: JP10081046A
Authority: JP
Inventors: Tadashi Yokoyama; 端横山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-03-27
Filing date: 1998-03-27
Publication date: 1999-10-15
Anticipated expiration: 2018-03-27
Also published as: JP3164055B2

Abstract

(57)【要約】【課題】遅延値データ出力後における回路又はレイア
ウト変更時の遅延時間計算を、精度よくかつ迅速に行え
るようにする。【解決手段】開示される集積回路の遅延時間計算装置
は、集積回路の各部分の遅延時間を計算して出力した後
の回路又はレイアウトの変更時、変更前と変更後の論理
回路の接続及びレイアウトの情報から、変更部分及び変
更によって遅延時間に影響を受ける周辺部分を検出する
変更部分及びその周辺部分を検出する手段３と、検出さ
れた変更部分及び周辺部分の情報と変更後の論理回路の
接続及びレイアウトの情報と集積回路の各部の遅延パラ
メータの情報とから、変更部分及び周辺部分の遅延値を
計算する遅延時間計算手段６と、変更前の集積回路の各
部分の遅延値を格納したデータファイルの情報を計算さ
れた遅延値の情報によって書き換えて出力する遅延値デ
ータ書き換え手段８とを備えて構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＬＳＩ（Large
Scale Integrated Circuit：集積回路）設計時に回路の
動作遅延時間の計算を行うための遅延時間計算システム
に係り、詳しくは、遅延値の計算後に回路変更またはレ
イアウト変更があった場合の遅延時間計算を、精度高く
高速に処理できる、集積回路の遅延時間計算装置及び方
法並びに遅延時間計算プログラムを記録した記憶媒体に
関する。

【０００２】

【従来の技術】ＬＳＩの設計時には、当該ＬＳＩの動作
遅延時間を計算することが必要であるが、そのための遅
延時間計算システムとしては、ＬＳＩの論理回路接続情
報を格納したファイルと、遅延パラメータのデータを収
容したライブラリファイルの内容を、遅延時間計算手段
に入力して、論理回路接続情報ファイル中のすべての回
路モジュールに対して遅延時間を計算することによっ
て、当該ＬＳＩの遅延値のデータを収容したファイルが
出力されるようにしたものが一般的であった。

【０００３】しかしながら、このような遅延時間計算シ
ステムの場合、ＬＳＩ中の特定のモジュール内におい
て、回路変更又はレイアウトの変更があった場合でも、
論理回路接続情報中の変更モジュール以外のすべての計
算対象モジュールに対して遅延時間の計算を行うことが
必要であった。このように、遅延時間に変更のないモジ
ュールに対しても、遅延時間の再計算が行われる結果、
遅延時間の計算処理に多大の時間を要するという問題が
あった。

【０００４】これに対して、ＬＳＩの論理回路接続情報
の一部が変更された場合でも、高速に動作遅延時間の計
算を行うことができる遅延時間計算装置として、例え
ば、特開平６−３４８７７７号公報に開示されたものが
知られている。図５は、上記第１の従来例の集積回路の
遅延時間計算装置のシステム構成を示すブロック図であ
る。図５において、変更後の論理回路接続情報１１は、
ＬＳＩの特定のモジュールに変更があったときの、変更
後の論理回路の接続情報を格納したファイルである。変
更があったモジュール情報１２は、ＬＳＩにおける回路
変更又はレイアウト変更があったモジュール名を示す情
報である。遅延パラメータライブラリファイル１３は、
ＬＳＩの遅延時間計算に必要な遅延パラメータのデータ
を格納したファイルである。遅延時間計算手段１４は、
変更があったモジュールの遅延時間を計算する。変更前
の遅延値データファイル１５は、ＬＳＩの回路変更又は
レイアウト変更前の遅延値データを格納したファイルで
ある。遅延値データ書き換え手段１６は、変更前の遅延
値データファイル１５における変更があった遅延値デー
タを、遅延時間計算手段１４で計算された遅延値によっ
て書き換える。変更後の遅延値データファイル１７は、
回路変更又はレイアウト変更後の遅延値データを格納し
たファイルである。

【０００５】次に、図５を参照して、この第１の従来例
の装置の動作を説明する。遅延時間計算装置から、遅延
値データが出力された後に、ＬＳＩの特定のモジュール
に回路変更又はレイアウト変更があった場合は、遅延時
間計算装置に変更後の論理回路接続情報１１及び遅延パ
ラメータライブラリファイル１３の内容が入力された状
態で、変更があったモジュール情報１２から、変更があ
ったモジュール名が指定されたとき、遅延時間計算手段
１４は、変更があったモジュール名を認識し、変更後の
論理回路接続情報１１及び遅延パラメータライブラリフ
ァイル１３の内容を参照して、変更があったモジュール
に対してのみ、遅延値の計算を行う。そして、変更前の
遅延値データファイル１５の内容を入力して、変更前の
遅延値データのうち、回路変更又はレイアウト変更があ
ったモジュールの遅延値を、遅延時間計算手段１４で計
算された遅延値で書き換えて、変更後の遅延値データフ
ァイル１７に出力する。

【０００６】また、ＬＳＩの論理回路接続情報の一部が
変更された場合でも、高速に動作遅延時間の計算を行う
ことができる遅延時間計算装置として、別の従来例が知
られている。図６は、上記第２の従来例の集積回路の遅
延時間計算装置のシステム構成を示すブロック図であ
る。図６において、変更前の論理回路接続情報２１は、
ＬＳＩの特定のモジュールに変更があった以前の論理回
路の接続情報を格納したファイルである。遅延パラメー
タライブラリファイル２２は、ＬＳＩの遅延時間計算に
必要な遅延パラメータのデータを格納したライブラリフ
ァイルである。遅延値制約情報２３は、ＬＳＩの遅延値
の制約条件を示す情報である。変更前の遅延値データフ
ァイル２４は、ＬＳＩの特定のモジュールに変更があっ
た以前のＬＳＩの遅延値データを格納したファイルであ
る。回路変更・遅延時間計算・遅延値データ書き換え手
段２５は、遅延値の制約条件を満たすようにＬＳＩの回
路を変更し、変更部分及び周辺部分のみの遅延時間を計
算し、変更前の遅延値データファイル２４の遅延値デー
タを書き換える。変更後の論理回路接続情報２６は、回
路変更後の論理回路の接続情報を格納するファイルであ
る。変更後の遅延値データファイル２７は、回路変更後
のＬＳＩの遅延値データを格納するファイルである。

【０００７】次に、図６を参照して、この第２の従来例
の装置の動作を説明する。ＬＳＩに対する遅延シミュレ
ーションの結果、所定の遅延制約を満たさなかったと
き、遅延制約を満たすようにＬＳＩの特定のモジュール
に回路変更又はレイアウト変更を行った場合は、遅延時
間計算装置に変更前の論理回路接続情報２１，遅延パラ
メータライブラリファイル２２，遅延値制約情報２３及
び変更前の遅延値データファイル２４の内容が入力され
た状態で、回路変更・遅延時間計算・遅延値データ書き
換え手段２５において、遅延値制約条件を満たすように
ＬＳＩの回路を変更し、変更部分及び、その回路変更に
より遅延値が変化する周辺部分についてのみ、遅延時間
を計算する。そして変更前の論理回路接続情報２１にお
いて、変更があった回路の論理回路接続情報を書き換え
て、変更後の論理回路接続情報２６を出力するととも
に、変更前の遅延値データファイル２４において、変更
があった回路の遅延値データを書き換えて、変更後の遅
延値データファイル２７を出力する。

【０００８】

【発明が解決しようとする課題】しかしながら、上記第
１の従来例にあっては、回路変更があったモジュールに
ついてのみ、遅延時間を計算しており、従って、その回
路変更が当該モジュール以外の部分の遅延値を変化させ
るものであった場合でも、その遅延値を計算していない
ため、精度の高い遅延時間計算を行うことができない、
という問題があった。また、変更モジュール内の変更部
分のみでなく、変更モジュール全体について遅延時間計
算を行うため、遅延時間計算処理に長時間を必要とする
という問題があった。また、上記第２の従来例にあって
は、回路変更処理と遅延時間計算処理とが一体化してい
るため、遅延時間計算を行いたい変更部分の情報を、遅
延時間計算手段の外部から与えることができないという
問題があった。

【０００９】この発明は、上述の事情に鑑みてなされた
ものであって、精度の高い遅延時間計算処理を行うこと
ができるとともに、遅延時間計算処理に必要な時間が短
く、さらに、遅延時間計算を行いたい変更部分の情報
を、遅延時間計算手段の外部から与えることが可能な、
集積回路の遅延時間計算装置及び方法並びに遅延時間計
算プログラムを記録した記憶媒体を提供することを目的
としている。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明に係る集積回路の遅延時間計算
装置は、集積回路を構成する各部分の遅延時間を計算し
て該集積回路の遅延値データを求めた後に回路又はレイ
アウトの変更があったとき、該変更前の論理回路の接続
及びレイアウトの情報と変更後の論理回路の接続及びレ
イアウトの情報とから、該変更部分及び該変更によって
遅延時間に影響を受ける周辺部分を検出する検出手段
と、検出された上記変更部分及び上記周辺部分の情報と
上記変更後の論理回路の接続及びレイアウトの情報と該
集積回路を構成する各部の遅延パラメータを格納したパ
ラメータファイルの情報とから、上記変更部分及び上記
周辺部分の遅延値を計算する計算手段と、変更前の上記
集積回路の各部分の遅延値を格納したデータファイルの
情報を上記計算された遅延値の情報によって書き換えて
出力するデータ書き換え手段とを備えてなることを特徴
としている。

【００１１】また、請求項２記載の発明は、請求項１記
載の発明に係る遅延時間計算装置であって、上記計算手
段が、上記変更部分及び上記周辺部分のセルの入力波形
鈍りを、前段セルの入力波形鈍りテーブルから前段セル
に基づく負荷容量をキーとして求め、上記変更部分及び
上記周辺部分のセルの遅延値を、当該セルの遅延値テー
ブルから入力波形鈍りと当該セルの負荷容量とをキーと
して求めるように構成されていることを特徴としてい
る。

【００１２】また、請求項３記載の発明に係る集積回路
の遅延時間計算方法は、集積回路を構成する各部分の遅
延時間を計算して該集積回路の遅延値データを求めた後
に回路又はレイアウトの変更があったとき、該変更前の
論理回路の接続及びレイアウトの情報と変更後の論理回
路の接続及びレイアウトの情報とから、該変更部分及び
該変更によって遅延時間に影響を受ける周辺部分を検出
する第１のステップと、検出された上記変更部分及び上
記周辺部分の情報と上記変更後の論理回路の接続及びレ
イアウトの情報と該集積回路を構成する各部の遅延パラ
メータを格納したパラメータファイルの情報とから、上
記変更部分及び上記周辺部分の遅延値を計算する第２の
ステップと、変更前の上記集積回路の各部分の遅延値を
格納したデータファイルの情報を上記計算された遅延値
の情報によって書き換えて出力する第３のステップとを
備えてなることを特徴としている。

【００１３】また、請求項４記載の発明は、請求項３記
載の発明に係る遅延時間計算方法であって、上記第２の
ステップにおいて、上記変更部分及び上記周辺部分のセ
ルの入力波形鈍りを、前段セルの入力波形鈍りテーブル
から前段セルに基づく負荷容量をキーとして求め、上記
変更部分及び上記周辺部分のセルの遅延値を、当該セル
の遅延値テーブルから入力波形鈍りと当該セルの負荷容
量とをキーとして求めることを特徴としている。

【００１４】また、請求項５記載の発明は、請求項３記
載の集積回路の遅延時間計算方法を実行するプログラム
を記録したコンピュータ読み取り可能な記録媒体であっ
て、集積回路を構成する各部分の遅延時間を計算して該
集積回路の遅延値データを求めた後に回路又はレイアウ
トの変更があったとき、該変更前の論理回路の接続及び
レイアウトの情報と変更後の論理回路の接続及びレイア
ウトの情報とから、該変更部分及び該変更によって遅延
時間に影響を受ける周辺部分を検出する第１のステップ
と、検出された上記変更部分及び上記周辺部分の情報と
上記変更後の論理回路の接続及びレイアウトの情報と該
集積回路を構成する各部の遅延パラメータを格納したパ
ラメータファイルの情報とから、上記変更部分及び上記
周辺部分の遅延値を計算する第２のステップと、変更前
の上記集積回路の各部分の遅延値を格納したデータファ
イルの情報を上記計算された遅延値の情報によって書き
換えて出力する第３のステップとを実行するプログラム
を記録したことを特徴としている。

【００１５】また、請求項６記載の発明は、請求項４記
載の集積回路の遅延時間計算方法を実行するプログラム
を記録したコンピュータ読み取り可能な記録媒体であっ
て、上記第２のステップにおいて、上記変更部分及び上
記周辺部分のセルの入力波形鈍りを、前段セルの入力波
形鈍りテーブルから前段セルに基づく負荷容量をキーと
して求め、上記変更部分及び上記周辺部分のセルの遅延
値を、当該セルの遅延値テーブルから入力波形鈍りと当
該セルの負荷容量とをキーとして求めるプログラムを記
録したことを特徴としている。

【００１６】さらに、請求項７記載の発明に係る集積回
路の遅延時間計算方法は、集積回路の設計において、該
集積回路を構成する各部分の遅延時間を計算して該集積
回路の遅延値データを求めた結果、該遅延値が所定の遅
延制約を満たさなかったとき、該遅延制約を満たすよう
に回路又はレイアウトの変更を行った後、該変更部分及
び該変更によって影響を受ける周辺回路に対して遅延計
算をやり直すことを特徴としている。

【００１７】また、請求項８記載の発明は、請求項７記
載の発明に係る集積回路の遅延時間計算方法であって、
上記回路の変更が、上記遅延制約を満たさない原因とな
っている回路部分における回路素子の追加又は削除又は
置換であることを特徴としている。

【００１８】また、請求項９記載の発明は、請求項７記
載の発明に係る集積回路の遅延時間計算方法であって、
上記レイアウトの変更が、上記遅延値を満たさない原因
となっている回路部分における配線容量の変化を伴う配
線長又は配線形状の変更であることを特徴としている。

【００１９】また、請求項１０記載の発明は、請求項７
記載の発明に係る集積回路の遅延時間計算方法であっ
て、上記周辺回路が、上記変更を受けた回路素子又は配
線の両隣に接続されている回路素子であることを特徴と
している。

【００２０】また、請求項１１記載の発明は、請求項７
記載の発明に係る集積回路の遅延時間計算方法であっ
て、上記遅延制約が、上記集積回路の設計において、該
集積回路の各部分又は全体の遅延時間が超えないことを
要求されている値であることを特徴としている。

【００２１】また、請求項１２記載の発明は、請求項
７，８，９，１０又は１１記載の発明に係る集積回路の
遅延時間計算方法であって、上記変更部分及び周辺回路
の遅延値が、該変更部分及び周辺回路の情報と変更後の
論理回路の接続及びレイアウトの情報と該集積回路を構
成する各部の遅延パラメータを格納したパラメータファ
イルの情報とから計算されることを特徴としている。

【００２２】また、請求項１３記載の発明は、請求項１
２記載の発明に係る集積回路の遅延時間計算方法であっ
て、上記遅延値の計算が、上記変更部分及び周辺回路の
セルの入力波形鈍りを、前段セルの入力波形鈍りテーブ
ルから前段セルに基づく負荷容量をキーとして求め、上
記変更部分及び周辺回路のセルの遅延値を、当該セルの
遅延値テーブルから入力波形鈍りと当該セルの負荷容量
とをキーとして求めることによって行われることを特徴
としている。

【００２３】

【作用】この発明の構成では、集積回路の遅延時間を計
算する際に、この集積回路の遅延値データを求めた後に
回路又はレイアウトの変更があったときは、変更前の論
理回路の接続及びレイアウトの情報と、変更後の論理回
路の接続及びレイアウトの情報とから、変更部分及びこ
の変更によって遅延時間に影響を受ける周辺部分を検出
し、検出された変更部分及び周辺部分の情報と、変更後
の論理回路の接続及びレイアウトの情報と、集積回路を
構成する各部の遅延値パラメータを格納したファイルの
情報とから、変更後の集積回路の遅延時間を計算して、
変更前の集積回路の遅延値を格納したデータファイルの
情報を計算された遅延値の情報によって書き換えて、変
更後の遅延値データファイルを生成するようにしたの
で、精度の高い遅延時間計算処理を行うことができると
ともに、遅延時間計算処理に必要な時間が短く、さら
に、遅延時間計算を行いたい変更部分の情報を、遅延時
間計算手段の外部から与えることが可能である。

【００２４】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行なう。図１は、この発明の一実施例である
集積回路の遅延時間計算装置の電気的構成を示すブロッ
ク図、図２は、ＬＳＩにおける回路変更の具体例を示す
図、図３は、この装置における遅延値の計算手法を説明
するための図、図４は、この装置における入力波形鈍り
と遅延値の算出方法を説明するための図である。この例
の集積回路の遅延時間計算装置は、図１に示すように、
変更前の論理回路接続及びレイアウト情報１と、変更後
の論理回路接続及びレイアウト情報２と、変更部分及び
その周辺部分を検出する手段３と、変更部分及びその周
辺部分の情報４と、遅延パラメータライブラリファイル
５と、遅延時間計算手段６と、変更前の遅延値データフ
ァイル７と、遅延値データ書き換え手段８と、変更後の
遅延値データファイル９とから概略構成されている。

【００２５】変更前の論理回路接続及びレイアウト情報
１は、ＬＳＩの特定の部分に変更があった以前の論理回
路の接続情報及び論理回路のレイアウトの情報を格納し
たファイルである。変更後の論理回路接続及びレイアウ
ト情報２は、ＬＳＩの特定の部分に変更があったとき
の、変更後の論理回路の接続情報及び論理回路のレイア
ウトの情報を格納したファイルである。変更部分及びそ
の周辺部分を検出する手段３は、変更前の論理回路接続
及びレイアウト情報１と、変更後の論理回路接続及びレ
イアウト情報２とを入力して、変更部分及びその変更に
よって遅延値が変化する周辺部分を検出して、それらの
情報を出力する。変更部分及びその周辺部分の情報４
は、検出された変更部分及びその周辺部分の情報を格納
するファイルである。遅延パラメータライブラリファイ
ル５は、ＬＳＩの遅延時間計算に必要な遅延パラメータ
のデータを格納したライブラリファイルである。遅延時
間計算手段６は、変更後の論理回路接続及びレイアウト
情報２と、変更部分及びその周辺部分の情報４と、遅延
パラメータライブラリファイル５の情報とから、変更部
分及びその変更によって遅延値が変化する周辺部分につ
いて遅延時間を計算する。変更前の遅延値データファイ
ル７は、ＬＳＩの特定の部分に変更があった以前のＬＳ
Ｉの各部の遅延値データを格納したファイルである。遅
延値データ書き換え手段８は、変更前の遅延値データフ
ァイル７上の遅延値を、遅延時間計算手段６で計算され
た遅延値によって書き換えて出力する。変更後の遅延値
データファイル９は、書き換えられたＬＳＩ各部の遅延
値データを格納するファイルである。

【００２６】次に、図１を参照して、この例の集積回路
の遅延時間計算装置の動作を説明する。この例におい
て、変更部分とは、変更された回路素子（論理素子）又
は配線を指す。また、ある部分の変更によって遅延値が
変化する周辺部分は、当該部分ごとに予め定められてお
り、例えば、変更部分に直接接続された配線及びこの配
線を介して接続された回路素子（論理素子）である。遅
延時間計算装置から、遅延値データが出力された後に、
ＬＳＩの特定の部分に回路変更又はレイアウト変更があ
った場合は、遅延時間計算装置に、変更前の論理回路接
続及びレイアウト情報１と、変更後の論理回路接続及び
レイアウト情報２とが入力された状態で、変更部分及び
その周辺部分を検出する手段３が、変更前後の回路接続
情報及び回路レイアウト情報から、変更部分及びその変
更によって遅延値が変化する周辺部分を検出して、それ
らの情報を変更部分及びその周辺部分の情報４へ出力す
る。そして遅延時間計算手段６が、変更部分及びその周
辺部分の情報４と、遅延パラメータライブラリファイル
５の情報によって、変更部分及びその変更によって遅延
値が変化する周辺部分について、遅延時間を計算する。
さらに、遅延値データ書き換え手段８が、変更前の遅延
値データファイル７上の変更部分及びその変更によって
遅延値が変化した周辺部分の遅延値データを、遅延時間
計算手段６で計算された遅延時間によって書き換えて、
変更後の遅延値データファイル９として出力する。

【００２７】次に、この例による回路変更に基づく遅延
時間の計算の具体例を説明する。この例においては、Ｌ
ＳＩの設計時に、回路の遅延計算をした後で、回路変更
またはレイアウトの変更があった場合、変更があったモ
ジュール全体の遅延時間を計算するのではなく、変更部
分及びその変更によって遅延値が変化する周辺部分のみ
について遅延値を計算する。例えば、図２（ａ）に示す
ような変更前のＬＳＩ１０の中に、例えばバッファから
なるセルＣＬ１，ＣＬ２，ＣＬ３，ＣＬ４が直列に接続
されている回路部分Ａがあったとする。そして、このＬ
ＳＩ１０に対し遅延シミュレーションを行った結果、こ
の回路部分Ａが遅延制約を満たしていなかったとする。
そこで、遅延制約を満たすために、図２（ｂ）に示すＬ
ＳＩ１０’の回路部分Ａ’のように、セルＣＬ２とＣＬ
３の間にバッファセルＣＬ５を挿入した場合について、
本願発明の遅延時間計算方法を説明する。

【００２８】ここで、本願発明で使用する遅延時間計算
モデルについて説明しておく。本願モデルでは、ある回
路の入力に変化があったとき、その変化が出力に現れる
までの時間をその回路の遅延時間Ｔｄと定義する。そし
て、このＴｄの値はその回路の入力信号の入力波形鈍り
Ｔｒｆと、その回路の出力端子に繋がれている負荷容量
ＣｔＢによってのみ決まると定義する。また、ある回路
に信号が入力されて、その信号に応答した出力信号の波
形鈍り（すなわち、次段の回路に対しては入力波形鈍り
Ｔｒｆになる）は、その回路の出力端子に接続された負
荷容量ＣｔＢによってのみ決まるとする。かかるモデル
を使用すると、図２（ｂ）に示すような回路変更があっ
たときは、セルＣＬ５とその前段及び次段にそれぞれ接
続されているセルＣＬ２，ＣＬ３についてのみ、遅延計
算を行えばよい。以降、図３及び図４を用いて、セルＣ
Ｌ２，ＣＬ５，ＣＬ３の遅延計算法を説明する。なお、
簡単化のために、ここでは、ＣＬ１〜ＣＬ５は、同じ種
類のバッファセルであると仮定して話を進める。

【００２９】ＣＬ５がＣＬ２とＣＬ３の間に挿入された
ことにより、ＣＬ２の負荷容量を計算し直すとともに、
新らに追加したＣＬ₅の負荷容量を求める必要がある。
この計算過程を示したのが図３（ａ），（ｂ）である。
すなわち、セルＣＬ２に着目した場合、図３（ａ）に示
すように、その出力側における容量は、セルＣＬ２とセ
ルＣＬ５との間の配線に基づく配線容量ＣＬＡと、セル
ＣＬ５の入力端子容量ＣｉＡとである。一方、セルＣＬ
５に対しての出力側における容量は、セルＣＬ５とセル
ＣＬ３との間の配線に基づく配線容量ＣＬＢと、セルＣ
Ｌ３の入力端子容量ＣｉＢである。これらは図３（ｂ）
に示すように、セルＣＬ２とセルＣＬ５との間の全容量
ＣｔＡと、セルＣＬ５とセルＣＬ３との間の全容量Ｃｔ
Ｂとに集約して考えることができる。以下においては、
ＣｔＡを前段セルＣＬ２の負荷容量と呼び、ＣｔＢを当
該セルＣＬ５の負荷容量と呼ぶ。

【００３０】まず、図３（ｃ），（ｄ）及び図４を用い
てセルＣＬ５の遅延時間の計算法を説明する。実際の遅
延値の計算は、定式化された式を用いて計算するのでは
なく、図４に示すように、負荷容量ＣｔＡ，ＣｔＢ、入
力波形鈍りＴｒｆ、遅延時間Ｔｄの関係を、実際の回路
から抽出したパラメータや回路シミュレーションを使用
して求めたパラメータを予めテーブルに格納しておき、
テーブルルックアップ手法を適用することによって行
う。具体的ステップを以下に示す。（１）まず、入力波形鈍り（Ｔｒｆ）を計算する。（ａ）前段セルＣＬ２の負荷容量（ＣｔＡ）を求める。ＣｔＡ＝配線容量ＣＬＡ＋ＣＬ５の入力端子容量ＣｉＡ（ｂ）前段セルＣＬ２の出力波形鈍りすなわちＣＬ５の
入力波形鈍りをテーブル（一次元）（図４（ａ）参照）
から、前段セルの負荷容量をキーとして参照して求め
る。なお、このテーブルにない負荷容量に対応する入力
波形鈍りは、既存値から補間によって求められる。図４
（ｂ）は、このテーブルの基となった、負荷容量と入力
波形鈍りとの関係を示すデータである。（２）次にセルＣＬ５の負荷容量（ＣｔＢ）を求める。ＣｔＢ＝配線容量ＣＬＢ＋次段セルＣＬ３の入力端子容
量ＣｉＢ（３）ＣＬ５のセル遅延値（Ｔｄ）を、当該セルの遅延
値テーブル（二次元）（図４（ｃ）参照）から、入力波
形鈍り（Ｔｒｆ）と当該セルの負荷容量（ＣｔＢ）とを
キーとして参照して、遅延値（Ｔｄ）を求める。なお、
このテーブルにない入力波形鈍りと負荷容量に対応する
遅延値は、既存値から補間によって求める。図４（ｄ）
は、このテーブルの基となった、当該セルの負荷容量及
び入力波形鈍りと、当該セルの遅延値との関係を示すデ
ータである。以上により、新たに挿入したセルＣＬ５の
遅延値が求まる。

【００３１】次に、ＣＬ２について遅延値Ｔｄを求め直
す方法を説明する。ＣＬ２の前段すなわちＣＬ１の負荷
容量は変更を受けていないので求め直す必要はない。そ
の負荷容量をキーにして図４（ａ）のテーブルを参照し
て対応するＴｒｆを求める。次に、求め直したＣＬ２の
負荷容量ＣｔＡとＴｒｆをキーにして図４（ｃ）のテー
ブルを参照すればＣＬ２の遅延時間Ｔｄが求まる。上述
したのと同様のプロセスを経て、ＣＬ３の遅延時間も求
め直すことができる。このようにして、回路変更部、い
まの場合は追加セルＣＬ５とその周辺回路ＣＬ２及びＣ
Ｌ３の遅延時間が求まる。図１に示された遅延値計算手
段６で、このようにして求めた各回路の遅延値を用い
て、遅延値データ書き換え手段８でそれぞれ対応する遅
延値を書き換える。なお、ＣＬ１〜ＣＬ５を同じ種類
のバッファセルと仮定したので、ＣＬ２，ＣＬ３及びＣ
Ｌ５について同じ種類のテーブルを参照したが、セルの
種類毎すなわち回路構成は同じでも駆動能力の違うセル
毎にテーブルを予め用意したり、回路の種類毎すなわち
回路構成が違う回路毎にテーブルを用意しておき、セル
毎に対応するテーブルを参照できることは当然である。

【００３２】以上においては、回路部分ＡにセルＣＬ５
を追加した場合について説明したが、回路部分ＡのＣＬ
２を種類の異なるバッファセルＣＬ２’で置換した場合
についても上述と同様の方法を用いて、ＣＬ１，ＣＬ
２’，ＣＬ３の遅延計算を行えばよい。また、回路部分
ＡからＣＬ３を削除したときは、ＣＬ２の負荷容量が変
わるのでＣＬ２の負荷容量を上述の手順に従って求め直
した後、ＣＬ２とＣＬ４について遅延値を計算し直せば
よい。この場合は、削除されたＣＬ３が回路変更部に当
たり、ＣＬ２とＣＬ４がその周辺回路に当たる。さら
に、回路部分Ａにおいてレイアウトの変更があって、例
えばＣＬ２とＣＬ３の間の配線長又は配線形状が変化し
たときは、配線容量の変化によって、ＣＬ２の負荷容量
が変化し、従ってＣＬ２の遅延時間が変化するととも
に、ＣＬ３の入力波形鈍りの変化によって、ＣＬ３の遅
延時間も変化する。この場合は、ＣＬ２とＣＬ３間の配
線の変更によって、遅延時間に影響を受けた周辺回路
は、ＣＬ２とＣＬ３である。

【００３３】上述のように、変更を受けた回路部のみで
はなく、その周辺回路まで遅延時間を計算し直している
ので、精度の高い遅延時間計算処理を行うことができる
とともに、変更が必要なところのみしか計算し直さない
ので処理時間を短くできる。さらに、遅延時間計算を行
いたい変更部分の情報を、遅延時間計算手段の外部から
与えることが可能である。

【００３４】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、遅延時間
計算の対象となるセルは、バッファに限らず、ゲート又
はその他の素子であってもよい。また、変更部分は、モ
ジュール内の一部の回路又は配線に限らず、当該モジュ
ール全体であってもよい。この例の遅延時間計算装置
は、その全部または一部がハードウエア構成であるとソ
フトウエア構成であるとを問わない。この例の遅延時間
計算装置の全部又は一部がＣＰＵ（中央処理装置）と、
ＲＯＭやＲＡＭ等の内部記憶装置と、ＦＤＤ（フレキシ
ブルディスクドライバ）、ＨＤＤ（ハードディスクドラ
イバ）、ＣＤ−ＲＯＭドライバ等の外部記憶装置と、キ
ーボードやマウス等の入力装置と、表示装置とを有する
コンピュータによって構成されている態様が好ましく、
この場合、ＦＤ（フレキシブルディスク）やＨＤ（ハー
ドディスク）やＣＤ−ＲＯＭ等の記録媒体には、上述の
実施例の処理をコンピュータに実行させる遅延時間計算
プログラムが記録されている態様が好ましい。記録媒体
は、半導体メモリその他の記録媒体でもよい。このよう
な構成において、遅延時間計算プログラムは、記録媒体
からコンピュータに読み込まれてコンピュータの動作を
制御し、コンピュータは、遅延時間計算プログラムが稼
動すると、上述の遅延時間計算装置の機能を実行する。

【００３５】

【発明の効果】以上説明したように、この発明によれ
ば、ＬＳＩ設計のための遅延時間計算システムにおい
て、遅延値データ出力後に、回路変更またはレイアウト
の変更があった場合、変更部分のみでなく、その変更に
より遅延値が変化する周辺部分についても、遅延時間計
算を行うので、ＬＳＩの回路変更またはレイアウト変更
後の遅延時間計算を、精度高く処理できるとともに、Ｌ
ＳＩの回路全体でなく、回路変更またはレイアウトの変
更があった部分、及びその変更によって遅延値が変化す
る周辺部分のみについて、遅延時間の計算を行うので、
遅延時間計算を高速に処理できる。さらに回路変更処理
と遅延時間計算処理とが分離しているので、遅延時間計
算を行いたい変更部分の情報を、遅延時間計算装置の外
部から与えることができる。

【図面の簡単な説明】

【図１】この発明の一実施例である集積回路の遅延時間
計算装置の電気的構成を示すブロック図である。

【図２】ＬＳＩにおける回路変更の具体例を示す図であ
る。

【図３】この装置における遅延値の計算手法を説明する
ための図である。

【図４】この装置における入力波形鈍りと遅延値の算出
方法を説明するための説明図である。

【図５】第１の従来例の集積回路の遅延時間計算装置の
システム構成を示すブロック図である。

【図６】第２の従来例の集積回路の遅延時間計算装置の
システム構成を示すブロック図である。

【符号の説明】

１変更前の論理回路接続及びレイアウト情報２変更後の論理回路接続及びレイアウト情報３変更部分及びその周辺部分を検出する手段（検
出手段）４変更部分及びその周辺部分の情報５遅延パラメータライブラリファイル（パラメー
タファイル）６遅延時間計算手段（計算手段）７変更前の遅延値データファイル（データファイ
ル）８遅延値データ書き換え手段（データ書き換え手
段）９変更後の遅延値データファイル（データファイ
ル）

Claims

【特許請求の範囲】

【請求項１】集積回路を構成する各部分の遅延時間を
計算して該集積回路の遅延値を求めた後に回路又はレイ
アウトの変更があったとき、該変更前の論理回路の接続
及びレイアウトの情報と変更後の論理回路の接続及びレ
イアウトの情報とから、該変更部分及び該変更によって
遅延時間に影響を受ける周辺部分を検出する検出手段
と、検出された前記変更部分及び前記周辺部分の情報と前記
変更後の論理回路の接続及びレイアウトの情報と該集積
回路を構成する各部の遅延パラメータを格納したパラメ
ータファイルの情報とから、前記変更部分及び前記周辺
部分の遅延値を計算する計算手段と、変更前の前記集積回路の各部分の遅延値を格納したデー
タファイルの情報を前記計算された遅延値の情報によっ
て書き換えて出力するデータ書き換え手段とを備えてな
ることを特徴とする集積回路の遅延時間計算装置。
【請求項２】前記計算手段が、前記変更部分及び前記
周辺部分のセルの入力波形鈍りを、前段セルの入力波形
鈍りテーブルから前段セルに基づく負荷容量をキーとし
て求め、前記変更部分及び前記周辺部分のセルの遅延値
を、当該セルの遅延値テーブルから入力波形鈍りと当該
セルの負荷容量とをキーとして求めるように構成されて
いることを特徴とする請求項１記載の集積回路の遅延時
間計算装置。
【請求項３】集積回路を構成する各部分の遅延時間を
計算して該集積回路の遅延値を求めた後に回路又はレイ
アウトの変更があったとき、該変更前の論理回路の接続
及びレイアウトの情報と変更後の論理回路の接続及びレ
イアウトの情報とから、該変更部分及び該変更によって
遅延時間に影響を受ける周辺部分を検出する第１のステ
ップと、検出された前記変更部分及び前記周辺部分の情報と前記
変更後の論理回路の接続及びレイアウトの情報と該集積
回路を構成する各部の遅延パラメータを格納したパラメ
ータファイルの情報とから、前記変更部分及び前記周辺
部分の遅延値を計算する第２のステップと、変更前の前記集積回路の各部分の遅延値を格納したデー
タファイルの情報を前記計算された遅延値の情報によっ
て書き換えて出力する第３のステップとを備えてなるこ
とを特徴とする集積回路の遅延時間計算方法。
【請求項４】前記第２のステップにおいて、前記変更
部分及び前記周辺部分のセルの入力波形鈍りを、前段セ
ルの入力波形鈍りテーブルから前段セルに基づく負荷容
量をキーとして求め、前記変更部分及び前記周辺部分の
セルの遅延値を、当該セルの遅延値テーブルから入力波
形鈍りと当該セルの負荷容量とをキーとして求めること
を特徴とする請求項３記載の集積回路の遅延時間計算方
法。
【請求項５】請求項３記載の集積回路の遅延時間計算
方法を実行するプログラムを記録したコンピュータ読み
取り可能な記録媒体であって、集積回路を構成する各部
分の遅延時間を計算して該集積回路の遅延値を求めた後
に回路又はレイアウトの変更があったとき、該変更前の
論理回路の接続及びレイアウトの情報と変更後の論理回
路の接続及びレイアウトの情報とから、該変更部分及び
該変更によって遅延時間に影響を受ける周辺部分を検出
する第１のステップと、検出された前記変更部分及び前
記周辺部分の情報と前記変更後の論理回路の接続及びレ
イアウトの情報と該集積回路を構成する各部の遅延パラ
メータを格納したパラメータファイルの情報とから、前
記変更部分及び前記周辺部分の遅延値を計算する第２の
ステップと、変更前の前記集積回路の各部分の遅延値を
格納したデータファイルの情報を前記計算された遅延値
の情報によって書き換えて出力する第３のステップとを
実行するプログラムを記録したことを特徴とする遅延時
間計算プログラムを記録した記憶媒体。
【請求項６】請求項４記載の集積回路の遅延時間計算
方法を実行するプログラムを記録したコンピュータ読み
取り可能な記録媒体であって、前記第２のステップにお
いて、前記変更部分及び前記周辺部分のセルの入力波形
鈍りを、前段セルの入力波形鈍りテーブルから前段セル
に基づく負荷容量をキーとして求め、前記変更部分及び
前記周辺部分のセルの遅延値を、当該セルの遅延値テー
ブルから入力波形鈍りと当該セルの負荷容量とをキーと
して求めるプログラムを記録したことを特徴とする遅延
時間計算プログラムを記録した記憶媒体。
【請求項７】集積回路の設計において、該集積回路を
構成する各部分の遅延時間を計算して該集積回路の遅延
値データを求めた結果、該遅延値が所定の遅延制約を満
たさなかったとき、該遅延制約を満たすように回路又は
レイアウトの変更を行った後、該変更部分及び該変更に
よって影響を受ける周辺回路に対して遅延計算をやり直
すことを特徴とする集積回路の遅延時間計算方法。
【請求項８】前記回路の変更が、前記遅延制約を満た
さない原因となっている回路部分における回路素子の追
加又は削除又は置換であることを特徴とする請求項７記
載の集積回路の遅延時間計算方法。
【請求項９】前記レイアウトの変更が、前記遅延値を
満たさない原因となっている回路部分における配線容量
の変化を伴う配線長又は配線形状の変更であることを特
徴とする請求項７記載の集積回路の遅延時間計算方法。
【請求項１０】前記周辺回路が、前記変更を受けた回
路素子又は配線の両隣に接続されている回路素子である
ことを特徴とする請求項７記載の集積回路の遅延時間計
算方法。
【請求項１１】前記遅延制約が、前記集積回路の設計
において、該集積回路の各部分又は全体の遅延時間が超
えないことを要求されている値であることを特徴とする
請求項７記載の集積回路の遅延時間計算方法。
【請求項１２】前記変更部分及び周辺回路の遅延値
が、該変更部分及び周辺回路の情報と変更後の論理回路
の接続及びレイアウトの情報と該集積回路を構成する各
部の遅延パラメータを格納したパラメータファイルの情
報とから計算されることを特徴とする請求項７，８，
９，１０又は１１記載の集積回路の遅延時間計算方法。
【請求項１３】前記遅延値の計算が、前記変更部分及
び周辺回路のセルの入力波形鈍りを、前段セルの入力波
形鈍りテーブルから前段セルに基づく負荷容量をキーと
して求め、前記変更部分及び周辺回路のセルの遅延値
を、当該セルの遅延値テーブルから入力波形鈍りと当該
セルの負荷容量とをキーとして求めることによって行わ
れることを特徴とする請求項１２記載の集積回路の遅延
時間計算方法。