JPH1127958A - インバータ制御装置 - Google Patents
インバータ制御装置Info
- Publication number
- JPH1127958A JPH1127958A JP9174388A JP17438897A JPH1127958A JP H1127958 A JPH1127958 A JP H1127958A JP 9174388 A JP9174388 A JP 9174388A JP 17438897 A JP17438897 A JP 17438897A JP H1127958 A JPH1127958 A JP H1127958A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- inverter
- switching element
- circuit
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、インバータに発生する高調波や放
射雑音を低減することを目的とする。 【解決手段】 電圧基準ＶUVから、その極性に応じて複
数のスイッチング素子のうち対となって動作する一方の
スイッチング素子をオン固定するオンパルスを生成する
オンパルス生成回路１９，２３，２４，２５と、電圧基
準ＶUVをＰＷＭ変調して対となって動作する他方のスイ
ッチング素子をオン・オフするＰＷＭパルスに変換する
変換回路１４，１５，２６，２７とを有することを特徴
とする。
射雑音を低減することを目的とする。 【解決手段】 電圧基準ＶUVから、その極性に応じて複
数のスイッチング素子のうち対となって動作する一方の
スイッチング素子をオン固定するオンパルスを生成する
オンパルス生成回路１９，２３，２４，２５と、電圧基
準ＶUVをＰＷＭ変調して対となって動作する他方のスイ
ッチング素子をオン・オフするＰＷＭパルスに変換する
変換回路１４，１５，２６，２７とを有することを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、インバータに発生
する高調波や放射雑音の低減を可能としたインバータ制
御装置に関する。
する高調波や放射雑音の低減を可能としたインバータ制
御装置に関する。
【０００２】
【従来の技術】従来のインバータ制御装置を、電圧型イ
ンバータの制御装置を例にとり図１２乃至図１５を用い
て説明する。まず、図１２を用いて、電圧型インバータ
の主回路構成を説明する。同図（ａ）は単相インバータ
であり、１は３相の商用電源、２は３相のダイオード整
流器、３は平滑コンデンサ、４は自己消孤型のスイッチ
ング素子５ａ，５ｂ，５ｄ，５ｅで構成された単相イン
バータ、７は単相負荷、９は第１の電流検出器である。
同図（ｂ）は３相インバータであり、６は自己消孤型の
スイッチング素子５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ
で構成された３相インバータ、８は３相負荷、１０，１
１，１２は第２〜第４の電流検出器である。図１３は、
インバータ制御装置を示しており、１３は増幅器、１４
は３角波発生器、１５は比較変調回路である。
ンバータの制御装置を例にとり図１２乃至図１５を用い
て説明する。まず、図１２を用いて、電圧型インバータ
の主回路構成を説明する。同図（ａ）は単相インバータ
であり、１は３相の商用電源、２は３相のダイオード整
流器、３は平滑コンデンサ、４は自己消孤型のスイッチ
ング素子５ａ，５ｂ，５ｄ，５ｅで構成された単相イン
バータ、７は単相負荷、９は第１の電流検出器である。
同図（ｂ）は３相インバータであり、６は自己消孤型の
スイッチング素子５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ
で構成された３相インバータ、８は３相負荷、１０，１
１，１２は第２〜第４の電流検出器である。図１３は、
インバータ制御装置を示しており、１３は増幅器、１４
は３角波発生器、１５は比較変調回路である。
【０００３】ここでは、図１２（ａ）の単相インバータ
を例にとってインバータ制御装置による制御方法を説明
する。図１２（ｂ）の３相インバータについても原理的
には、同じで展開できる。３相の商用電源１からの３相
交流をダイオード整流器２で整流し、平滑コンデンサ３
で平滑することにより直流電圧を生成する。各スイッチ
ング素子５ａ，５ｂ，５ｄ，５ｅを任意のタイミングで
スイッチングすることにより、通常、負荷５に対して任
意の正弦波電流を流すように印加電圧を制御する。図１
４に、その制御波形を示す。いま、負荷７に流したい電
流基準波形をＩURとし、実際に流れている電流を第１の
電流検出器９で検出した波形をＩUFとする。このＩURと
ＩUFの差をとり、これを増幅器１３で増幅する。この増
幅出力が負荷７に印加すべき電圧基準ＶUVとなる。これ
を実際のスイッチング波形に変換するため、３角波発生
器１４からの３角波と電圧基準ＶUVとを比較変調回路１
５で比較して変調をかけ、ＰＷＭ（パルス幅変調）波形
とする。図１４は、この波形を示しており、３角波と基
準電圧ＶUVとの交点からそれぞれスイッチング素子５
ａ，５ｂ，５ｄ，５ｅのスイッチング信号Ｕ，Ｖ，Ｘ，
Ｙを生成している。ここで、ＵとＸ、ＶとＹはそれぞれ
反転の関係にあり、実際のスイッチング動作では、スイ
ッチング素子５ａと５ｄ、５ｂと５ｅのオフ時間を考慮
して、短絡の状態が発生しないようにインターロック時
間を設けるが、ここでは動作の説明に重点をおき省略し
ている。図１５は、この場合のインバータ４へ流れる電
流モードを示している。通常、負荷７はインダクタンス
負荷のため、印加電圧に対し、電流が遅れる。図１４で
は、３０゜の遅れの場合を示している。したがって、こ
の印加電圧に対する電流の遅れのため、負荷５に流れる
電流方向により、〜のモードにわかれ、各モードに
て、スイッチング素子がオンの場合とオフの場合の８つ
の流れ方がある。図１５では、回路を、スイッチング素
子を理想的なスイッチで表現し、電流が流れるダイオー
ドのみを記述し、各モードにおけるスイッチング素子の
オン時とオフ時の電流経路を別々に示してある。またイ
ンダクタンス負荷５両端の電圧極性を表示した回路図内
で実線はスイッチングオン時、点線はスイッチングオフ
時の電流方向を示し、インダクタンス負荷５両端の電圧
極性で○内はスイッチングオフ時の極性を示している。
図１５（ａ）のモードは、対となって動作するスイッ
チング素子５ａ，５ｅが同時にオンからオフに転じたと
き、同図（ｂ）のモードは、スイッチング素子５ａ，
５ｅがオフしてスイッチング素子５ｂ，５ｄが同時にオ
ンに転じたとき、同図（ｃ）のモードは、スイッチン
グ素子５ｂ，５ｄが同時にオンからオフに転じたとき、
同図（ｄ）のモードは、スイッチング素子５ｂ，５ｄ
がオフしてスイッチング素子５ａ，５ｅが同時にオンに
転じたときの電流の流れをそれぞれ示している。
を例にとってインバータ制御装置による制御方法を説明
する。図１２（ｂ）の３相インバータについても原理的
には、同じで展開できる。３相の商用電源１からの３相
交流をダイオード整流器２で整流し、平滑コンデンサ３
で平滑することにより直流電圧を生成する。各スイッチ
ング素子５ａ，５ｂ，５ｄ，５ｅを任意のタイミングで
スイッチングすることにより、通常、負荷５に対して任
意の正弦波電流を流すように印加電圧を制御する。図１
４に、その制御波形を示す。いま、負荷７に流したい電
流基準波形をＩURとし、実際に流れている電流を第１の
電流検出器９で検出した波形をＩUFとする。このＩURと
ＩUFの差をとり、これを増幅器１３で増幅する。この増
幅出力が負荷７に印加すべき電圧基準ＶUVとなる。これ
を実際のスイッチング波形に変換するため、３角波発生
器１４からの３角波と電圧基準ＶUVとを比較変調回路１
５で比較して変調をかけ、ＰＷＭ（パルス幅変調）波形
とする。図１４は、この波形を示しており、３角波と基
準電圧ＶUVとの交点からそれぞれスイッチング素子５
ａ，５ｂ，５ｄ，５ｅのスイッチング信号Ｕ，Ｖ，Ｘ，
Ｙを生成している。ここで、ＵとＸ、ＶとＹはそれぞれ
反転の関係にあり、実際のスイッチング動作では、スイ
ッチング素子５ａと５ｄ、５ｂと５ｅのオフ時間を考慮
して、短絡の状態が発生しないようにインターロック時
間を設けるが、ここでは動作の説明に重点をおき省略し
ている。図１５は、この場合のインバータ４へ流れる電
流モードを示している。通常、負荷７はインダクタンス
負荷のため、印加電圧に対し、電流が遅れる。図１４で
は、３０゜の遅れの場合を示している。したがって、こ
の印加電圧に対する電流の遅れのため、負荷５に流れる
電流方向により、〜のモードにわかれ、各モードに
て、スイッチング素子がオンの場合とオフの場合の８つ
の流れ方がある。図１５では、回路を、スイッチング素
子を理想的なスイッチで表現し、電流が流れるダイオー
ドのみを記述し、各モードにおけるスイッチング素子の
オン時とオフ時の電流経路を別々に示してある。またイ
ンダクタンス負荷５両端の電圧極性を表示した回路図内
で実線はスイッチングオン時、点線はスイッチングオフ
時の電流方向を示し、インダクタンス負荷５両端の電圧
極性で○内はスイッチングオフ時の極性を示している。
図１５（ａ）のモードは、対となって動作するスイッ
チング素子５ａ，５ｅが同時にオンからオフに転じたと
き、同図（ｂ）のモードは、スイッチング素子５ａ，
５ｅがオフしてスイッチング素子５ｂ，５ｄが同時にオ
ンに転じたとき、同図（ｃ）のモードは、スイッチン
グ素子５ｂ，５ｄが同時にオンからオフに転じたとき、
同図（ｄ）のモードは、スイッチング素子５ｂ，５ｄ
がオフしてスイッチング素子５ａ，５ｅが同時にオンに
転じたときの電流の流れをそれぞれ示している。
【０００４】
【発明が解決しようとする課題】従来のインバータ制御
装置では、インバータを構成する複数のスイッチング素
子のうち、対となって動作する両スイッチング素子を何
れもＰＷＭ制御するようになっていたため、インバータ
内の電流経路及びインダクタンス負荷両端の電圧極性は
目まぐるしく変化する。通常、スイッチングは数ｋＨｚ
オーダーで行われており、スイッチング素子の高速化や
装置の小型化、静音化、高性能化等により、このスイッ
チング周波数は高くなる傾向にある。しかし、逆に、こ
のスイッチング周波数が高くなることにより漏洩電流の
増加による機器誤動作や誘導ノイズによる影響、ラジオ
ノイズによる雑音等の不具合が発生してきている。
装置では、インバータを構成する複数のスイッチング素
子のうち、対となって動作する両スイッチング素子を何
れもＰＷＭ制御するようになっていたため、インバータ
内の電流経路及びインダクタンス負荷両端の電圧極性は
目まぐるしく変化する。通常、スイッチングは数ｋＨｚ
オーダーで行われており、スイッチング素子の高速化や
装置の小型化、静音化、高性能化等により、このスイッ
チング周波数は高くなる傾向にある。しかし、逆に、こ
のスイッチング周波数が高くなることにより漏洩電流の
増加による機器誤動作や誘導ノイズによる影響、ラジオ
ノイズによる雑音等の不具合が発生してきている。
【０００５】本発明は、上記に鑑みてなされたもので、
インバータに発生する高調波や放射雑音を低減すること
ができるとともにインバータの効率を向上させることが
できるインバータ制御装置を提供することを目的とす
る。
インバータに発生する高調波や放射雑音を低減すること
ができるとともにインバータの効率を向上させることが
できるインバータ制御装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、複数のスイッチング素子に
よりブリッジ構成されたインバータを制御するインバー
タ制御装置であって、電圧基準から、当該電圧基準の極
性に応じて前記複数のスイッチング素子のうち対となっ
て動作する一方のスイッチング素子をオン固定するオン
パルスを生成するオンパルス生成回路と、前記電圧基準
をＰＷＭ変調して前記対となって動作する他方のスイッ
チング素子をオン・オフするＰＷＭパルスに変換する変
換回路とを有することを要旨とする。この構成により、
ブリッジを構成する複数のスイッチング素子のうち対と
なって動作する一方のスイッチング素子がオン固定さ
れ、他方のスイッチング素子のみがＰＷＭパルスでオン
・オフされてインバータ負荷への印加電圧が可変され
る。また、他方のスイッチング素子オフ時の還流モード
では、循環電流がブリッジ内の相間を流れて、ブリッジ
前段の平滑コンデンサ等まで流れ出ることがない。
に、請求項１記載の発明は、複数のスイッチング素子に
よりブリッジ構成されたインバータを制御するインバー
タ制御装置であって、電圧基準から、当該電圧基準の極
性に応じて前記複数のスイッチング素子のうち対となっ
て動作する一方のスイッチング素子をオン固定するオン
パルスを生成するオンパルス生成回路と、前記電圧基準
をＰＷＭ変調して前記対となって動作する他方のスイッ
チング素子をオン・オフするＰＷＭパルスに変換する変
換回路とを有することを要旨とする。この構成により、
ブリッジを構成する複数のスイッチング素子のうち対と
なって動作する一方のスイッチング素子がオン固定さ
れ、他方のスイッチング素子のみがＰＷＭパルスでオン
・オフされてインバータ負荷への印加電圧が可変され
る。また、他方のスイッチング素子オフ時の還流モード
では、循環電流がブリッジ内の相間を流れて、ブリッジ
前段の平滑コンデンサ等まで流れ出ることがない。
【０００７】請求項２記載の発明は、複数のスイッチン
グ素子によりブリッジ構成されたインバータを制御する
インバータ制御装置であって、前記インバータの負荷に
並列接続され、前記スイッチング素子がオフに転じた還
流モード時に前記負荷を短絡して循環電流を当該負荷に
還流させる還流回路を有することを要旨とする。この構
成により、スイッチング素子がオフに転じた還流モード
で、循環電流が負荷と、この負荷に近接した還流回路の
間を流れる。
グ素子によりブリッジ構成されたインバータを制御する
インバータ制御装置であって、前記インバータの負荷に
並列接続され、前記スイッチング素子がオフに転じた還
流モード時に前記負荷を短絡して循環電流を当該負荷に
還流させる還流回路を有することを要旨とする。この構
成により、スイッチング素子がオフに転じた還流モード
で、循環電流が負荷と、この負荷に近接した還流回路の
間を流れる。
【０００８】請求項３記載の発明は、上記請求項１記載
のインバータ制御装置において、前記インバータの負荷
に並列接続され、前記ＰＷＭパルスでオン・オフされる
前記他方のスイッチング素子がオフに転じた還流モード
時に前記負荷を短絡して循環電流を当該負荷に還流させ
る還流回路を有することを要旨とする。この構成によ
り、ブリッジを構成する複数のスイッチング素子のうち
対となって動作する一方のスイッチング素子がオン固定
され、他方のスイッチング素子のみがＰＷＭパルスでオ
ン・オフされてインバータ負荷への印加電圧が可変され
る。また、他方のスイッチング素子オフ時の還流モード
では、循環電流が負荷と、この負荷に近接した還流回路
の間を流れる。
のインバータ制御装置において、前記インバータの負荷
に並列接続され、前記ＰＷＭパルスでオン・オフされる
前記他方のスイッチング素子がオフに転じた還流モード
時に前記負荷を短絡して循環電流を当該負荷に還流させ
る還流回路を有することを要旨とする。この構成によ
り、ブリッジを構成する複数のスイッチング素子のうち
対となって動作する一方のスイッチング素子がオン固定
され、他方のスイッチング素子のみがＰＷＭパルスでオ
ン・オフされてインバータ負荷への印加電圧が可変され
る。また、他方のスイッチング素子オフ時の還流モード
では、循環電流が負荷と、この負荷に近接した還流回路
の間を流れる。
【０００９】請求項４記載の発明は、上記請求項１記載
のインバータ制御装置において、前記インバータは、単
相ブリッジで構成された単相インバータであり、前記電
圧基準が正極性のときは前記単相ブリッジの一方の相で
対となって動作する一方のスイッチング素子をオン固定
して他方のスイッチング素子をＰＷＭパルスでオン・オ
フ制御し、前記電圧基準が負極性のときは前記単相ブリ
ッジの他方の相で対となって動作する一方のスイッチン
グ素子をオン固定して他方のスイッチング素子をＰＷＭ
パルスでオン・オフ制御することにより、前記単相イン
バータの負荷に印加する電圧を可変することを要旨とす
る。この構成により、単相インバータの場合、単相ブリ
ッジにおける一方の相及び他方の相の各一方のスイッチ
ング素子がオン固定され、各他方のスイッチング素子の
みがＰＷＭパルスでオン・オフされて単相インバータ負
荷への印加電圧が可変される。また、各他方のスイッチ
ング素子オフ時の還流モードでは、循環電流が単相ブリ
ッジ内の相間を流れて、単相ブリッジ前段の平滑コンデ
ンサ等まで流れ出ることがない。
のインバータ制御装置において、前記インバータは、単
相ブリッジで構成された単相インバータであり、前記電
圧基準が正極性のときは前記単相ブリッジの一方の相で
対となって動作する一方のスイッチング素子をオン固定
して他方のスイッチング素子をＰＷＭパルスでオン・オ
フ制御し、前記電圧基準が負極性のときは前記単相ブリ
ッジの他方の相で対となって動作する一方のスイッチン
グ素子をオン固定して他方のスイッチング素子をＰＷＭ
パルスでオン・オフ制御することにより、前記単相イン
バータの負荷に印加する電圧を可変することを要旨とす
る。この構成により、単相インバータの場合、単相ブリ
ッジにおける一方の相及び他方の相の各一方のスイッチ
ング素子がオン固定され、各他方のスイッチング素子の
みがＰＷＭパルスでオン・オフされて単相インバータ負
荷への印加電圧が可変される。また、各他方のスイッチ
ング素子オフ時の還流モードでは、循環電流が単相ブリ
ッジ内の相間を流れて、単相ブリッジ前段の平滑コンデ
ンサ等まで流れ出ることがない。
【００１０】請求項５記載の発明は、上記請求項２記載
のインバータ制御装置において、前記インバータは、単
相ブリッジで構成された単相インバータであり、ダイオ
ードとスイッチング素子を組み合わせた第１の還流回路
と、前記ダイオードとは逆向きのダイオードとスイッチ
ング素子を組み合わせた第２の還流回路とを前記負荷に
それぞれ並列接続し、前記負荷に流れる電流方向に応じ
て前記第１の還流回路と前記第２の還流回路とを切換え
て作動させることを要旨とする。この構成により、単相
インバータの場合、単相ブリッジにおける一方の相及び
他方の相の各他方のスイッチング素子がオフに転じた還
流モードで、循環電流が負荷に流れる電流方向に応じ
て、負荷と第１の還流回路の間、又は負荷と第２の還流
回路の間を流れる。
のインバータ制御装置において、前記インバータは、単
相ブリッジで構成された単相インバータであり、ダイオ
ードとスイッチング素子を組み合わせた第１の還流回路
と、前記ダイオードとは逆向きのダイオードとスイッチ
ング素子を組み合わせた第２の還流回路とを前記負荷に
それぞれ並列接続し、前記負荷に流れる電流方向に応じ
て前記第１の還流回路と前記第２の還流回路とを切換え
て作動させることを要旨とする。この構成により、単相
インバータの場合、単相ブリッジにおける一方の相及び
他方の相の各他方のスイッチング素子がオフに転じた還
流モードで、循環電流が負荷に流れる電流方向に応じ
て、負荷と第１の還流回路の間、又は負荷と第２の還流
回路の間を流れる。
【００１１】請求項６記載の発明は、上記請求項１記載
のインバータ制御装置において、前記インバータは、単
相ブリッジで構成された単相インバータであり、前記電
圧基準が正極性のときは前記単相ブリッジの一方の相で
対となって動作する一方のスイッチング素子をオン固定
して他方のスイッチング素子をＰＷＭパルスでオン・オ
フ制御し、前記電圧基準が負極性のときは前記単相ブリ
ッジの他方の相で対となって動作する一方のスイッチン
グ素子をオン固定して他方のスイッチング素子をＰＷＭ
パルスでオン・オフ制御し、前記単相インバータの負荷
には、ダイオードとスイッチング素子を組み合わせた第
１の還流回路と、前記ダイオードとは逆向きのダイオー
ドとスイッチング素子を組み合わせた第２の還流回路と
をそれぞれ並列接続し、前記一方及び他方の相における
前記他方のスイッチング素子がオフに転じた還流モード
時に前記負荷に流れる電流方向に応じて前記第１の還流
回路と前記第２の還流回路とを切換え作動させて前記負
荷を短絡し、循環電流を当該負荷に還流させることを要
旨とする。この構成により、単相インバータの場合、単
相ブリッジにおける一方の相及び他方の相の各一方のス
イッチング素子がオン固定され、各他方のスイッチング
素子のみがＰＷＭパルスでオン・オフされて単相インバ
ータ負荷への印加電圧が可変される。また、各他方のス
イッチング素子がオフに転じた還流モードでは、循環電
流が負荷に流れる電流方向に応じて、負荷と第１の還流
回路の間、又は負荷と第２の還流回路の間を流れる。
のインバータ制御装置において、前記インバータは、単
相ブリッジで構成された単相インバータであり、前記電
圧基準が正極性のときは前記単相ブリッジの一方の相で
対となって動作する一方のスイッチング素子をオン固定
して他方のスイッチング素子をＰＷＭパルスでオン・オ
フ制御し、前記電圧基準が負極性のときは前記単相ブリ
ッジの他方の相で対となって動作する一方のスイッチン
グ素子をオン固定して他方のスイッチング素子をＰＷＭ
パルスでオン・オフ制御し、前記単相インバータの負荷
には、ダイオードとスイッチング素子を組み合わせた第
１の還流回路と、前記ダイオードとは逆向きのダイオー
ドとスイッチング素子を組み合わせた第２の還流回路と
をそれぞれ並列接続し、前記一方及び他方の相における
前記他方のスイッチング素子がオフに転じた還流モード
時に前記負荷に流れる電流方向に応じて前記第１の還流
回路と前記第２の還流回路とを切換え作動させて前記負
荷を短絡し、循環電流を当該負荷に還流させることを要
旨とする。この構成により、単相インバータの場合、単
相ブリッジにおける一方の相及び他方の相の各一方のス
イッチング素子がオン固定され、各他方のスイッチング
素子のみがＰＷＭパルスでオン・オフされて単相インバ
ータ負荷への印加電圧が可変される。また、各他方のス
イッチング素子がオフに転じた還流モードでは、循環電
流が負荷に流れる電流方向に応じて、負荷と第１の還流
回路の間、又は負荷と第２の還流回路の間を流れる。
【００１２】請求項７記載の発明は、複数のスイッチン
グ素子により３相ブリッジに構成された３相インバータ
を制御するインバータ制御装置であって、前記３相ブリ
ッジにおける各相の電圧基準から最も点孤角の大きくな
るスイッチング素子の相を選別し、前記点孤角の大きい
間、当該スイッチング素子をオン固定するオンパルスを
生成するオンパルス生成回路と、前記電圧基準をＰＷＭ
変調して前記点孤角の大きくなるスイッチング素子の相
以外の相のスイッチング素子をオン・オフするＰＷＭパ
ルスに変換する変換回路とを有することを要旨とする。
この構成により、３相インバータの場合、３相ブリッジ
における各相のスイッチング素子のうち最も点孤角の大
きくなるスイッチング素子がオン固定され、他の相のス
イッチング素子のみがＰＷＭパルスでオン・オフされて
３相インバータ負荷への印加電圧が可変される。また、
他の相のスイッチング素子オフ時の還流モードでは、循
環電流が３相ブリッジ内の相間を流れて、３相ブリッジ
前段の平滑コンデンサ等まで流れ出ることがない。
グ素子により３相ブリッジに構成された３相インバータ
を制御するインバータ制御装置であって、前記３相ブリ
ッジにおける各相の電圧基準から最も点孤角の大きくな
るスイッチング素子の相を選別し、前記点孤角の大きい
間、当該スイッチング素子をオン固定するオンパルスを
生成するオンパルス生成回路と、前記電圧基準をＰＷＭ
変調して前記点孤角の大きくなるスイッチング素子の相
以外の相のスイッチング素子をオン・オフするＰＷＭパ
ルスに変換する変換回路とを有することを要旨とする。
この構成により、３相インバータの場合、３相ブリッジ
における各相のスイッチング素子のうち最も点孤角の大
きくなるスイッチング素子がオン固定され、他の相のス
イッチング素子のみがＰＷＭパルスでオン・オフされて
３相インバータ負荷への印加電圧が可変される。また、
他の相のスイッチング素子オフ時の還流モードでは、循
環電流が３相ブリッジ内の相間を流れて、３相ブリッジ
前段の平滑コンデンサ等まで流れ出ることがない。
【００１３】請求項８記載の発明は、上記請求項２記載
のインバータ制御装置において、前記インバータは、３
相ブリッジ構成された３相インバータであり、ダイオー
ドとスイッチング素子を組み合わせた第１の還流回路
と、前記ダイオードとは逆向きのダイオードとスイッチ
ング素子を組み合わせた第２の還流回路とを、前記３相
インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間
及びＷ−Ｕ相間にそれぞれ並列接続し、前記Ｕ−Ｖ相
間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じ
て前記第１の還流回路と前記第２の還流回路とをそれぞ
れ切換えて作動させることを要旨とする。この構成によ
り、３相インバータの場合、他の相のスイッチング素子
がオフに転じた還流モードで、循環電流が３相負荷にお
けるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電
流方向に応じて、負荷と第１の還流回路の間、又は負荷
と第２の還流回路の間を流れる。
のインバータ制御装置において、前記インバータは、３
相ブリッジ構成された３相インバータであり、ダイオー
ドとスイッチング素子を組み合わせた第１の還流回路
と、前記ダイオードとは逆向きのダイオードとスイッチ
ング素子を組み合わせた第２の還流回路とを、前記３相
インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間
及びＷ−Ｕ相間にそれぞれ並列接続し、前記Ｕ−Ｖ相
間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じ
て前記第１の還流回路と前記第２の還流回路とをそれぞ
れ切換えて作動させることを要旨とする。この構成によ
り、３相インバータの場合、他の相のスイッチング素子
がオフに転じた還流モードで、循環電流が３相負荷にお
けるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電
流方向に応じて、負荷と第１の還流回路の間、又は負荷
と第２の還流回路の間を流れる。
【００１４】請求項９記載の発明は、上記請求項７記載
のインバータ制御装置において、ダイオードとスイッチ
ング素子を組み合わせた第１の還流回路と、前記ダイオ
ードとは逆向きのダイオードとスイッチング素子を組み
合わせた第２の還流回路とを、前記３相インバータの３
相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間
にそれぞれ並列接続し、前記点孤角の大きくなるスイッ
チング素子の相以外の相のスイッチング素子がオフに転
じた還流モード時に前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ
−Ｕ相間に流れる電流方向に応じて前記第１の還流回路
と前記第２の還流回路とをそれぞれ切換え作動させて前
記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間を短絡し、循
環電流を当該各相間に還流させることを要旨とする。こ
の構成により、３相インバータの場合、３相ブリッジに
おける各相のスイッチング素子のうち最も点孤角の大き
くなるスイッチング素子がオン固定され、他の相のスイ
ッチング素子のみがＰＷＭパルスでオン・オフされて３
相インバータ負荷への印加電圧が可変される。また、他
の相のスイッチング素子がオフに転じた還流モードで
は、循環電流が３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相
間又はＷ−Ｕ相間に流れる電流方向に応じて、負荷と第
１の還流回路の間、又は負荷と第２の還流回路の間を流
れる。
のインバータ制御装置において、ダイオードとスイッチ
ング素子を組み合わせた第１の還流回路と、前記ダイオ
ードとは逆向きのダイオードとスイッチング素子を組み
合わせた第２の還流回路とを、前記３相インバータの３
相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間
にそれぞれ並列接続し、前記点孤角の大きくなるスイッ
チング素子の相以外の相のスイッチング素子がオフに転
じた還流モード時に前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ
−Ｕ相間に流れる電流方向に応じて前記第１の還流回路
と前記第２の還流回路とをそれぞれ切換え作動させて前
記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間を短絡し、循
環電流を当該各相間に還流させることを要旨とする。こ
の構成により、３相インバータの場合、３相ブリッジに
おける各相のスイッチング素子のうち最も点孤角の大き
くなるスイッチング素子がオン固定され、他の相のスイ
ッチング素子のみがＰＷＭパルスでオン・オフされて３
相インバータ負荷への印加電圧が可変される。また、他
の相のスイッチング素子がオフに転じた還流モードで
は、循環電流が３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相
間又はＷ−Ｕ相間に流れる電流方向に応じて、負荷と第
１の還流回路の間、又は負荷と第２の還流回路の間を流
れる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１６】図１乃至図３は、本発明の第１の実施の形
態を示す図である。本実施の形態は、前記図１２（ａ）
と同様の構成の単相インバータに適用したものである。
まず、図１を用いて、本実施の形態のインバータ制御装
置の構成を説明する。なお、図１、後述の第２の実施の
形態における図４及び第４の実施の形態における図１１
において、前記図１２、図１３における回路機器及び素
子等と同一ないし均等のものは、前記と同一符号を以っ
て示し、重複した説明を省略する。図１において、抵抗
器１６、ダイオード１７及びオペアンプ１８により負値
のみ出力するコンパレータ１９が構成され、抵抗器２
０，２１及びオペアンプ２２により反転回路２３が構成
されている。２４は正転ロジックであり、そのままの値
を出力する。２５は反転ロジックであり、反転した値を
出力する。上記のコンパレータ１９及び反転回路２３と
正転ロジック２４又は反転ロジック２５とで後述のオン
パルスを生成するオンパルス生成回路が構成されてい
る。２６，２７はＡＮＤロジックであり、３角波発生器
１４及び比較変調回路１５とＡＮＤロジック２６又は２
７とで電圧基準ＶUVをＰＷＭパルスに変換する変換回路
が構成されている。
態を示す図である。本実施の形態は、前記図１２（ａ）
と同様の構成の単相インバータに適用したものである。
まず、図１を用いて、本実施の形態のインバータ制御装
置の構成を説明する。なお、図１、後述の第２の実施の
形態における図４及び第４の実施の形態における図１１
において、前記図１２、図１３における回路機器及び素
子等と同一ないし均等のものは、前記と同一符号を以っ
て示し、重複した説明を省略する。図１において、抵抗
器１６、ダイオード１７及びオペアンプ１８により負値
のみ出力するコンパレータ１９が構成され、抵抗器２
０，２１及びオペアンプ２２により反転回路２３が構成
されている。２４は正転ロジックであり、そのままの値
を出力する。２５は反転ロジックであり、反転した値を
出力する。上記のコンパレータ１９及び反転回路２３と
正転ロジック２４又は反転ロジック２５とで後述のオン
パルスを生成するオンパルス生成回路が構成されてい
る。２６，２７はＡＮＤロジックであり、３角波発生器
１４及び比較変調回路１５とＡＮＤロジック２６又は２
７とで電圧基準ＶUVをＰＷＭパルスに変換する変換回路
が構成されている。
【００１７】次に、図２、図３を用いて、上述のように
構成されたインバータ制御装置の作用を説明する。電圧
基準ＶUVをコンパレータ１９に入力し、電圧基準ＶUVが
正値の時のみ負値を出力させる。この負値出力を反転回
路２３に入力し電圧基準ＶUVが正値の時のみ正値を出力
する信号を得る。この信号を正転ロジック２４を介して
Ｕ信号（オンパルス）を得る。また反転ロジック２５を
介してＶ信号（オンパルス）を得る。また、３角波発生
器１４と比較変調回路１５で電圧基準ＶUVをＰＷＭ変調
した波形とＵ信号とのＡＮＤ条件をＡＮＤロジック２６
でとってＰＷＭパルスを作り、これをＹ信号とし、同様
に電圧基準ＶUVをＰＷＭ変調した波形とＶ信号とのＡＮ
Ｄ条件をＡＮＤロジック２７でとってＰＷＭパルスを作
り、これをＸ信号とする。これらの処理により、図２に
示すように、電圧基準ＶUVが正値の時は、単相ブリッジ
におけるスイッチング素子５ａがオン固定（Ｕ信号）で
これと対となって動作するスイッチング素子５ｅのみを
ＰＷＭ制御（Ｙ信号）して負荷に印加する電圧を調整す
る。電圧基準ＶUVが負値の時は、スイッチング素子５ｂ
がオン固定（Ｖ信号）でこれと対となって動作するスイ
ッチング素子５ｄのみをＰＷＭ制御（Ｘ信号）して負荷
に印加する電圧を調整する。このように、本実施の形態
では、スイッチング素子５ａ、スイッチング素子５ｂの
スイッチングがＵ信号、Ｖ信号でオン固定となるので、
従来の対となる両素子５ａと５ｅ（Ｕ信号とＹ信号）又
は５ｂと５ｄ（Ｖ信号とＸ信号）がＰＷＭ制御される場
合（図２の（ｂ），（ｃ））と比較して明らかにスイッ
チング回数が減少する。
構成されたインバータ制御装置の作用を説明する。電圧
基準ＶUVをコンパレータ１９に入力し、電圧基準ＶUVが
正値の時のみ負値を出力させる。この負値出力を反転回
路２３に入力し電圧基準ＶUVが正値の時のみ正値を出力
する信号を得る。この信号を正転ロジック２４を介して
Ｕ信号（オンパルス）を得る。また反転ロジック２５を
介してＶ信号（オンパルス）を得る。また、３角波発生
器１４と比較変調回路１５で電圧基準ＶUVをＰＷＭ変調
した波形とＵ信号とのＡＮＤ条件をＡＮＤロジック２６
でとってＰＷＭパルスを作り、これをＹ信号とし、同様
に電圧基準ＶUVをＰＷＭ変調した波形とＶ信号とのＡＮ
Ｄ条件をＡＮＤロジック２７でとってＰＷＭパルスを作
り、これをＸ信号とする。これらの処理により、図２に
示すように、電圧基準ＶUVが正値の時は、単相ブリッジ
におけるスイッチング素子５ａがオン固定（Ｕ信号）で
これと対となって動作するスイッチング素子５ｅのみを
ＰＷＭ制御（Ｙ信号）して負荷に印加する電圧を調整す
る。電圧基準ＶUVが負値の時は、スイッチング素子５ｂ
がオン固定（Ｖ信号）でこれと対となって動作するスイ
ッチング素子５ｄのみをＰＷＭ制御（Ｘ信号）して負荷
に印加する電圧を調整する。このように、本実施の形態
では、スイッチング素子５ａ、スイッチング素子５ｂの
スイッチングがＵ信号、Ｖ信号でオン固定となるので、
従来の対となる両素子５ａと５ｅ（Ｕ信号とＹ信号）又
は５ｂと５ｄ（Ｖ信号とＸ信号）がＰＷＭ制御される場
合（図２の（ｂ），（ｃ））と比較して明らかにスイッ
チング回数が減少する。
【００１８】図３の表記方法は、前記図１４、図１５と
同様である。図３（ａ）のモードは、スイッチング素
子５ａがオン固定され、ＰＷＭ制御される５ｅがオンか
らオフに転じたとき、同図（ｂ）のモードは、スイッ
チング素子５ａ，５ｅがオフしてスイッチング素子５ｂ
がオン固定され、ＰＷＭ制御される５ｄがオンに転じた
とき、同図（ｃ）のモードは、スイッチング素子５ｂ
がオン固定され、ＰＷＭ制御される５ｄがオンからオフ
に転じたとき、同図（ｄ）のモードは、スイッチング
素子５ｂ，５ｄがオフしてスイッチング素子５ａがオン
固定され、ＰＷＭ制御される５ｅがオンに転じたときの
電流の流れをそれぞれ示している。図３と前記図１５を
比較すると、スイッチングオン時の電流経路は同じであ
るがスイッチングオフ時のダイオード還流モードでは、
電流が平滑コンデンサまで戻らずに単相ブリッジスタッ
ク内の相間のダイオードループに還流する。したがっ
て、これらのことからスイッチングによる高調波や放射
雑音が低減して他の機器等への悪影響が軽減されるとと
もにスイッチング回数が減ることにより、スイッチング
損失が減少して効率の向上がもたらされる。
同様である。図３（ａ）のモードは、スイッチング素
子５ａがオン固定され、ＰＷＭ制御される５ｅがオンか
らオフに転じたとき、同図（ｂ）のモードは、スイッ
チング素子５ａ，５ｅがオフしてスイッチング素子５ｂ
がオン固定され、ＰＷＭ制御される５ｄがオンに転じた
とき、同図（ｃ）のモードは、スイッチング素子５ｂ
がオン固定され、ＰＷＭ制御される５ｄがオンからオフ
に転じたとき、同図（ｄ）のモードは、スイッチング
素子５ｂ，５ｄがオフしてスイッチング素子５ａがオン
固定され、ＰＷＭ制御される５ｅがオンに転じたときの
電流の流れをそれぞれ示している。図３と前記図１５を
比較すると、スイッチングオン時の電流経路は同じであ
るがスイッチングオフ時のダイオード還流モードでは、
電流が平滑コンデンサまで戻らずに単相ブリッジスタッ
ク内の相間のダイオードループに還流する。したがっ
て、これらのことからスイッチングによる高調波や放射
雑音が低減して他の機器等への悪影響が軽減されるとと
もにスイッチング回数が減ることにより、スイッチング
損失が減少して効率の向上がもたらされる。
【００１９】図４乃至図６には、本発明の第２の実施の
形態を示す。図４において、自己消孤型スイッチング素
子２８及びダイオード２９で構成された第１の還流回路
３０と、自己消孤型スイッチング素子３１及び上記とは
逆向きのダイオード３２で構成された第２の還流回路３
３とが負荷７にそれぞれ並列接続されている。図５は、
第１の還流回路３０及び第２の還流回路３３の制御回路
を示しており、抵抗器３４、ダイオード３５及びオペア
ンプ３６によりコンパレータが構成され、抵抗器３７，
３８及びオペアンプ３９により反転回路が構成されてい
る。４０は正転ロジック、４１は反転ロジックである。
形態を示す。図４において、自己消孤型スイッチング素
子２８及びダイオード２９で構成された第１の還流回路
３０と、自己消孤型スイッチング素子３１及び上記とは
逆向きのダイオード３２で構成された第２の還流回路３
３とが負荷７にそれぞれ並列接続されている。図５は、
第１の還流回路３０及び第２の還流回路３３の制御回路
を示しており、抵抗器３４、ダイオード３５及びオペア
ンプ３６によりコンパレータが構成され、抵抗器３７，
３８及びオペアンプ３９により反転回路が構成されてい
る。４０は正転ロジック、４１は反転ロジックである。
【００２０】次に作用を説明する。図５におけるコンパ
レータ、反転回路、正転ロジック４０及び反転ロジック
４１が、前記図１における同様の構成の回路部分と略同
様に作用して、第１の電流検出器９によって検出された
負荷に流れる電流が正方向の場合には、ＩUFが正値にな
り、正転ロジック４０からのＶＵの信号がオンになっ
て、第１の還流回路３０のスイッチング素子２８が導通
する。また、ＩUFが負値になると反転ロジック４１から
のＵＶの信号がオンになって、第２の還流回路３３のス
イッチング素子３１が導通する。この場合の前記図３に
対応した各電流の流れれる経路を図６に示す。この制御
により、ＰＷＭ制御されるスイッチング素子がオフに転
じた各還流モードでは、循環電流が負荷７に並列に接続
した第１の還流回路３０又は第２の還流回路３３を流れ
る。一般的に負荷７とインバータ装置間はある一定の距
離があり、この間を電線ケーブルにより接続する。した
がって、この間での電流、電圧の急峻な変化は、漏れ電
流やノイズの発生に大きく影響する。この場合におい
て、本実施の形態では、ダイオードの還流モードについ
ては、循環電流が負荷７に近接したループで回ることに
なり、外部への悪影響を軽減することができる。
レータ、反転回路、正転ロジック４０及び反転ロジック
４１が、前記図１における同様の構成の回路部分と略同
様に作用して、第１の電流検出器９によって検出された
負荷に流れる電流が正方向の場合には、ＩUFが正値にな
り、正転ロジック４０からのＶＵの信号がオンになっ
て、第１の還流回路３０のスイッチング素子２８が導通
する。また、ＩUFが負値になると反転ロジック４１から
のＵＶの信号がオンになって、第２の還流回路３３のス
イッチング素子３１が導通する。この場合の前記図３に
対応した各電流の流れれる経路を図６に示す。この制御
により、ＰＷＭ制御されるスイッチング素子がオフに転
じた各還流モードでは、循環電流が負荷７に並列に接続
した第１の還流回路３０又は第２の還流回路３３を流れ
る。一般的に負荷７とインバータ装置間はある一定の距
離があり、この間を電線ケーブルにより接続する。した
がって、この間での電流、電圧の急峻な変化は、漏れ電
流やノイズの発生に大きく影響する。この場合におい
て、本実施の形態では、ダイオードの還流モードについ
ては、循環電流が負荷７に近接したループで回ることに
なり、外部への悪影響を軽減することができる。
【００２１】図７乃至図１０には、本発明の第３の実施
の形態を示す。本実施の形態は、前記図１２（ｂ）と同
様の構成の３相インバータに適用したものである。図７
を用いて、本実施の形態のインバータ制御装置の構成を
説明する。２４ａ〜２４ｃは正転ロジック、２５ａ〜２
５ｃは反転ロジックであり、コンパレータ１９及び反転
回路２３と正転ロジック２４ａ又は反転ロジック２５ａ
とでオンパルス生成回路が構成されている。４２〜４７
はＡＮＤロジック、４８，４９，５０は３角波変調回
路、５１〜５６はＡＮＤロジック、５７〜６２はＯＲロ
ジックであり、３角波変調回路４８とＡＮＤロジック５
１又は５２とで電圧基準ＶUVをＰＷＭパルスに変換する
変換回路が構成されている。その他、Ｖ，Ｗ相分の増幅
器、コンパレータ及び反転回路を含む回路系は図示省略
してある。
の形態を示す。本実施の形態は、前記図１２（ｂ）と同
様の構成の３相インバータに適用したものである。図７
を用いて、本実施の形態のインバータ制御装置の構成を
説明する。２４ａ〜２４ｃは正転ロジック、２５ａ〜２
５ｃは反転ロジックであり、コンパレータ１９及び反転
回路２３と正転ロジック２４ａ又は反転ロジック２５ａ
とでオンパルス生成回路が構成されている。４２〜４７
はＡＮＤロジック、４８，４９，５０は３角波変調回
路、５１〜５６はＡＮＤロジック、５７〜６２はＯＲロ
ジックであり、３角波変調回路４８とＡＮＤロジック５
１又は５２とで電圧基準ＶUVをＰＷＭパルスに変換する
変換回路が構成されている。その他、Ｖ，Ｗ相分の増幅
器、コンパレータ及び反転回路を含む回路系は図示省略
してある。
【００２２】次に、図８乃至図１０を用いて作用を説明
する。Ｕ相、Ｖ相、Ｗ相のそれぞれの電流基準ＩUR，Ｉ
VR，ＩWRからそれぞれの相の電流検出器出力ＩUF，
ＩVF，ＩWFを引き、各相の電圧基準ＶU ，ＶV ，ＶW が
得られる。それを基に単相インバータの場合と同様に各
電圧基準ＶU ，ＶV ，ＶW が正値と負値の信号Ｕ* ，Ｕ
-*，Ｖ* ，Ｖ-*，Ｗ* ，Ｗ-*を作り、さらに各相で他の
２相より電圧が高い区間Ｕ**，Ｖ**，Ｗ**及び逆に他の
２相より電圧の低い区間Ｘ**，Ｙ**，Ｚ**をＡＮＤロジ
ック４２〜４７のＡＮＤ条件で生成し、その電圧の高い
区間及び低い区間の間、即ち点孤角の大きい間、その点
孤角の大きくなるスイッチング素子をオンパルスでオン
に固定する。そのオン固定しているスイッチング素子の
相以外の相のスイッチング素子に印加する信号部分はＰ
ＷＭパルスとし、そのオンパルス及びＰＷＭパルスの合
成を図８に示すようなＵ，Ｘ，Ｖ，Ｙ，Ｗ，Ｚのスイッ
チング信号として各スイッチング素子５ａ〜５ｆに供給
する。
する。Ｕ相、Ｖ相、Ｗ相のそれぞれの電流基準ＩUR，Ｉ
VR，ＩWRからそれぞれの相の電流検出器出力ＩUF，
ＩVF，ＩWFを引き、各相の電圧基準ＶU ，ＶV ，ＶW が
得られる。それを基に単相インバータの場合と同様に各
電圧基準ＶU ，ＶV ，ＶW が正値と負値の信号Ｕ* ，Ｕ
-*，Ｖ* ，Ｖ-*，Ｗ* ，Ｗ-*を作り、さらに各相で他の
２相より電圧が高い区間Ｕ**，Ｖ**，Ｗ**及び逆に他の
２相より電圧の低い区間Ｘ**，Ｙ**，Ｚ**をＡＮＤロジ
ック４２〜４７のＡＮＤ条件で生成し、その電圧の高い
区間及び低い区間の間、即ち点孤角の大きい間、その点
孤角の大きくなるスイッチング素子をオンパルスでオン
に固定する。そのオン固定しているスイッチング素子の
相以外の相のスイッチング素子に印加する信号部分はＰ
ＷＭパルスとし、そのオンパルス及びＰＷＭパルスの合
成を図８に示すようなＵ，Ｘ，Ｖ，Ｙ，Ｗ，Ｚのスイッ
チング信号として各スイッチング素子５ａ〜５ｆに供給
する。
【００２３】図１０に各モードの電流経路を示す。ここ
では説明を簡略化するため、電圧、電流の位相差なしで
説明するが、位相遅れが発生しても電流の経路としては
図８の６モードとなり、図１０に示すように、ダイオー
ドに還流する還流モードでは３相ブリッジスタック内の
各ダイオードを介して循環し、平滑コンデンサを介さな
いことから、電流の経路を短くすることができ、またス
イッチング回数もオン固定により軽減することができ
る。
では説明を簡略化するため、電圧、電流の位相差なしで
説明するが、位相遅れが発生しても電流の経路としては
図８の６モードとなり、図１０に示すように、ダイオー
ドに還流する還流モードでは３相ブリッジスタック内の
各ダイオードを介して循環し、平滑コンデンサを介さな
いことから、電流の経路を短くすることができ、またス
イッチング回数もオン固定により軽減することができ
る。
【００２４】図１１には、本発明の第４の実施の形態を
示す。本実施の形態は、上記と同様の３相インバータに
適用した場合において、還流モード時に循環電流を３相
負荷に近隣した回路にてダイオード還流させるようにし
たものである。図１１において、自己消孤型スイッチン
グ素子２８ａ及びダイオード２９ａで構成された第１の
還流回路３０ａと、自己消孤型スイッチング素子３１ａ
及び上記とは逆向きのダイオード３２ａで構成された第
２の還流回路３３ａとが３相負荷８におけるＵ−Ｖ相間
にそれぞれ並列接続されている。自己消孤型スイッチン
グ素子２８ｂ及びダイオード２９ｂで構成された第１の
還流回路３０ｂと、自己消孤型スイッチング素子３１ｂ
及び上記とは逆向きのダイオード３２ｂで構成された第
２の還流回路３３ｂとがＶ−Ｗ相間にそれぞれ並列接続
されている。また、自己消孤型スイッチング素子２８ｃ
及びダイオード２９ｃで構成された第１の還流回路３０
ｃと、自己消孤型スイッチング素子３１ｃ及び上記とは
逆向きのダイオード３２ｃで構成された第２の還流回路
３３ｃとがＷ−Ｕ相間にそれぞれ並列接続されている。
示す。本実施の形態は、上記と同様の３相インバータに
適用した場合において、還流モード時に循環電流を３相
負荷に近隣した回路にてダイオード還流させるようにし
たものである。図１１において、自己消孤型スイッチン
グ素子２８ａ及びダイオード２９ａで構成された第１の
還流回路３０ａと、自己消孤型スイッチング素子３１ａ
及び上記とは逆向きのダイオード３２ａで構成された第
２の還流回路３３ａとが３相負荷８におけるＵ−Ｖ相間
にそれぞれ並列接続されている。自己消孤型スイッチン
グ素子２８ｂ及びダイオード２９ｂで構成された第１の
還流回路３０ｂと、自己消孤型スイッチング素子３１ｂ
及び上記とは逆向きのダイオード３２ｂで構成された第
２の還流回路３３ｂとがＶ−Ｗ相間にそれぞれ並列接続
されている。また、自己消孤型スイッチング素子２８ｃ
及びダイオード２９ｃで構成された第１の還流回路３０
ｃと、自己消孤型スイッチング素子３１ｃ及び上記とは
逆向きのダイオード３２ｃで構成された第２の還流回路
３３ｃとがＷ−Ｕ相間にそれぞれ並列接続されている。
【００２５】作用を説明する。前記図８、図１０に示す
電流モードにおいて、モードのとき、Ｕ−Ｖ相間のス
イッチング素子３１ａとＶ−Ｗ相間のスイッチング素子
２８ｂがオンになる。モードのとき、Ｕ−Ｖ相間のス
イッチング素子３１ａとＷ−Ｕ相間のスイッチング素子
２８ｃがオンになる。モードのとき、Ｗ−Ｕ相間のス
イッチング素子２８ｃとＶ−Ｗ相間のスイッチング素子
３１ｂがオンになる。モードのとき、Ｕ−Ｖ相間のス
イッチング素子２８ａとＶ−Ｗ相間のスイッチング素子
３１ｂがオンになる。モードのとき、Ｕ−Ｖ相間のス
イッチング素子２８ａとＷ−Ｕ相間のスイッチング素子
３１ｃがオンになる。モードのとき、Ｗ−Ｕ相間のス
イッチング素子３１ｃとＶ−Ｗ相間のスイッチング素子
２８ｂがオンになる。このようにダイオード還流モード
のときには、電流モードに応じて各相間の第１の還流回
路３０ａ，３０ｂ，３０ｃと第２の還流回路３３ａ，３
３ｂ，３３ｃとを切換え作動させることにより、循環電
流が負荷８に近接したスイッチング素子とダイオードを
介して流れる。この結果、循環電流の経路が非常に短く
なり、外部への悪影響を軽減できる。
電流モードにおいて、モードのとき、Ｕ−Ｖ相間のス
イッチング素子３１ａとＶ−Ｗ相間のスイッチング素子
２８ｂがオンになる。モードのとき、Ｕ−Ｖ相間のス
イッチング素子３１ａとＷ−Ｕ相間のスイッチング素子
２８ｃがオンになる。モードのとき、Ｗ−Ｕ相間のス
イッチング素子２８ｃとＶ−Ｗ相間のスイッチング素子
３１ｂがオンになる。モードのとき、Ｕ−Ｖ相間のス
イッチング素子２８ａとＶ−Ｗ相間のスイッチング素子
３１ｂがオンになる。モードのとき、Ｕ−Ｖ相間のス
イッチング素子２８ａとＷ−Ｕ相間のスイッチング素子
３１ｃがオンになる。モードのとき、Ｗ−Ｕ相間のス
イッチング素子３１ｃとＶ−Ｗ相間のスイッチング素子
２８ｂがオンになる。このようにダイオード還流モード
のときには、電流モードに応じて各相間の第１の還流回
路３０ａ，３０ｂ，３０ｃと第２の還流回路３３ａ，３
３ｂ，３３ｃとを切換え作動させることにより、循環電
流が負荷８に近接したスイッチング素子とダイオードを
介して流れる。この結果、循環電流の経路が非常に短く
なり、外部への悪影響を軽減できる。
【００２６】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、電圧基準から、当該電圧基準の極性に応じ
て複数のスイッチング素子のうち対となって動作する一
方のスイッチング素子をオン固定するオンパルスを生成
するオンパルス生成回路と、前記電圧基準をＰＷＭ変調
して前記対となって動作する他方のスイッチング素子を
オン・オフするＰＷＭパルスに変換する変換回路とを具
備させたため、インバータのスイッチング回数が減り、
また還流モードでは、循環電流がブリッジ内を流れて、
インバータに発生する高調波や放射雑音を低減すること
ができるとともにインバータのスイッチング損失が減少
して効率を向上させることができる。
明によれば、電圧基準から、当該電圧基準の極性に応じ
て複数のスイッチング素子のうち対となって動作する一
方のスイッチング素子をオン固定するオンパルスを生成
するオンパルス生成回路と、前記電圧基準をＰＷＭ変調
して前記対となって動作する他方のスイッチング素子を
オン・オフするＰＷＭパルスに変換する変換回路とを具
備させたため、インバータのスイッチング回数が減り、
また還流モードでは、循環電流がブリッジ内を流れて、
インバータに発生する高調波や放射雑音を低減すること
ができるとともにインバータのスイッチング損失が減少
して効率を向上させることができる。
【００２７】請求項２記載の発明によれば、インバータ
の負荷に並列接続され、スイッチング素子がオフに転じ
た還流モード時に前記負荷を短絡して循環電流を当該負
荷に還流させる還流回路を具備させたため、還流モード
時に循環電流が負荷に近接したループを流れて、還流モ
ードにおける放射雑音等の外部への影響を一層低減する
ことができる。
の負荷に並列接続され、スイッチング素子がオフに転じ
た還流モード時に前記負荷を短絡して循環電流を当該負
荷に還流させる還流回路を具備させたため、還流モード
時に循環電流が負荷に近接したループを流れて、還流モ
ードにおける放射雑音等の外部への影響を一層低減する
ことができる。
【００２８】請求項３記載の発明によれば、前記インバ
ータの負荷に並列接続され、前記ＰＷＭパルスでオン・
オフされる前記他方のスイッチング素子がオフに転じた
還流モード時に前記負荷を短絡して循環電流を当該負荷
に還流させる還流回路を具備させたため、上記請求項１
記載の発明と請求項２記載の発明の両構成を合わせ有す
ることで、インバータのスイッチング回数が減り、また
還流モードでは循環電流が負荷に近接したループを流れ
て、インバータに発生する高調波や放射雑音を一層低減
することができる。
ータの負荷に並列接続され、前記ＰＷＭパルスでオン・
オフされる前記他方のスイッチング素子がオフに転じた
還流モード時に前記負荷を短絡して循環電流を当該負荷
に還流させる還流回路を具備させたため、上記請求項１
記載の発明と請求項２記載の発明の両構成を合わせ有す
ることで、インバータのスイッチング回数が減り、また
還流モードでは循環電流が負荷に近接したループを流れ
て、インバータに発生する高調波や放射雑音を一層低減
することができる。
【００２９】請求項４記載の発明によれば、前記インバ
ータは、単相ブリッジで構成された単相インバータであ
り、前記電圧基準が正極性のときは前記単相ブリッジの
一方の相で対となって動作する一方のスイッチング素子
をオン固定して他方のスイッチング素子をＰＷＭパルス
でオン・オフ制御し、前記電圧基準が負極性のときは前
記単相ブリッジの他方の相で対となって動作する一方の
スイッチング素子をオン固定して他方のスイッチング素
子をＰＷＭパルスでオン・オフ制御することにより、前
記単相インバータの負荷に印加する電圧を可変するよう
にしたため、単相インバータの場合、負荷への印加電圧
の正、負に応じて単相ブリッジにおける一方の相及び他
方の相の各一方のスイッチング素子がオン固定されて、
確実にスイッチング回数が減り、また還流モードでは、
循環電流が単相ブリッジ内を流れて、単相インバータに
発生する高調波や放射雑音を低減することができるとと
もに単相インバータのスイッチング損失が減少して効率
を向上させることができる。
ータは、単相ブリッジで構成された単相インバータであ
り、前記電圧基準が正極性のときは前記単相ブリッジの
一方の相で対となって動作する一方のスイッチング素子
をオン固定して他方のスイッチング素子をＰＷＭパルス
でオン・オフ制御し、前記電圧基準が負極性のときは前
記単相ブリッジの他方の相で対となって動作する一方の
スイッチング素子をオン固定して他方のスイッチング素
子をＰＷＭパルスでオン・オフ制御することにより、前
記単相インバータの負荷に印加する電圧を可変するよう
にしたため、単相インバータの場合、負荷への印加電圧
の正、負に応じて単相ブリッジにおける一方の相及び他
方の相の各一方のスイッチング素子がオン固定されて、
確実にスイッチング回数が減り、また還流モードでは、
循環電流が単相ブリッジ内を流れて、単相インバータに
発生する高調波や放射雑音を低減することができるとと
もに単相インバータのスイッチング損失が減少して効率
を向上させることができる。
【００３０】請求項５記載の発明によれば、前記インバ
ータは、単相ブリッジで構成された単相インバータであ
り、ダイオードとスイッチング素子を組み合わせた第１
の還流回路と、前記ダイオードとは逆向きのダイオード
とスイッチング素子を組み合わせた第２の還流回路とを
前記負荷にそれぞれ並列接続し、前記負荷に流れる電流
方向に応じて前記第１の還流回路と前記第２の還流回路
とを切換えて作動させるようにしたため、単相インバー
タの場合、還流モード時に、負荷に流れる電流方向にか
かわらず、循環電流が確実に負荷に近接したループを流
れて、単相インバータに発生する高調波や放射雑音を一
層低減することができる。
ータは、単相ブリッジで構成された単相インバータであ
り、ダイオードとスイッチング素子を組み合わせた第１
の還流回路と、前記ダイオードとは逆向きのダイオード
とスイッチング素子を組み合わせた第２の還流回路とを
前記負荷にそれぞれ並列接続し、前記負荷に流れる電流
方向に応じて前記第１の還流回路と前記第２の還流回路
とを切換えて作動させるようにしたため、単相インバー
タの場合、還流モード時に、負荷に流れる電流方向にか
かわらず、循環電流が確実に負荷に近接したループを流
れて、単相インバータに発生する高調波や放射雑音を一
層低減することができる。
【００３１】請求項６記載の発明によれば、前記インバ
ータは、単相ブリッジで構成された単相インバータであ
り、前記電圧基準が正極性のときは前記単相ブリッジの
一方の相で対となって動作する一方のスイッチング素子
をオン固定して他方のスイッチング素子をＰＷＭパルス
でオン・オフ制御し、前記電圧基準が負極性のときは前
記単相ブリッジの他方の相で対となって動作する一方の
スイッチング素子をオン固定して他方のスイッチング素
子をＰＷＭパルスでオン・オフ制御し、前記単相インバ
ータの負荷には、ダイオードとスイッチング素子を組み
合わせた第１の還流回路と、前記ダイオードとは逆向き
のダイオードとスイッチング素子を組み合わせた第２の
還流回路とをそれぞれ並列接続し、前記一方及び他方の
相における前記他方のスイッチング素子がオフに転じた
還流モード時に前記負荷に流れる電流方向に応じて前記
第１の還流回路と前記第２の還流回路とを切換え作動さ
せて前記負荷を短絡し、循環電流を当該負荷に還流させ
るようにしたため、上記請求項４記載の発明と請求項５
記載の発明の両構成を合わせ有することで、単相インバ
ータの場合に、確実にスイッチング回数が減り、また還
流モード時には、負荷に流れる電流方向にかかわらず、
循環電流が確実に負荷に近接したループを流れて、単相
インバータに発生する高調波や放射雑音を一層低減する
ことができ、さらには単相インバータのスイッチング損
失が減少して効率を向上させることができる。
ータは、単相ブリッジで構成された単相インバータであ
り、前記電圧基準が正極性のときは前記単相ブリッジの
一方の相で対となって動作する一方のスイッチング素子
をオン固定して他方のスイッチング素子をＰＷＭパルス
でオン・オフ制御し、前記電圧基準が負極性のときは前
記単相ブリッジの他方の相で対となって動作する一方の
スイッチング素子をオン固定して他方のスイッチング素
子をＰＷＭパルスでオン・オフ制御し、前記単相インバ
ータの負荷には、ダイオードとスイッチング素子を組み
合わせた第１の還流回路と、前記ダイオードとは逆向き
のダイオードとスイッチング素子を組み合わせた第２の
還流回路とをそれぞれ並列接続し、前記一方及び他方の
相における前記他方のスイッチング素子がオフに転じた
還流モード時に前記負荷に流れる電流方向に応じて前記
第１の還流回路と前記第２の還流回路とを切換え作動さ
せて前記負荷を短絡し、循環電流を当該負荷に還流させ
るようにしたため、上記請求項４記載の発明と請求項５
記載の発明の両構成を合わせ有することで、単相インバ
ータの場合に、確実にスイッチング回数が減り、また還
流モード時には、負荷に流れる電流方向にかかわらず、
循環電流が確実に負荷に近接したループを流れて、単相
インバータに発生する高調波や放射雑音を一層低減する
ことができ、さらには単相インバータのスイッチング損
失が減少して効率を向上させることができる。
【００３２】請求項７記載の発明によれば、複数のスイ
ッチング素子により３相ブリッジに構成された３相イン
バータを制御するインバータ制御装置であって、前記３
相ブリッジにおける各相の電圧基準から最も点孤角の大
きくなるスイッチング素子の相を選別し、前記点孤角の
大きい間、当該スイッチング素子をオン固定するオンパ
ルスを生成するオンパルス生成回路と、前記電圧基準を
ＰＷＭ変調して前記点孤角の大きくなるスイッチング素
子の相以外の相のスイッチング素子をオン・オフするＰ
ＷＭパルスに変換する変換回路とを具備させたため、３
相インバータの場合に、スイッチング回数が減り、また
還流モードでは、循環電流が３相ブリッジ内の相間を流
れて、３相インバータに発生する高調波や放射雑音を低
減することができるとともに３相インバータのスイッチ
ング損失が減少して効率を向上させることができる。
ッチング素子により３相ブリッジに構成された３相イン
バータを制御するインバータ制御装置であって、前記３
相ブリッジにおける各相の電圧基準から最も点孤角の大
きくなるスイッチング素子の相を選別し、前記点孤角の
大きい間、当該スイッチング素子をオン固定するオンパ
ルスを生成するオンパルス生成回路と、前記電圧基準を
ＰＷＭ変調して前記点孤角の大きくなるスイッチング素
子の相以外の相のスイッチング素子をオン・オフするＰ
ＷＭパルスに変換する変換回路とを具備させたため、３
相インバータの場合に、スイッチング回数が減り、また
還流モードでは、循環電流が３相ブリッジ内の相間を流
れて、３相インバータに発生する高調波や放射雑音を低
減することができるとともに３相インバータのスイッチ
ング損失が減少して効率を向上させることができる。
【００３３】請求項８記載の発明によれば、前記インバ
ータは、３相ブリッジ構成された３相インバータであ
り、ダイオードとスイッチング素子を組み合わせた第１
の還流回路と、前記ダイオードとは逆向きのダイオード
とスイッチング素子を組み合わせた第２の還流回路と
を、前記３相インバータの３相負荷におけるＵ−Ｖ相
間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、
前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電
流方向に応じて前記第１の還流回路と前記第２の還流回
路とをそれぞれ切換えて作動させるようにしたため、３
相インバータの場合、還流モード時に、負荷におけるＵ
−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向
にかかわらず、循環電流が確実に３相負荷に近接したル
ープを流れて、３相インバータに発生する高調波や放射
雑音を一層低減することができる。
ータは、３相ブリッジ構成された３相インバータであ
り、ダイオードとスイッチング素子を組み合わせた第１
の還流回路と、前記ダイオードとは逆向きのダイオード
とスイッチング素子を組み合わせた第２の還流回路と
を、前記３相インバータの３相負荷におけるＵ−Ｖ相
間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、
前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電
流方向に応じて前記第１の還流回路と前記第２の還流回
路とをそれぞれ切換えて作動させるようにしたため、３
相インバータの場合、還流モード時に、負荷におけるＵ
−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向
にかかわらず、循環電流が確実に３相負荷に近接したル
ープを流れて、３相インバータに発生する高調波や放射
雑音を一層低減することができる。
【００３４】請求項９記載の発明によれば、ダイオード
とスイッチング素子を組み合わせた第１の還流回路と、
前記ダイオードとは逆向きのダイオードとスイッチング
素子を組み合わせた第２の還流回路とを、前記３相イン
バータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及び
Ｗ−Ｕ相間にそれぞれ並列接続し、前記点孤角の大きく
なるスイッチング素子の相以外の相のスイッチング素子
がオフに転じた還流モード時に前記Ｕ−Ｖ相間、Ｖ−Ｗ
相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１
の還流回路と前記第２の還流回路とをそれぞれ切換え作
動させて前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間を
短絡し、循環電流を当該各相間に還流させるようにした
ため、上記請求項７記載の発明と請求項８記載の発明の
両構成を合わせ有することで、３相インバータの場合
に、スイッチング回数が減り、また還流モード時には、
負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に
流れる電流方向にかかわらず、循環電流が確実に３相負
荷に近接したループを流れて、３相インバータに発生す
る高調波や放射雑音を一層低減することができ、さらに
は３相インバータのスイッチング損失が減少して効率を
向上させることができる。
とスイッチング素子を組み合わせた第１の還流回路と、
前記ダイオードとは逆向きのダイオードとスイッチング
素子を組み合わせた第２の還流回路とを、前記３相イン
バータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及び
Ｗ−Ｕ相間にそれぞれ並列接続し、前記点孤角の大きく
なるスイッチング素子の相以外の相のスイッチング素子
がオフに転じた還流モード時に前記Ｕ−Ｖ相間、Ｖ−Ｗ
相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１
の還流回路と前記第２の還流回路とをそれぞれ切換え作
動させて前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間を
短絡し、循環電流を当該各相間に還流させるようにした
ため、上記請求項７記載の発明と請求項８記載の発明の
両構成を合わせ有することで、３相インバータの場合
に、スイッチング回数が減り、また還流モード時には、
負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に
流れる電流方向にかかわらず、循環電流が確実に３相負
荷に近接したループを流れて、３相インバータに発生す
る高調波や放射雑音を一層低減することができ、さらに
は３相インバータのスイッチング損失が減少して効率を
向上させることができる。
【図１】本発明に係るインバータ制御装置の第１の実施
の形態を示すブロック図である。
の形態を示すブロック図である。
【図２】上記第１の実施の形態における電圧基準及び制
御信号波形を比較例とともに示す図である。
御信号波形を比較例とともに示す図である。
【図３】上記第１の実施の形態における各電流モードを
示す図である。
示す図である。
【図４】本発明の第２の実施の形態を示す回路図であ
る。
る。
【図５】上記第２の実施の形態における制御回路を示す
ブロック図である。
ブロック図である。
【図６】上記第２の実施の形態における各電流モードを
示す図である。
示す図である。
【図７】本発明の第３の実施の形態を示すブロック図で
ある。
ある。
【図８】上記第３の実施の形態における電圧基準及び制
御信号波形を示す図である。
御信号波形を示す図である。
【図９】上記第３の実施の形態における各部の信号波形
を示す図である。
を示す図である。
【図１０】上記第３の実施の形態における各電流モード
を示す図である。
を示す図である。
【図１１】本発明の第４の実施の形態を示す回路図であ
る。
る。
【図１２】従来のインバータの回路構成を示す図であ
る。
る。
【図１３】上記従来のインバータの制御装置を示すブロ
ック図である。
ック図である。
【図１４】上記従来のインバータ制御装置における電圧
基準及び制御信号波形を示す図である。
基準及び制御信号波形を示す図である。
【図１５】上記従来のインバータ制御装置における各電
流モードを示す図である。
流モードを示す図である。
４ 単相インバータ ５ａ〜５ｆ，２８，３１ スイッチング素子 ６ ３相インバータ ７ 単相負荷 ８ ３相負荷 １４ ３角波発生器 １５ ３角波発生器及びＡＮＤロジックとともに変換回
路を構成する比較変調回路 １９ コンパレータ ２３ コンパレータと正転ロジック又は反転ロジックと
ともにオンパルス生成回路を構成する反転回路 ２４ 正転ロジック ２５ 反転ロジック ２６，２７，５１〜５６ ＡＮＤロジック ２９，３２ ダイオード ３０，３０ａ，３０ｂ，３０ｃ 第１の還流回路 ３３，３３ａ，３３ｂ，３３ｃ 第２の還流回路 ４８，４９，５０ ＡＮＤロジックとともに変換回路を
構成する３角波変調回路
路を構成する比較変調回路 １９ コンパレータ ２３ コンパレータと正転ロジック又は反転ロジックと
ともにオンパルス生成回路を構成する反転回路 ２４ 正転ロジック ２５ 反転ロジック ２６，２７，５１〜５６ ＡＮＤロジック ２９，３２ ダイオード ３０，３０ａ，３０ｂ，３０ｃ 第１の還流回路 ３３，３３ａ，３３ｂ，３３ｃ 第２の還流回路 ４８，４９，５０ ＡＮＤロジックとともに変換回路を
構成する３角波変調回路
Claims (9)
- 【請求項１】 複数のスイッチング素子によりブリッジ
構成されたインバータを制御するインバータ制御装置で
あって、電圧基準から、当該電圧基準の極性に応じて前
記複数のスイッチング素子のうち対となって動作する一
方のスイッチング素子をオン固定するオンパルスを生成
するオンパルス生成回路と、前記電圧基準をＰＷＭ変調
して前記対となって動作する他方のスイッチング素子を
オン・オフするＰＷＭパルスに変換する変換回路とを有
することを特徴とするインバータ制御装置。 - 【請求項２】 複数のスイッチング素子によりブリッジ
構成されたインバータを制御するインバータ制御装置で
あって、前記インバータの負荷に並列接続され、前記ス
イッチング素子がオフに転じた還流モード時に前記負荷
を短絡して循環電流を当該負荷に還流させる還流回路を
有することを特徴とするインバータ制御装置。 - 【請求項３】 前記インバータの負荷に並列接続され、
前記ＰＷＭパルスでオン・オフされる前記他方のスイッ
チング素子がオフに転じた還流モード時に前記負荷を短
絡して循環電流を当該負荷に還流させる還流回路を有す
ることを特徴とする請求項１記載のインバータ制御装
置。 - 【請求項４】 前記インバータは、単相ブリッジで構成
された単相インバータであり、前記電圧基準が正極性の
ときは前記単相ブリッジの一方の相で対となって動作す
る一方のスイッチング素子をオン固定して他方のスイッ
チング素子をＰＷＭパルスでオン・オフ制御し、前記電
圧基準が負極性のときは前記単相ブリッジの他方の相で
対となって動作する一方のスイッチング素子をオン固定
して他方のスイッチング素子をＰＷＭパルスでオン・オ
フ制御することにより、前記単相インバータの負荷に印
加する電圧を可変することを特徴とする請求項１記載の
インバータ制御装置。 - 【請求項５】 前記インバータは、単相ブリッジで構成
された単相インバータであり、ダイオードとスイッチン
グ素子を組み合わせた第１の還流回路と、前記ダイオー
ドとは逆向きのダイオードとスイッチング素子を組み合
わせた第２の還流回路とを前記負荷にそれぞれ並列接続
し、前記負荷に流れる電流方向に応じて前記第１の還流
回路と前記第２の還流回路とを切換えて作動させること
を特徴とする請求項２記載のインバータ制御装置。 - 【請求項６】 前記インバータは、単相ブリッジで構成
された単相インバータであり、前記電圧基準が正極性の
ときは前記単相ブリッジの一方の相で対となって動作す
る一方のスイッチング素子をオン固定して他方のスイッ
チング素子をＰＷＭパルスでオン・オフ制御し、前記電
圧基準が負極性のときは前記単相ブリッジの他方の相で
対となって動作する一方のスイッチング素子をオン固定
して他方のスイッチング素子をＰＷＭパルスでオン・オ
フ制御し、前記単相インバータの負荷には、ダイオード
とスイッチング素子を組み合わせた第１の還流回路と、
前記ダイオードとは逆向きのダイオードとスイッチング
素子を組み合わせた第２の還流回路とをそれぞれ並列接
続し、前記一方及び他方の相における前記他方のスイッ
チング素子がオフに転じた還流モード時に前記負荷に流
れる電流方向に応じて前記第１の還流回路と前記第２の
還流回路とを切換え作動させて前記負荷を短絡し、循環
電流を当該負荷に還流させることを特徴とする請求項１
記載のインバータ制御装置。 - 【請求項７】 複数のスイッチング素子により３相ブリ
ッジに構成された３相インバータを制御するインバータ
制御装置であって、前記３相ブリッジにおける各相の電
圧基準から最も点孤角の大きくなるスイッチング素子の
相を選別し、前記点孤角の大きい間、当該スイッチング
素子をオン固定するオンパルスを生成するオンパルス生
成回路と、前記電圧基準をＰＷＭ変調して前記点孤角の
大きくなるスイッチング素子の相以外の相のスイッチン
グ素子をオン・オフするＰＷＭパルスに変換する変換回
路とを有することを特徴とするインバータ制御装置。 - 【請求項８】 前記インバータは、３相ブリッジ構成さ
れた３相インバータであり、ダイオードとスイッチング
素子を組み合わせた第１の還流回路と、前記ダイオード
とは逆向きのダイオードとスイッチング素子を組み合わ
せた第２の還流回路とを、前記３相インバータの３相負
荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそ
れぞれ並列接続し、前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ
−Ｕ相間に流れる電流方向に応じて前記第１の還流回路
と前記第２の還流回路とをそれぞれ切換えて作動させる
ことを特徴とする請求項２記載のインバータ制御装置。 - 【請求項９】 ダイオードとスイッチング素子を組み合
わせた第１の還流回路と、前記ダイオードとは逆向きの
ダイオードとスイッチング素子を組み合わせた第２の還
流回路とを、前記３相インバータの３相負荷におけるＵ
−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接
続し、前記点孤角の大きくなるスイッチング素子の相以
外の相のスイッチング素子がオフに転じた還流モード時
に前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる
電流方向に応じて前記第１の還流回路と前記第２の還流
回路とをそれぞれ切換え作動させて前記Ｕ−Ｖ相間、Ｖ
−Ｗ相間又はＷ−Ｕ相間を短絡し、循環電流を当該各相
間に還流させることを特徴とする請求項７記載のインバ
ータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17438897A JP3993277B2 (ja) | 1997-06-30 | 1997-06-30 | インバータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17438897A JP3993277B2 (ja) | 1997-06-30 | 1997-06-30 | インバータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1127958A true JPH1127958A (ja) | 1999-01-29 |
| JP3993277B2 JP3993277B2 (ja) | 2007-10-17 |
Family
ID=15977742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17438897A Expired - Fee Related JP3993277B2 (ja) | 1997-06-30 | 1997-06-30 | インバータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3993277B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051843A (ja) * | 2011-08-31 | 2013-03-14 | Denso Corp | ハーフブリッジ回路 |
-
1997
- 1997-06-30 JP JP17438897A patent/JP3993277B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051843A (ja) * | 2011-08-31 | 2013-03-14 | Denso Corp | ハーフブリッジ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3993277B2 (ja) | 2007-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120206076A1 (en) | Motor-driving apparatus for variable-speed motor | |
| WO2012086095A1 (en) | Motor-driving apparatus for driving three-phase motor of variable speed type | |
| US20180091058A1 (en) | Multiphase multilevel power converter, control apparatus and methods to control harmonics during bypass operation | |
| JP2846203B2 (ja) | 並列多重インバータ装置 | |
| JPH11262269A (ja) | パルス幅変調形インバータ装置の制御方法 | |
| JP2003230276A (ja) | 電力変換装置の制御方法 | |
| JPH1127958A (ja) | インバータ制御装置 | |
| JPH11252992A (ja) | 電力変換装置 | |
| JP3177085B2 (ja) | 電力変換装置 | |
| JP5400956B2 (ja) | 電力変換装置 | |
| JP2003033042A (ja) | 二相変調制御式インバータ装置 | |
| JP4600731B2 (ja) | 交流交流直接変換装置の制御装置 | |
| JP7466787B2 (ja) | 電力変換装置 | |
| JP4448294B2 (ja) | 電力変換装置 | |
| JPH0669316B2 (ja) | 電力変換装置の電力回生制御回路 | |
| JP2000092879A (ja) | 電動機駆動装置 | |
| JP4872122B2 (ja) | 交流直接変換器の制御装置 | |
| JP2580108B2 (ja) | 電力変換装置 | |
| JP3352646B2 (ja) | モータ駆動装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JPH11196582A (ja) | 単相入力３相出力電力変換回路 | |
| JPH11196576A (ja) | 多相電圧形コンバータ | |
| JP3085741B2 (ja) | 誘導発電機の制御装置 | |
| JP3775553B2 (ja) | ブラシレスｄｃモータの制御方法 | |
| JPH11243689A (ja) | Ｐｗｍ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |