JP3993277B2 - インバータ制御装置 - Google Patents
インバータ制御装置 Download PDFInfo
- Publication number
- JP3993277B2 JP3993277B2 JP17438897A JP17438897A JP3993277B2 JP 3993277 B2 JP3993277 B2 JP 3993277B2 JP 17438897 A JP17438897 A JP 17438897A JP 17438897 A JP17438897 A JP 17438897A JP 3993277 B2 JP3993277 B2 JP 3993277B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switching element
- diode
- circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インバータに発生する高調波や放射雑音の低減を可能としたインバータ制御装置に関する。
【０００２】
【従来の技術】
従来のインバータ制御装置を、電圧型インバータの制御装置を例にとり図１２乃至図１５を用いて説明する。まず、図１２を用いて、電圧型インバータの主回路構成を説明する。同図（ａ）は単相インバータであり、１は３相の商用電源、２は３相のダイオード整流器、３は平滑コンデンサ、４は自己消孤型のスイッチング素子５ａ，５ｂ，５ｄ，５ｅで構成された単相インバータ、７は単相負荷、９は第１の電流検出器である。同図（ｂ）は３相インバータであり、６は自己消孤型のスイッチング素子５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆで構成された３相インバータ、８は３相負荷、１０，１１，１２は第２〜第４の電流検出器である。図１３は、インバータ制御装置を示しており、１３は増幅器、１４は３角波発生器、１５は比較変調回路である。
【０００３】
ここでは、図１２（ａ）の単相インバータを例にとってインバータ制御装置による制御方法を説明する。図１２（ｂ）の３相インバータについても原理的には、同じで展開できる。３相の商用電源１からの３相交流をダイオード整流器２で整流し、平滑コンデンサ３で平滑することにより直流電圧を生成する。各スイッチング素子５ａ，５ｂ，５ｄ，５ｅを任意のタイミングでスイッチングすることにより、通常、負荷５に対して任意の正弦波電流を流すように印加電圧を制御する。図１４に、その制御波形を示す。いま、負荷７に流したい電流基準波形をＩURとし、実際に流れている電流を第１の電流検出器９で検出した波形をＩUFとする。このＩURとＩUFの差をとり、これを増幅器１３で増幅する。この増幅出力が負荷７に印加すべき電圧基準ＶUVとなる。これを実際のスイッチング波形に変換するため、３角波発生器１４からの３角波と電圧基準ＶUVとを比較変調回路１５で比較して変調をかけ、ＰＷＭ（パルス幅変調）波形とする。図１４は、この波形を示しており、３角波と基準電圧ＶUVとの交点からそれぞれスイッチング素子５ａ，５ｂ，５ｄ，５ｅのスイッチング信号Ｕ，Ｖ，Ｘ，Ｙを生成している。ここで、ＵとＸ、ＶとＹはそれぞれ反転の関係にあり、実際のスイッチング動作では、スイッチング素子５ａと５ｄ、５ｂと５ｅのオフ時間を考慮して、短絡の状態が発生しないようにインターロック時間を設けるが、ここでは動作の説明に重点をおき省略している。図１５は、この場合のインバータ４へ流れる電流モードを示している。通常、負荷７はインダクタンス負荷のため、印加電圧に対し、電流が遅れる。図１４では、３０゜の遅れの場合を示している。したがって、この印加電圧に対する電流の遅れのため、負荷５に流れる電流方向により、▲１▼〜▲４▼のモードにわかれ、各モードにて、スイッチング素子がオンの場合とオフの場合の８つの流れ方がある。図１５では、回路を、スイッチング素子を理想的なスイッチで表現し、電流が流れるダイオードのみを記述し、各モードにおけるスイッチング素子のオン時とオフ時の電流経路を別々に示してある。またインダクタンス負荷５両端の電圧極性を表示した回路図内で実線はスイッチングオン時、点線はスイッチングオフ時の電流方向を示し、インダクタンス負荷５両端の電圧極性で○内はスイッチングオフ時の極性を示している。図１５（ａ）のモード▲１▼は、対となって動作するスイッチング素子５ａ，５ｅが同時にオンからオフに転じたとき、同図（ｂ）のモード▲２▼は、スイッチング素子５ａ，５ｅがオフしてスイッチング素子５ｂ，５ｄが同時にオンに転じたとき、同図（ｃ）のモード▲３▼は、スイッチング素子５ｂ，５ｄが同時にオンからオフに転じたとき、同図（ｄ）のモード▲４▼は、スイッチング素子５ｂ，５ｄがオフしてスイッチング素子５ａ，５ｅが同時にオンに転じたときの電流の流れをそれぞれ示している。
【０００４】
【発明が解決しようとする課題】
従来のインバータ制御装置では、インバータを構成する複数のスイッチング素子のうち、対となって動作する両スイッチング素子を何れもＰＷＭ制御するようになっていたため、インバータ内の電流経路及びインダクタンス負荷両端の電圧極性は目まぐるしく変化する。通常、スイッチングは数ｋＨｚオーダーで行われており、スイッチング素子の高速化や装置の小型化、静音化、高性能化等により、このスイッチング周波数は高くなる傾向にある。しかし、逆に、このスイッチング周波数が高くなることにより漏洩電流の増加による機器誤動作や誘導ノイズによる影響、ラジオノイズによる雑音等の不具合が発生してきている。
【０００５】
本発明は、上記に鑑みてなされたもので、インバータに発生する高調波や放射雑音を低減することができるとともにインバータの効率を向上させることができるインバータ制御装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、複数のスイッチング素子によりブリッジ構成されたインバータを制御するインバータ制御装置であって、前記インバータの負荷に並列接続され、前記スイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させる還流回路を有することを要旨とする。この構成により、スイッチング素子がオフに転じた還流モードで、循環電流が負荷と、この負荷に近接した還流回路の間を流れる。
【０００８】
請求項２記載の発明は、ダイオードが並列に接続された複数のスイッチング素子によりブリッジ構成されたインバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路と、前記インバータの負荷に並列接続され、前記ＰＷＭパルスでオン・オフされる前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させる還流回路とを有することを要旨とする。この構成により、ブリッジを構成する複数のスイッチング素子のうち対となって動作する一方のスイッチング素子がオン固定され、他方のスイッチング素子のみがＰＷＭパルスでオン・オフされてインバータ負荷への印加電圧が可変される。また、他方のスイッチング素子オフ時の還流モードでは、循環電流が負荷と、この負荷に近接した還流回路の間を流れる。
【００１０】
請求項３記載の発明は、上記請求項１記載のインバータ制御装置において、前記インバータは、単相ブリッジで構成された単相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを前記負荷にそれぞれ並列接続し、前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換えて作動させることを要旨とする。この構成により、単相インバータの場合、単相ブリッジにおける一方の相及び他方の相の各他方のスイッチング素子がオフに転じた還流モードで、循環電流が負荷に流れる電流方向に応じて、負荷と第１の還流回路の間、又は負荷と第２の還流回路の間を流れる。
【００１１】
請求項４記載の発明は、ダイオードが並列に接続された複数のスイッチング素子により単相ブリッジで構成された単相インバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路とを有し、また前記電圧基準が正極性のときは前記単相ブリッジの一方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記電圧基準が負極性のときは前記単相ブリッジの他方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記単相インバータの負荷には、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とをそれぞれ並列接続し、前記一方及び他方の相における前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換え作動させて前記負荷を短絡し、循環電流を当該負荷に還流させることを要旨とする。この構成により、単相インバータの場合、単相ブリッジにおける一方の相及び他方の相の各一方のスイッチング素子がオン固定され、各他方のスイッチング素子のみがＰＷＭパルスでオン・オフされて単相インバータ負荷への印加電圧が可変される。また、各他方のスイッチング素子がオフに転じた還流モードでは、循環電流が負荷に流れる電流方向に応じて、負荷と第１の還流回路の間、又は負荷と第２の還流回路の間を流れる。
【００１３】
請求項５記載の発明は、上記請求項１記載のインバータ制御装置において、前記インバータは、３相ブリッジ構成された３相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換えて作動させることを要旨とする。この構成により、３相インバータの場合、他の相のスイッチング素子がオフに転じた還流モードで、循環電流が３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて、負荷と第１の還流回路の間、又は負荷と第２の還流回路の間を流れる。
【００１４】
請求項６記載の発明は、ダイオードが並列に接続された複数のスイッチング素子により３相ブリッジに構成された３相インバータを制御するインバータ制御装置であって、前記３相ブリッジにおける各相の電圧基準から最も点孤角の大きくなるスイッチング素子の相を選別し、前記点孤角の大きい間、当該スイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子を、前記スイッチング素子がオフに転じたダイオード還流ループでは、３相ブリッジスタック内の各ダイオードを介して循環電流が回るようにオン・オフするＰＷＭパルスに変換する変換回路とを有し、またダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子がオフに転じた還流モード時に前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換え作動させて前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間を短絡し、循環電流を当該各相間に還流させることを要旨とする。この構成により、３相インバータの場合、３相ブリッジにおける各相のスイッチング素子のうち最も点孤角の大きくなるスイッチング素子がオン固定され、他の相のスイッチング素子のみがＰＷＭパルスでオン・オフされて３相インバータ負荷への印加電圧が可変される。また、他の相のスイッチング素子がオフに転じた還流モードでは、循環電流が３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて、負荷と第１の還流回路の間、又は負荷と第２の還流回路の間を流れる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１６】
図１乃至図３は、本発明の第１の実施の形態を示す図である。本実施の形態は、前記図１２（ａ）と同様の構成の単相インバータに適用したものである。まず、図１を用いて、本実施の形態のインバータ制御装置の構成を説明する。なお、図１、後述の第２の実施の形態における図４及び第４の実施の形態における図１１において、前記図１２、図１３における回路機器及び素子等と同一ないし均等のものは、前記と同一符号を以って示し、重複した説明を省略する。図１において、抵抗器１６、ダイオード１７及びオペアンプ１８により負値のみ出力するコンパレータ１９が構成され、抵抗器２０，２１及びオペアンプ２２により反転回路２３が構成されている。２４は正転ロジックであり、そのままの値を出力する。２５は反転ロジックであり、反転した値を出力する。上記のコンパレータ１９及び反転回路２３と正転ロジック２４又は反転ロジック２５とで後述のオンパルスを生成するオンパルス生成回路が構成されている。２６，２７はＡＮＤロジックであり、３角波発生器１４及び比較変調回路１５とＡＮＤロジック２６又は２７とで電圧基準ＶUVをＰＷＭパルスに変換する変換回路が構成されている。
【００１７】
次に、図２、図３を用いて、上述のように構成されたインバータ制御装置の作用を説明する。電圧基準ＶUVをコンパレータ１９に入力し、電圧基準ＶUVが正値の時のみ負値を出力させる。この負値出力を反転回路２３に入力し電圧基準ＶUVが正値の時のみ正値を出力する信号を得る。この信号を正転ロジック２４を介してＵ信号（オンパルス）を得る。また反転ロジック２５を介してＶ信号（オンパルス）を得る。また、３角波発生器１４と比較変調回路１５で電圧基準ＶUVをＰＷＭ変調した波形とＵ信号とのＡＮＤ条件をＡＮＤロジック２６でとってＰＷＭパルスを作り、これをＹ信号とし、同様に電圧基準ＶUVをＰＷＭ変調した波形とＶ信号とのＡＮＤ条件をＡＮＤロジック２７でとってＰＷＭパルスを作り、これをＸ信号とする。これらの処理により、図２に示すように、電圧基準ＶUVが正値の時は、単相ブリッジにおけるスイッチング素子５ａがオン固定（Ｕ信号）でこれと対となって動作するスイッチング素子５ｅのみをＰＷＭ制御（Ｙ信号）して負荷に印加する電圧を調整する。電圧基準ＶUVが負値の時は、スイッチング素子５ｂがオン固定（Ｖ信号）でこれと対となって動作するスイッチング素子５ｄのみをＰＷＭ制御（Ｘ信号）して負荷に印加する電圧を調整する。このように、本実施の形態では、スイッチング素子５ａ、スイッチング素子５ｂのスイッチングがＵ信号、Ｖ信号でオン固定となるので、従来の対となる両素子５ａと５ｅ（Ｕ信号とＹ信号）又は５ｂと５ｄ（Ｖ信号とＸ信号）がＰＷＭ制御される場合（図２の（ｂ），（ｃ））と比較して明らかにスイッチング回数が減少する。
【００１８】
図３の表記方法は、前記図１４、図１５と同様である。図３（ａ）のモード▲１▼は、スイッチング素子５ａがオン固定され、ＰＷＭ制御される５ｅがオンからオフに転じたとき、同図（ｂ）のモード▲２▼は、スイッチング素子５ａ，５ｅがオフしてスイッチング素子５ｂがオン固定され、ＰＷＭ制御される５ｄがオンに転じたとき、同図（ｃ）のモード▲３▼は、スイッチング素子５ｂがオン固定され、ＰＷＭ制御される５ｄがオンからオフに転じたとき、同図（ｄ）のモード▲４▼は、スイッチング素子５ｂ，５ｄがオフしてスイッチング素子５ａがオン固定され、ＰＷＭ制御される５ｅがオンに転じたときの電流の流れをそれぞれ示している。図３と前記図１５を比較すると、スイッチングオン時の電流経路は同じであるがスイッチングオフ時のダイオード還流モードでは、電流が平滑コンデンサまで戻らずに単相ブリッジスタック内の相間のダイオードループに還流する。したがって、これらのことからスイッチングによる高調波や放射雑音が低減して他の機器等への悪影響が軽減されるとともにスイッチング回数が減ることにより、スイッチング損失が減少して効率の向上がもたらされる。
【００１９】
図４乃至図６には、本発明の第２の実施の形態を示す。図４において、自己消孤型スイッチング素子２８及びダイオード２９で構成された第１の還流回路３０と、自己消孤型スイッチング素子３１及び上記とは逆向きのダイオード３２で構成された第２の還流回路３３とが負荷７にそれぞれ並列接続されている。図５は、第１の還流回路３０及び第２の還流回路３３の制御回路を示しており、抵抗器３４、ダイオード３５及びオペアンプ３６によりコンパレータが構成され、抵抗器３７，３８及びオペアンプ３９により反転回路が構成されている。４０は正転ロジック、４１は反転ロジックである。
【００２０】
次に作用を説明する。図５におけるコンパレータ、反転回路、正転ロジック４０及び反転ロジック４１が、前記図１における同様の構成の回路部分と略同様に作用して、第１の電流検出器９によって検出された負荷に流れる電流が正方向の場合には、ＩUFが正値になり、正転ロジック４０からのＶＵの信号がオンになって、第１の還流回路３０のスイッチング素子２８が導通する。また、ＩUFが負値になると反転ロジック４１からのＵＶの信号がオンになって、第２の還流回路３３のスイッチング素子３１が導通する。この場合の前記図３に対応した各電流の流れれる経路を図６に示す。この制御により、ＰＷＭ制御されるスイッチング素子がオフに転じた各還流モードでは、循環電流が負荷７に並列に接続した第１の還流回路３０又は第２の還流回路３３を流れる。一般的に負荷７とインバータ装置間はある一定の距離があり、この間を電線ケーブルにより接続する。したがって、この間での電流、電圧の急峻な変化は、漏れ電流やノイズの発生に大きく影響する。この場合において、本実施の形態では、ダイオードの還流モードについては、循環電流が負荷７に近接したループで回ることになり、外部への悪影響を軽減することができる。
【００２１】
図７乃至図１０には、本発明の第３の実施の形態を示す。本実施の形態は、前記図１２（ｂ）と同様の構成の３相インバータに適用したものである。図７を用いて、本実施の形態のインバータ制御装置の構成を説明する。２４ａ〜２４ｃは正転ロジック、２５ａ〜２５ｃは反転ロジックであり、コンパレータ１９及び反転回路２３と正転ロジック２４ａ又は反転ロジック２５ａとでオンパルス生成回路が構成されている。４２〜４７はＡＮＤロジック、４８，４９，５０は３角波変調回路、５１〜５６はＡＮＤロジック、５７〜６２はＯＲロジックであり、３角波変調回路４８とＡＮＤロジック５１又は５２とで電圧基準ＶUVをＰＷＭパルスに変換する変換回路が構成されている。その他、Ｖ，Ｗ相分の増幅器、コンパレータ及び反転回路を含む回路系は図示省略してある。
【００２２】
次に、図８乃至図１０を用いて作用を説明する。Ｕ相、Ｖ相、Ｗ相のそれぞれの電流基準ＩUR，ＩVR，ＩWRからそれぞれの相の電流検出器出力ＩUF，ＩVF，ＩWFを引き、各相の電圧基準ＶU ，ＶV ，ＶW が得られる。それを基に単相インバータの場合と同様に各電圧基準ＶU ，ＶV ，ＶW が正値と負値の信号Ｕ* ，Ｕ-*，Ｖ* ，Ｖ-*，Ｗ* ，Ｗ-*を作り、さらに各相で他の２相より電圧が高い区間Ｕ**，Ｖ**，Ｗ**及び逆に他の２相より電圧の低い区間Ｘ**，Ｙ**，Ｚ**をＡＮＤロジック４２〜４７のＡＮＤ条件で生成し、その電圧の高い区間及び低い区間の間、即ち点孤角の大きい間、その点孤角の大きくなるスイッチング素子をオンパルスでオンに固定する。そのオン固定しているスイッチング素子の相以外の相のスイッチング素子に印加する信号部分はＰＷＭパルスとし、そのオンパルス及びＰＷＭパルスの合成を図８に示すようなＵ，Ｘ，Ｖ，Ｙ，Ｗ，Ｚのスイッチング信号として各スイッチング素子５ａ〜５ｆに供給する。
【００２３】
図１０に各モードの電流経路を示す。ここでは説明を簡略化するため、電圧、電流の位相差なしで説明するが、位相遅れが発生しても電流の経路としては図８の６モードとなり、図１０に示すように、ダイオードに還流する還流モードでは３相ブリッジスタック内の各ダイオードを介して循環し、平滑コンデンサを介さないことから、電流の経路を短くすることができ、またスイッチング回数もオン固定により軽減することができる。
【００２４】
図１１には、本発明の第４の実施の形態を示す。本実施の形態は、上記と同様の３相インバータに適用した場合において、還流モード時に循環電流を３相負荷に近隣した回路にてダイオード還流させるようにしたものである。図１１において、自己消孤型スイッチング素子２８ａ及びダイオード２９ａで構成された第１の還流回路３０ａと、自己消孤型スイッチング素子３１ａ及び上記とは逆向きのダイオード３２ａで構成された第２の還流回路３３ａとが３相負荷８におけるＵ−Ｖ相間にそれぞれ並列接続されている。自己消孤型スイッチング素子２８ｂ及びダイオード２９ｂで構成された第１の還流回路３０ｂと、自己消孤型スイッチング素子３１ｂ及び上記とは逆向きのダイオード３２ｂで構成された第２の還流回路３３ｂとがＶ−Ｗ相間にそれぞれ並列接続されている。また、自己消孤型スイッチング素子２８ｃ及びダイオード２９ｃで構成された第１の還流回路３０ｃと、自己消孤型スイッチング素子３１ｃ及び上記とは逆向きのダイオード３２ｃで構成された第２の還流回路３３ｃとがＷ−Ｕ相間にそれぞれ並列接続されている。
【００２５】
作用を説明する。前記図８、図１０に示す電流モードにおいて、モード▲１▼のとき、Ｕ−Ｖ相間のスイッチング素子３１ａとＶ−Ｗ相間のスイッチング素子２８ｂがオンになる。モード▲２▼のとき、Ｕ−Ｖ相間のスイッチング素子３１ａとＷ−Ｕ相間のスイッチング素子２８ｃがオンになる。モード▲３▼のとき、Ｗ−Ｕ相間のスイッチング素子２８ｃとＶ−Ｗ相間のスイッチング素子３１ｂがオンになる。モード▲４▼のとき、Ｕ−Ｖ相間のスイッチング素子２８ａとＶ−Ｗ相間のスイッチング素子３１ｂがオンになる。モード▲５▼のとき、Ｕ−Ｖ相間のスイッチング素子２８ａとＷ−Ｕ相間のスイッチング素子３１ｃがオンになる。モード▲６▼のとき、Ｗ−Ｕ相間のスイッチング素子３１ｃとＶ−Ｗ相間のスイッチング素子２８ｂがオンになる。このようにダイオード還流モードのときには、電流モードに応じて各相間の第１の還流回路３０ａ，３０ｂ，３０ｃと第２の還流回路３３ａ，３３ｂ，３３ｃとを切換え作動させることにより、循環電流が負荷８に近接したスイッチング素子とダイオードを介して流れる。この結果、循環電流の経路が非常に短くなり、外部への悪影響を軽減できる。
【００２７】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、インバータの負荷に並列接続され、スイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させる還流回路を具備させたため、還流モード時に循環電流が負荷に近接したループを流れて、還流モードにおける放射雑音等の外部への影響を一層低減することができる。
【００２８】
請求項２記載の発明によれば、ダイオードが並列に接続された複数のスイッチング素子によりブリッジ構成されたインバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路と、前記インバータの負荷に並列接続され、前記ＰＷＭパルスでオン・オフされる前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させるため、インバータのスイッチング回数が減り、また還流モードでは循環電流が負荷に近接したループを流れて、インバータに発生する高調波や放射雑音を一層低減することができる。
【００３０】
請求項３記載の発明によれば、前記インバータは、単相ブリッジで構成された単相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを前記負荷にそれぞれ並列接続し、前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換えて作動させるようにしたため、単相インバータの場合、還流モード時に、負荷に流れる電流方向にかかわらず、循環電流が確実に負荷に近接したループを流れて、単相インバータに発生する高調波や放射雑音を一層低減することができる。
【００３１】
請求項４記載の発明によれば、ダイオードが並列に接続された複数のスイッチング素子により単相ブリッジで構成された単相インバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路とを有し、また前記電圧基準が正極性のときは前記単相ブリッジの一方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記電圧基準が負極性のときは前記単相ブリッジの他方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記単相インバータの負荷には、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とをそれぞれ並列接続し、前記一方及び他方の相における前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換え作動させて前記負荷を短絡し、循環電流を当該負荷に還流させるようにしたため、単相インバータの場合に、確実にスイッチング回数が減り、また還流モード時には、負荷に流れる電流方向にかかわらず、循環電流が確実に負荷に近接したループを流れて、単相インバータに発生する高調波や放射雑音を一層低減することができ、さらには単相インバータのスイッチング損失が減少して効率を向上させることができる。
【００３３】
請求項５記載の発明によれば、前記インバータは、３相ブリッジ構成された３相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換えて作動させるようにしたため、３相インバータの場合、還流モード時に、負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向にかかわらず、循環電流が確実に３相負荷に近接したループを流れて、３相インバータに発生する高調波や放射雑音を一層低減することができる。
【００３４】
請求項６記載の発明によれば、ダイオードが並列に接続された複数のスイッチング素子により３相ブリッジに構成された３相インバータを制御するインバータ制御装置であって、前記３相ブリッジにおける各相の電圧基準から最も点孤角の大きくなるスイッチング素子の相を選別し、前記点孤角の大きい間、当該スイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子を、前記スイッチング素子がオフに転じたダイオード還流ループでは、３相ブリッジスタック内の各ダイオードを介して循環電流が回るようにオン・オフするＰＷＭパルスに変換する変換回路とを有し、またダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子がオフに転じた還流モード時に前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換え作動させて前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間を短絡し、循環電流を当該各相間に還流させるようにしたため、３相インバータの場合に、スイッチング回数が減り、また還流モード時には、負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向にかかわらず、循環電流が確実に３相負荷に近接したループを流れて、３相インバータに発生する高調波や放射雑音を一層低減することができ、さらには３相インバータのスイッチング損失が減少して効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係るインバータ制御装置の第１の実施の形態を示すブロック図である。
【図２】上記第１の実施の形態における電圧基準及び制御信号波形を比較例とともに示す図である。
【図３】上記第１の実施の形態における各電流モードを示す図である。
【図４】本発明の第２の実施の形態を示す回路図である。
【図５】上記第２の実施の形態における制御回路を示すブロック図である。
【図６】上記第２の実施の形態における各電流モードを示す図である。
【図７】本発明の第３の実施の形態を示すブロック図である。
【図８】上記第３の実施の形態における電圧基準及び制御信号波形を示す図である。
【図９】上記第３の実施の形態における各部の信号波形を示す図である。
【図１０】上記第３の実施の形態における各電流モードを示す図である。
【図１１】本発明の第４の実施の形態を示す回路図である。
【図１２】従来のインバータの回路構成を示す図である。
【図１３】上記従来のインバータの制御装置を示すブロック図である。
【図１４】上記従来のインバータ制御装置における電圧基準及び制御信号波形を示す図である。
【図１５】上記従来のインバータ制御装置における各電流モードを示す図である。
【符号の説明】
４ 単相インバータ
５ａ〜５ｆ，２８，３１ スイッチング素子
６ ３相インバータ
７ 単相負荷
８ ３相負荷
１４ ３角波発生器
１５ ３角波発生器及びＡＮＤロジックとともに変換回路を構成する比較変調回路
１９ コンパレータ
２３ コンパレータと正転ロジック又は反転ロジックとともにオンパルス生成回路を構成する反転回路
２４ 正転ロジック
２５ 反転ロジック
２６，２７，５１〜５６ ＡＮＤロジック
２９，３２ ダイオード
３０，３０ａ，３０ｂ，３０ｃ 第１の還流回路
３３，３３ａ，３３ｂ，３３ｃ 第２の還流回路
４８，４９，５０ ＡＮＤロジックとともに変換回路を構成する３角波変調回路
【発明の属する技術分野】
本発明は、インバータに発生する高調波や放射雑音の低減を可能としたインバータ制御装置に関する。
【０００２】
【従来の技術】
従来のインバータ制御装置を、電圧型インバータの制御装置を例にとり図１２乃至図１５を用いて説明する。まず、図１２を用いて、電圧型インバータの主回路構成を説明する。同図（ａ）は単相インバータであり、１は３相の商用電源、２は３相のダイオード整流器、３は平滑コンデンサ、４は自己消孤型のスイッチング素子５ａ，５ｂ，５ｄ，５ｅで構成された単相インバータ、７は単相負荷、９は第１の電流検出器である。同図（ｂ）は３相インバータであり、６は自己消孤型のスイッチング素子５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆで構成された３相インバータ、８は３相負荷、１０，１１，１２は第２〜第４の電流検出器である。図１３は、インバータ制御装置を示しており、１３は増幅器、１４は３角波発生器、１５は比較変調回路である。
【０００３】
ここでは、図１２（ａ）の単相インバータを例にとってインバータ制御装置による制御方法を説明する。図１２（ｂ）の３相インバータについても原理的には、同じで展開できる。３相の商用電源１からの３相交流をダイオード整流器２で整流し、平滑コンデンサ３で平滑することにより直流電圧を生成する。各スイッチング素子５ａ，５ｂ，５ｄ，５ｅを任意のタイミングでスイッチングすることにより、通常、負荷５に対して任意の正弦波電流を流すように印加電圧を制御する。図１４に、その制御波形を示す。いま、負荷７に流したい電流基準波形をＩURとし、実際に流れている電流を第１の電流検出器９で検出した波形をＩUFとする。このＩURとＩUFの差をとり、これを増幅器１３で増幅する。この増幅出力が負荷７に印加すべき電圧基準ＶUVとなる。これを実際のスイッチング波形に変換するため、３角波発生器１４からの３角波と電圧基準ＶUVとを比較変調回路１５で比較して変調をかけ、ＰＷＭ（パルス幅変調）波形とする。図１４は、この波形を示しており、３角波と基準電圧ＶUVとの交点からそれぞれスイッチング素子５ａ，５ｂ，５ｄ，５ｅのスイッチング信号Ｕ，Ｖ，Ｘ，Ｙを生成している。ここで、ＵとＸ、ＶとＹはそれぞれ反転の関係にあり、実際のスイッチング動作では、スイッチング素子５ａと５ｄ、５ｂと５ｅのオフ時間を考慮して、短絡の状態が発生しないようにインターロック時間を設けるが、ここでは動作の説明に重点をおき省略している。図１５は、この場合のインバータ４へ流れる電流モードを示している。通常、負荷７はインダクタンス負荷のため、印加電圧に対し、電流が遅れる。図１４では、３０゜の遅れの場合を示している。したがって、この印加電圧に対する電流の遅れのため、負荷５に流れる電流方向により、▲１▼〜▲４▼のモードにわかれ、各モードにて、スイッチング素子がオンの場合とオフの場合の８つの流れ方がある。図１５では、回路を、スイッチング素子を理想的なスイッチで表現し、電流が流れるダイオードのみを記述し、各モードにおけるスイッチング素子のオン時とオフ時の電流経路を別々に示してある。またインダクタンス負荷５両端の電圧極性を表示した回路図内で実線はスイッチングオン時、点線はスイッチングオフ時の電流方向を示し、インダクタンス負荷５両端の電圧極性で○内はスイッチングオフ時の極性を示している。図１５（ａ）のモード▲１▼は、対となって動作するスイッチング素子５ａ，５ｅが同時にオンからオフに転じたとき、同図（ｂ）のモード▲２▼は、スイッチング素子５ａ，５ｅがオフしてスイッチング素子５ｂ，５ｄが同時にオンに転じたとき、同図（ｃ）のモード▲３▼は、スイッチング素子５ｂ，５ｄが同時にオンからオフに転じたとき、同図（ｄ）のモード▲４▼は、スイッチング素子５ｂ，５ｄがオフしてスイッチング素子５ａ，５ｅが同時にオンに転じたときの電流の流れをそれぞれ示している。
【０００４】
【発明が解決しようとする課題】
従来のインバータ制御装置では、インバータを構成する複数のスイッチング素子のうち、対となって動作する両スイッチング素子を何れもＰＷＭ制御するようになっていたため、インバータ内の電流経路及びインダクタンス負荷両端の電圧極性は目まぐるしく変化する。通常、スイッチングは数ｋＨｚオーダーで行われており、スイッチング素子の高速化や装置の小型化、静音化、高性能化等により、このスイッチング周波数は高くなる傾向にある。しかし、逆に、このスイッチング周波数が高くなることにより漏洩電流の増加による機器誤動作や誘導ノイズによる影響、ラジオノイズによる雑音等の不具合が発生してきている。
【０００５】
本発明は、上記に鑑みてなされたもので、インバータに発生する高調波や放射雑音を低減することができるとともにインバータの効率を向上させることができるインバータ制御装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、複数のスイッチング素子によりブリッジ構成されたインバータを制御するインバータ制御装置であって、前記インバータの負荷に並列接続され、前記スイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させる還流回路を有することを要旨とする。この構成により、スイッチング素子がオフに転じた還流モードで、循環電流が負荷と、この負荷に近接した還流回路の間を流れる。
【０００８】
請求項２記載の発明は、ダイオードが並列に接続された複数のスイッチング素子によりブリッジ構成されたインバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路と、前記インバータの負荷に並列接続され、前記ＰＷＭパルスでオン・オフされる前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させる還流回路とを有することを要旨とする。この構成により、ブリッジを構成する複数のスイッチング素子のうち対となって動作する一方のスイッチング素子がオン固定され、他方のスイッチング素子のみがＰＷＭパルスでオン・オフされてインバータ負荷への印加電圧が可変される。また、他方のスイッチング素子オフ時の還流モードでは、循環電流が負荷と、この負荷に近接した還流回路の間を流れる。
【００１０】
請求項３記載の発明は、上記請求項１記載のインバータ制御装置において、前記インバータは、単相ブリッジで構成された単相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを前記負荷にそれぞれ並列接続し、前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換えて作動させることを要旨とする。この構成により、単相インバータの場合、単相ブリッジにおける一方の相及び他方の相の各他方のスイッチング素子がオフに転じた還流モードで、循環電流が負荷に流れる電流方向に応じて、負荷と第１の還流回路の間、又は負荷と第２の還流回路の間を流れる。
【００１１】
請求項４記載の発明は、ダイオードが並列に接続された複数のスイッチング素子により単相ブリッジで構成された単相インバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路とを有し、また前記電圧基準が正極性のときは前記単相ブリッジの一方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記電圧基準が負極性のときは前記単相ブリッジの他方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記単相インバータの負荷には、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とをそれぞれ並列接続し、前記一方及び他方の相における前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換え作動させて前記負荷を短絡し、循環電流を当該負荷に還流させることを要旨とする。この構成により、単相インバータの場合、単相ブリッジにおける一方の相及び他方の相の各一方のスイッチング素子がオン固定され、各他方のスイッチング素子のみがＰＷＭパルスでオン・オフされて単相インバータ負荷への印加電圧が可変される。また、各他方のスイッチング素子がオフに転じた還流モードでは、循環電流が負荷に流れる電流方向に応じて、負荷と第１の還流回路の間、又は負荷と第２の還流回路の間を流れる。
【００１３】
請求項５記載の発明は、上記請求項１記載のインバータ制御装置において、前記インバータは、３相ブリッジ構成された３相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換えて作動させることを要旨とする。この構成により、３相インバータの場合、他の相のスイッチング素子がオフに転じた還流モードで、循環電流が３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて、負荷と第１の還流回路の間、又は負荷と第２の還流回路の間を流れる。
【００１４】
請求項６記載の発明は、ダイオードが並列に接続された複数のスイッチング素子により３相ブリッジに構成された３相インバータを制御するインバータ制御装置であって、前記３相ブリッジにおける各相の電圧基準から最も点孤角の大きくなるスイッチング素子の相を選別し、前記点孤角の大きい間、当該スイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子を、前記スイッチング素子がオフに転じたダイオード還流ループでは、３相ブリッジスタック内の各ダイオードを介して循環電流が回るようにオン・オフするＰＷＭパルスに変換する変換回路とを有し、またダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子がオフに転じた還流モード時に前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換え作動させて前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間を短絡し、循環電流を当該各相間に還流させることを要旨とする。この構成により、３相インバータの場合、３相ブリッジにおける各相のスイッチング素子のうち最も点孤角の大きくなるスイッチング素子がオン固定され、他の相のスイッチング素子のみがＰＷＭパルスでオン・オフされて３相インバータ負荷への印加電圧が可変される。また、他の相のスイッチング素子がオフに転じた還流モードでは、循環電流が３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて、負荷と第１の還流回路の間、又は負荷と第２の還流回路の間を流れる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１６】
図１乃至図３は、本発明の第１の実施の形態を示す図である。本実施の形態は、前記図１２（ａ）と同様の構成の単相インバータに適用したものである。まず、図１を用いて、本実施の形態のインバータ制御装置の構成を説明する。なお、図１、後述の第２の実施の形態における図４及び第４の実施の形態における図１１において、前記図１２、図１３における回路機器及び素子等と同一ないし均等のものは、前記と同一符号を以って示し、重複した説明を省略する。図１において、抵抗器１６、ダイオード１７及びオペアンプ１８により負値のみ出力するコンパレータ１９が構成され、抵抗器２０，２１及びオペアンプ２２により反転回路２３が構成されている。２４は正転ロジックであり、そのままの値を出力する。２５は反転ロジックであり、反転した値を出力する。上記のコンパレータ１９及び反転回路２３と正転ロジック２４又は反転ロジック２５とで後述のオンパルスを生成するオンパルス生成回路が構成されている。２６，２７はＡＮＤロジックであり、３角波発生器１４及び比較変調回路１５とＡＮＤロジック２６又は２７とで電圧基準ＶUVをＰＷＭパルスに変換する変換回路が構成されている。
【００１７】
次に、図２、図３を用いて、上述のように構成されたインバータ制御装置の作用を説明する。電圧基準ＶUVをコンパレータ１９に入力し、電圧基準ＶUVが正値の時のみ負値を出力させる。この負値出力を反転回路２３に入力し電圧基準ＶUVが正値の時のみ正値を出力する信号を得る。この信号を正転ロジック２４を介してＵ信号（オンパルス）を得る。また反転ロジック２５を介してＶ信号（オンパルス）を得る。また、３角波発生器１４と比較変調回路１５で電圧基準ＶUVをＰＷＭ変調した波形とＵ信号とのＡＮＤ条件をＡＮＤロジック２６でとってＰＷＭパルスを作り、これをＹ信号とし、同様に電圧基準ＶUVをＰＷＭ変調した波形とＶ信号とのＡＮＤ条件をＡＮＤロジック２７でとってＰＷＭパルスを作り、これをＸ信号とする。これらの処理により、図２に示すように、電圧基準ＶUVが正値の時は、単相ブリッジにおけるスイッチング素子５ａがオン固定（Ｕ信号）でこれと対となって動作するスイッチング素子５ｅのみをＰＷＭ制御（Ｙ信号）して負荷に印加する電圧を調整する。電圧基準ＶUVが負値の時は、スイッチング素子５ｂがオン固定（Ｖ信号）でこれと対となって動作するスイッチング素子５ｄのみをＰＷＭ制御（Ｘ信号）して負荷に印加する電圧を調整する。このように、本実施の形態では、スイッチング素子５ａ、スイッチング素子５ｂのスイッチングがＵ信号、Ｖ信号でオン固定となるので、従来の対となる両素子５ａと５ｅ（Ｕ信号とＹ信号）又は５ｂと５ｄ（Ｖ信号とＸ信号）がＰＷＭ制御される場合（図２の（ｂ），（ｃ））と比較して明らかにスイッチング回数が減少する。
【００１８】
図３の表記方法は、前記図１４、図１５と同様である。図３（ａ）のモード▲１▼は、スイッチング素子５ａがオン固定され、ＰＷＭ制御される５ｅがオンからオフに転じたとき、同図（ｂ）のモード▲２▼は、スイッチング素子５ａ，５ｅがオフしてスイッチング素子５ｂがオン固定され、ＰＷＭ制御される５ｄがオンに転じたとき、同図（ｃ）のモード▲３▼は、スイッチング素子５ｂがオン固定され、ＰＷＭ制御される５ｄがオンからオフに転じたとき、同図（ｄ）のモード▲４▼は、スイッチング素子５ｂ，５ｄがオフしてスイッチング素子５ａがオン固定され、ＰＷＭ制御される５ｅがオンに転じたときの電流の流れをそれぞれ示している。図３と前記図１５を比較すると、スイッチングオン時の電流経路は同じであるがスイッチングオフ時のダイオード還流モードでは、電流が平滑コンデンサまで戻らずに単相ブリッジスタック内の相間のダイオードループに還流する。したがって、これらのことからスイッチングによる高調波や放射雑音が低減して他の機器等への悪影響が軽減されるとともにスイッチング回数が減ることにより、スイッチング損失が減少して効率の向上がもたらされる。
【００１９】
図４乃至図６には、本発明の第２の実施の形態を示す。図４において、自己消孤型スイッチング素子２８及びダイオード２９で構成された第１の還流回路３０と、自己消孤型スイッチング素子３１及び上記とは逆向きのダイオード３２で構成された第２の還流回路３３とが負荷７にそれぞれ並列接続されている。図５は、第１の還流回路３０及び第２の還流回路３３の制御回路を示しており、抵抗器３４、ダイオード３５及びオペアンプ３６によりコンパレータが構成され、抵抗器３７，３８及びオペアンプ３９により反転回路が構成されている。４０は正転ロジック、４１は反転ロジックである。
【００２０】
次に作用を説明する。図５におけるコンパレータ、反転回路、正転ロジック４０及び反転ロジック４１が、前記図１における同様の構成の回路部分と略同様に作用して、第１の電流検出器９によって検出された負荷に流れる電流が正方向の場合には、ＩUFが正値になり、正転ロジック４０からのＶＵの信号がオンになって、第１の還流回路３０のスイッチング素子２８が導通する。また、ＩUFが負値になると反転ロジック４１からのＵＶの信号がオンになって、第２の還流回路３３のスイッチング素子３１が導通する。この場合の前記図３に対応した各電流の流れれる経路を図６に示す。この制御により、ＰＷＭ制御されるスイッチング素子がオフに転じた各還流モードでは、循環電流が負荷７に並列に接続した第１の還流回路３０又は第２の還流回路３３を流れる。一般的に負荷７とインバータ装置間はある一定の距離があり、この間を電線ケーブルにより接続する。したがって、この間での電流、電圧の急峻な変化は、漏れ電流やノイズの発生に大きく影響する。この場合において、本実施の形態では、ダイオードの還流モードについては、循環電流が負荷７に近接したループで回ることになり、外部への悪影響を軽減することができる。
【００２１】
図７乃至図１０には、本発明の第３の実施の形態を示す。本実施の形態は、前記図１２（ｂ）と同様の構成の３相インバータに適用したものである。図７を用いて、本実施の形態のインバータ制御装置の構成を説明する。２４ａ〜２４ｃは正転ロジック、２５ａ〜２５ｃは反転ロジックであり、コンパレータ１９及び反転回路２３と正転ロジック２４ａ又は反転ロジック２５ａとでオンパルス生成回路が構成されている。４２〜４７はＡＮＤロジック、４８，４９，５０は３角波変調回路、５１〜５６はＡＮＤロジック、５７〜６２はＯＲロジックであり、３角波変調回路４８とＡＮＤロジック５１又は５２とで電圧基準ＶUVをＰＷＭパルスに変換する変換回路が構成されている。その他、Ｖ，Ｗ相分の増幅器、コンパレータ及び反転回路を含む回路系は図示省略してある。
【００２２】
次に、図８乃至図１０を用いて作用を説明する。Ｕ相、Ｖ相、Ｗ相のそれぞれの電流基準ＩUR，ＩVR，ＩWRからそれぞれの相の電流検出器出力ＩUF，ＩVF，ＩWFを引き、各相の電圧基準ＶU ，ＶV ，ＶW が得られる。それを基に単相インバータの場合と同様に各電圧基準ＶU ，ＶV ，ＶW が正値と負値の信号Ｕ* ，Ｕ-*，Ｖ* ，Ｖ-*，Ｗ* ，Ｗ-*を作り、さらに各相で他の２相より電圧が高い区間Ｕ**，Ｖ**，Ｗ**及び逆に他の２相より電圧の低い区間Ｘ**，Ｙ**，Ｚ**をＡＮＤロジック４２〜４７のＡＮＤ条件で生成し、その電圧の高い区間及び低い区間の間、即ち点孤角の大きい間、その点孤角の大きくなるスイッチング素子をオンパルスでオンに固定する。そのオン固定しているスイッチング素子の相以外の相のスイッチング素子に印加する信号部分はＰＷＭパルスとし、そのオンパルス及びＰＷＭパルスの合成を図８に示すようなＵ，Ｘ，Ｖ，Ｙ，Ｗ，Ｚのスイッチング信号として各スイッチング素子５ａ〜５ｆに供給する。
【００２３】
図１０に各モードの電流経路を示す。ここでは説明を簡略化するため、電圧、電流の位相差なしで説明するが、位相遅れが発生しても電流の経路としては図８の６モードとなり、図１０に示すように、ダイオードに還流する還流モードでは３相ブリッジスタック内の各ダイオードを介して循環し、平滑コンデンサを介さないことから、電流の経路を短くすることができ、またスイッチング回数もオン固定により軽減することができる。
【００２４】
図１１には、本発明の第４の実施の形態を示す。本実施の形態は、上記と同様の３相インバータに適用した場合において、還流モード時に循環電流を３相負荷に近隣した回路にてダイオード還流させるようにしたものである。図１１において、自己消孤型スイッチング素子２８ａ及びダイオード２９ａで構成された第１の還流回路３０ａと、自己消孤型スイッチング素子３１ａ及び上記とは逆向きのダイオード３２ａで構成された第２の還流回路３３ａとが３相負荷８におけるＵ−Ｖ相間にそれぞれ並列接続されている。自己消孤型スイッチング素子２８ｂ及びダイオード２９ｂで構成された第１の還流回路３０ｂと、自己消孤型スイッチング素子３１ｂ及び上記とは逆向きのダイオード３２ｂで構成された第２の還流回路３３ｂとがＶ−Ｗ相間にそれぞれ並列接続されている。また、自己消孤型スイッチング素子２８ｃ及びダイオード２９ｃで構成された第１の還流回路３０ｃと、自己消孤型スイッチング素子３１ｃ及び上記とは逆向きのダイオード３２ｃで構成された第２の還流回路３３ｃとがＷ−Ｕ相間にそれぞれ並列接続されている。
【００２５】
作用を説明する。前記図８、図１０に示す電流モードにおいて、モード▲１▼のとき、Ｕ−Ｖ相間のスイッチング素子３１ａとＶ−Ｗ相間のスイッチング素子２８ｂがオンになる。モード▲２▼のとき、Ｕ−Ｖ相間のスイッチング素子３１ａとＷ−Ｕ相間のスイッチング素子２８ｃがオンになる。モード▲３▼のとき、Ｗ−Ｕ相間のスイッチング素子２８ｃとＶ−Ｗ相間のスイッチング素子３１ｂがオンになる。モード▲４▼のとき、Ｕ−Ｖ相間のスイッチング素子２８ａとＶ−Ｗ相間のスイッチング素子３１ｂがオンになる。モード▲５▼のとき、Ｕ−Ｖ相間のスイッチング素子２８ａとＷ−Ｕ相間のスイッチング素子３１ｃがオンになる。モード▲６▼のとき、Ｗ−Ｕ相間のスイッチング素子３１ｃとＶ−Ｗ相間のスイッチング素子２８ｂがオンになる。このようにダイオード還流モードのときには、電流モードに応じて各相間の第１の還流回路３０ａ，３０ｂ，３０ｃと第２の還流回路３３ａ，３３ｂ，３３ｃとを切換え作動させることにより、循環電流が負荷８に近接したスイッチング素子とダイオードを介して流れる。この結果、循環電流の経路が非常に短くなり、外部への悪影響を軽減できる。
【００２７】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、インバータの負荷に並列接続され、スイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させる還流回路を具備させたため、還流モード時に循環電流が負荷に近接したループを流れて、還流モードにおける放射雑音等の外部への影響を一層低減することができる。
【００２８】
請求項２記載の発明によれば、ダイオードが並列に接続された複数のスイッチング素子によりブリッジ構成されたインバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路と、前記インバータの負荷に並列接続され、前記ＰＷＭパルスでオン・オフされる前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させるため、インバータのスイッチング回数が減り、また還流モードでは循環電流が負荷に近接したループを流れて、インバータに発生する高調波や放射雑音を一層低減することができる。
【００３０】
請求項３記載の発明によれば、前記インバータは、単相ブリッジで構成された単相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを前記負荷にそれぞれ並列接続し、前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換えて作動させるようにしたため、単相インバータの場合、還流モード時に、負荷に流れる電流方向にかかわらず、循環電流が確実に負荷に近接したループを流れて、単相インバータに発生する高調波や放射雑音を一層低減することができる。
【００３１】
請求項４記載の発明によれば、ダイオードが並列に接続された複数のスイッチング素子により単相ブリッジで構成された単相インバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路とを有し、また前記電圧基準が正極性のときは前記単相ブリッジの一方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記電圧基準が負極性のときは前記単相ブリッジの他方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記単相インバータの負荷には、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とをそれぞれ並列接続し、前記一方及び他方の相における前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換え作動させて前記負荷を短絡し、循環電流を当該負荷に還流させるようにしたため、単相インバータの場合に、確実にスイッチング回数が減り、また還流モード時には、負荷に流れる電流方向にかかわらず、循環電流が確実に負荷に近接したループを流れて、単相インバータに発生する高調波や放射雑音を一層低減することができ、さらには単相インバータのスイッチング損失が減少して効率を向上させることができる。
【００３３】
請求項５記載の発明によれば、前記インバータは、３相ブリッジ構成された３相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換えて作動させるようにしたため、３相インバータの場合、還流モード時に、負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向にかかわらず、循環電流が確実に３相負荷に近接したループを流れて、３相インバータに発生する高調波や放射雑音を一層低減することができる。
【００３４】
請求項６記載の発明によれば、ダイオードが並列に接続された複数のスイッチング素子により３相ブリッジに構成された３相インバータを制御するインバータ制御装置であって、前記３相ブリッジにおける各相の電圧基準から最も点孤角の大きくなるスイッチング素子の相を選別し、前記点孤角の大きい間、当該スイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子を、前記スイッチング素子がオフに転じたダイオード還流ループでは、３相ブリッジスタック内の各ダイオードを介して循環電流が回るようにオン・オフするＰＷＭパルスに変換する変換回路とを有し、またダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子がオフに転じた還流モード時に前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換え作動させて前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間を短絡し、循環電流を当該各相間に還流させるようにしたため、３相インバータの場合に、スイッチング回数が減り、また還流モード時には、負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向にかかわらず、循環電流が確実に３相負荷に近接したループを流れて、３相インバータに発生する高調波や放射雑音を一層低減することができ、さらには３相インバータのスイッチング損失が減少して効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係るインバータ制御装置の第１の実施の形態を示すブロック図である。
【図２】上記第１の実施の形態における電圧基準及び制御信号波形を比較例とともに示す図である。
【図３】上記第１の実施の形態における各電流モードを示す図である。
【図４】本発明の第２の実施の形態を示す回路図である。
【図５】上記第２の実施の形態における制御回路を示すブロック図である。
【図６】上記第２の実施の形態における各電流モードを示す図である。
【図７】本発明の第３の実施の形態を示すブロック図である。
【図８】上記第３の実施の形態における電圧基準及び制御信号波形を示す図である。
【図９】上記第３の実施の形態における各部の信号波形を示す図である。
【図１０】上記第３の実施の形態における各電流モードを示す図である。
【図１１】本発明の第４の実施の形態を示す回路図である。
【図１２】従来のインバータの回路構成を示す図である。
【図１３】上記従来のインバータの制御装置を示すブロック図である。
【図１４】上記従来のインバータ制御装置における電圧基準及び制御信号波形を示す図である。
【図１５】上記従来のインバータ制御装置における各電流モードを示す図である。
【符号の説明】
４ 単相インバータ
５ａ〜５ｆ，２８，３１ スイッチング素子
６ ３相インバータ
７ 単相負荷
８ ３相負荷
１４ ３角波発生器
１５ ３角波発生器及びＡＮＤロジックとともに変換回路を構成する比較変調回路
１９ コンパレータ
２３ コンパレータと正転ロジック又は反転ロジックとともにオンパルス生成回路を構成する反転回路
２４ 正転ロジック
２５ 反転ロジック
２６，２７，５１〜５６ ＡＮＤロジック
２９，３２ ダイオード
３０，３０ａ，３０ｂ，３０ｃ 第１の還流回路
３３，３３ａ，３３ｂ，３３ｃ 第２の還流回路
４８，４９，５０ ＡＮＤロジックとともに変換回路を構成する３角波変調回路
Claims (6)
- 複数のスイッチング素子によりブリッジ構成されたインバータを制御するインバータ制御装置であって、前記インバータの負荷に並列接続され、前記スイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させる還流回路を有することを特徴とするインバータ制御装置。
- ダイオードが並列に接続された複数のスイッチング素子によりブリッジ構成されたインバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路と、前記インバータの負荷に並列接続され、前記ＰＷＭパルスでオン・オフされる前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷を短絡して循環電流を当該負荷に還流させる還流回路とを有することを特徴とするインバータ制御装置。
- 前記インバータは、単相ブリッジで構成された単相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを前記負荷にそれぞれ並列接続し、前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換えて作動させることを特徴とする請求項１記載のインバータ制御装置。
- ダイオードが並列に接続された複数のスイッチング素子により単相ブリッジで構成された単相インバータを制御するインバータ制御装置であって、電圧基準から、当該電圧基準の極性に応じて前記複数のスイッチング素子のうち対となって動作する一方のスイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記対となって動作する他方のスイッチング素子をオン・オフすることにより前記スイッチング素子がオフに転じたダイオード還流ループでは、単相ブリッジスタック内の相間のダイオードループで循環電流が回るようにＰＷＭパルスに変換する変換回路とを有し、また前記電圧基準が正極性のときは前記単相ブリッジの一方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記電圧基準が負極性のときは前記単相ブリッジの他方の相で対となって動作する一方のスイッチング素子をオン固定して他方のスイッチング素子をＰＷＭパルスでオン・オフ制御し、前記単相インバータの負荷には、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とをそれぞれ並列接続し、前記一方及び他方の相における前記他方のスイッチング素子がオフに転じた還流モード時に前記負荷に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とを切換え作動させて前記負荷を短絡し、循環電流を当該負荷に還流させることを特徴とするインバータ制御装置。
- 前記インバータは、３相ブリッジ構成された３相インバータであり、ダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換えて作動させることを特徴とする請求項１記載のインバータ制御装置。
- ダイオードが並列に接続された複数のスイッチング素子により３相ブリッジに構成された３相インバータを制御するインバータ制御装置であって、前記３相ブリッジにおける各相の電圧基準から最も点孤角の大きくなるスイッチング素子の相を選別し、前記点孤角の大きい間、当該スイッチング素子をオン固定するオンパルスを生成するオンパルス生成回路と、前記電圧基準をＰＷＭ変調して前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子を、前記スイッチング素子がオフに転じたダイオード還流ループでは、３相ブリッジスタック内の各ダイオードを介して循環電流が回るようにオン・オフするＰＷＭパルスに変換する変換回路とを有し、またダイオードとスイッチング素子を組み合わせた第１の還流回路と、前記ダイオードとは逆向きのダイオードとスイッチング素子を組み合わせた第２の還流回路とを、前記３相インバータの３相負荷におけるＵ−Ｖ相間、Ｖ−Ｗ相間及びＷ−Ｕ相間にそれぞれ並列接続し、前記点孤角の大きくなるスイッチング素子の相以外の相のスイッチング素子がオフに転じた還流モード時に前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間に流れる電流方向に応じて前記第１の還流回路と前記第２の還流回路とをそれぞれ切換え作動させて前記Ｕ−Ｖ相間、Ｖ−Ｗ相間又はＷ−Ｕ相間を短絡し、循環電流を当該各相間に還流させることを特徴とするインバータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17438897A JP3993277B2 (ja) | 1997-06-30 | 1997-06-30 | インバータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17438897A JP3993277B2 (ja) | 1997-06-30 | 1997-06-30 | インバータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1127958A JPH1127958A (ja) | 1999-01-29 |
| JP3993277B2 true JP3993277B2 (ja) | 2007-10-17 |
Family
ID=15977742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17438897A Expired - Fee Related JP3993277B2 (ja) | 1997-06-30 | 1997-06-30 | インバータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3993277B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5594263B2 (ja) * | 2011-08-31 | 2014-09-24 | 株式会社デンソー | ハーフブリッジ回路 |
-
1997
- 1997-06-30 JP JP17438897A patent/JP3993277B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1127958A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878163A (en) | Pulse width modulated inverter with high-to-low frequency output converter | |
| US7042194B1 (en) | Controller for a wound-rotor induction motor | |
| WO2012086095A1 (en) | Motor-driving apparatus for driving three-phase motor of variable speed type | |
| JPH07298631A (ja) | ３相ｐｗｍ電圧発生回路 | |
| JP4712148B2 (ja) | 電力変換装置 | |
| JPS62233069A (ja) | 電動機の制御装置 | |
| JPH08251947A (ja) | 電力変換装置の回生制御装置 | |
| JP3993277B2 (ja) | インバータ制御装置 | |
| JP2000188867A (ja) | コンバータ回路および直流電圧制御用装置 | |
| JP2003230276A (ja) | 電力変換装置の制御方法 | |
| JP6505261B2 (ja) | 電力変換装置 | |
| JPH0461597B2 (ja) | ||
| KR100685444B1 (ko) | 단상인버터의 병렬제어시스템 | |
| JP5400956B2 (ja) | 電力変換装置 | |
| JPS61244275A (ja) | Ｐｗｍ制御電圧形インバ−タ装置 | |
| JP3873203B2 (ja) | 巻線型誘導機の速度制御装置及び方法 | |
| JP3085741B2 (ja) | 誘導発電機の制御装置 | |
| JP2676070B2 (ja) | 直流電源装置 | |
| JP2580108B2 (ja) | 電力変換装置 | |
| JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
| JPH11196576A (ja) | 多相電圧形コンバータ | |
| JP3478663B2 (ja) | スイッチング電源 | |
| JPH11243689A (ja) | Ｐｗｍ制御回路 | |
| JP4375506B2 (ja) | インバータ装置およびその電流制限方法 | |
| JPH0993949A (ja) | 無停電電源装置の電流検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |