JPH11274519A - サージ防護素子 - Google Patents
サージ防護素子Info
- Publication number
- JPH11274519A JPH11274519A JP9667198A JP9667198A JPH11274519A JP H11274519 A JPH11274519 A JP H11274519A JP 9667198 A JP9667198 A JP 9667198A JP 9667198 A JP9667198 A JP 9667198A JP H11274519 A JPH11274519 A JP H11274519A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- ohmic
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＰＮＰＮ又はＰＮＰＮＰの４層又は５層のエ
ミッタ、ベース短絡型サージ防護素子において、サージ
耐量のバラツキを防ぎ、サージ耐量の向上を図る。 【解決手段】 ベース、エミッタ短絡構造を有するサー
ジ防護素子において、一導電型半導体基板を共通基板と
し、その一面にベース領域２，９を形成し、該ベース領
域上にエミッタ領域３，１０とオーミック領域４，１１
を設け、該エミッタ領域とオーミック領域の境界部に沿
ってベース領域を表面に露呈することによりエミッタ領
域とオーミック領域とを分離し、該ベース領域の露呈表
面に絶縁膜Ｉを設けて初期点弧位置を確定するようにし
たものである。
ミッタ、ベース短絡型サージ防護素子において、サージ
耐量のバラツキを防ぎ、サージ耐量の向上を図る。 【解決手段】 ベース、エミッタ短絡構造を有するサー
ジ防護素子において、一導電型半導体基板を共通基板と
し、その一面にベース領域２，９を形成し、該ベース領
域上にエミッタ領域３，１０とオーミック領域４，１１
を設け、該エミッタ領域とオーミック領域の境界部に沿
ってベース領域を表面に露呈することによりエミッタ領
域とオーミック領域とを分離し、該ベース領域の露呈表
面に絶縁膜Ｉを設けて初期点弧位置を確定するようにし
たものである。
Description
【０００１】
【発明の属する技術分野】本発明はサージ防護素子の構
造に関するもので、雷サージ電流耐量の向上と特性のバ
ラツキをなくした製造歩留りの向上に関するものであ
る。
造に関するもので、雷サージ電流耐量の向上と特性のバ
ラツキをなくした製造歩留りの向上に関するものであ
る。
【０００２】
【従来の技術】不純物拡散のような通常の方法により作
られる図４（ａ）（ｂ）に示す平面図 （２） および断面図に示すようにＮ1Ｐ1ＮＰ2 Ｎ2型構造をも
つサージ防護素子は広く知られている。（なお図中Ｍ1
Ｍ2は電極金属、Ｉは絶縁膜例えばＳｉＯ2、８は半導体
基板（Ｎ）、２は該基板８の一面に設けたベース領域
（Ｐ1）３及び４は該ベース領域２上に形成されたエミ
ッタ領域（Ｎ1）及びオーミック領域（Ｐ+）、９は該半
導体基体８の他面に設けたベース領域（第２）、１０、
１１は該ベース領域９上に設けたエミッタ領域（第２）
及びオーミック領域（第２）を示す。）又最近において
は小型、安価であって、サージ電流耐量が大きく、しか
も２端子であるので使用が簡単であるなどの理由から、
通信回線その他における雷サージ防護用などとして広く
使用されている。
られる図４（ａ）（ｂ）に示す平面図 （２） および断面図に示すようにＮ1Ｐ1ＮＰ2 Ｎ2型構造をも
つサージ防護素子は広く知られている。（なお図中Ｍ1
Ｍ2は電極金属、Ｉは絶縁膜例えばＳｉＯ2、８は半導体
基板（Ｎ）、２は該基板８の一面に設けたベース領域
（Ｐ1）３及び４は該ベース領域２上に形成されたエミ
ッタ領域（Ｎ1）及びオーミック領域（Ｐ+）、９は該半
導体基体８の他面に設けたベース領域（第２）、１０、
１１は該ベース領域９上に設けたエミッタ領域（第２）
及びオーミック領域（第２）を示す。）又最近において
は小型、安価であって、サージ電流耐量が大きく、しか
も２端子であるので使用が簡単であるなどの理由から、
通信回線その他における雷サージ防護用などとして広く
使用されている。
【０００３】
【発明が解決しようとする課題】しかし現在のサージ防
護素子以下（サイリスタ）ではその構造上サージ特に雷
サージの如き、急峻な立上りの電流サージに対する耐量
の現在以上の向上を望むことには無理がある。しかもサ
イリスタの縦構造や、各層の不純物濃度、厚み、さらに
は各構造の幾何学的位置などのバラツキによって大きく
影響されてサージ電流耐量にバラツキを生ずる。
護素子以下（サイリスタ）ではその構造上サージ特に雷
サージの如き、急峻な立上りの電流サージに対する耐量
の現在以上の向上を望むことには無理がある。しかもサ
イリスタの縦構造や、各層の不純物濃度、厚み、さらに
は各構造の幾何学的位置などのバラツキによって大きく
影響されてサージ電流耐量にバラツキを生ずる。
【０００４】図４の従来構造ではサージ印加に対する応
答動作は、電極Ｍ1に（＋）、Ｍ2に（−）を印加された
状態では、Ｐ−Ｎ接合Ｊ1に接合耐圧以上の過電圧が印
加されると、先ずＰ−Ｎ接合Ｊ1がアバランシェ降伏
し、然る後エミッタＮ1から電子が注入促されることに
より点弧動作に入るが、アバランシェ電流経路のＰ短絡
部２、及び点弧電流領域のＮエミッタ部３の境界部上も
直接金属電極Ｍ1をとっていることにより、表面を流れ
る不安定電流の為に、初期点弧位置が確定されない為、
サージ耐量に、バラツキが生じ、サージ耐量問題があっ
た。また、保持電流に関しても、同理由により、消弧電
流位置が確定されない為、保持電流のバラツキが生じる
問題点があった。
答動作は、電極Ｍ1に（＋）、Ｍ2に（−）を印加された
状態では、Ｐ−Ｎ接合Ｊ1に接合耐圧以上の過電圧が印
加されると、先ずＰ−Ｎ接合Ｊ1がアバランシェ降伏
し、然る後エミッタＮ1から電子が注入促されることに
より点弧動作に入るが、アバランシェ電流経路のＰ短絡
部２、及び点弧電流領域のＮエミッタ部３の境界部上も
直接金属電極Ｍ1をとっていることにより、表面を流れ
る不安定電流の為に、初期点弧位置が確定されない為、
サージ耐量に、バラツキが生じ、サージ耐量問題があっ
た。また、保持電流に関しても、同理由により、消弧電
流位置が確定されない為、保持電流のバラツキが生じる
問題点があった。
【０００５】本発明は従来技術の問題点を鑑み、通常の
拡散パターンの変更によりサージ防 （３） 護素子間のサージ耐量バラツキ及び保持電流の素子間の
バラツキを大幅に低減し、素子の歩留り向上を図ること
を目的とする。
拡散パターンの変更によりサージ防 （３） 護素子間のサージ耐量バラツキ及び保持電流の素子間の
バラツキを大幅に低減し、素子の歩留り向上を図ること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は、ベースエミッ
タ短絡構造を有するサージ防護素子において、一導電型
半導体基板を共通基板とし、その一面にベース領域を形
成し、該ベース領域上にエミッタ領域とオーミック領域
を設け、該エミッタ領域とオーミック領域の境界部に沿
ってベース領域を表面に露呈することによりエミッタ領
域とオーミック領域とを分離し、該ベース領域の露呈表
面に絶縁膜を設けて初期点弧位置を確定するようにした
ものである。
タ短絡構造を有するサージ防護素子において、一導電型
半導体基板を共通基板とし、その一面にベース領域を形
成し、該ベース領域上にエミッタ領域とオーミック領域
を設け、該エミッタ領域とオーミック領域の境界部に沿
ってベース領域を表面に露呈することによりエミッタ領
域とオーミック領域とを分離し、該ベース領域の露呈表
面に絶縁膜を設けて初期点弧位置を確定するようにした
ものである。
【０００７】
【発明の実施の形態】請求項１の発明は第１の導電型の
半導体基板を共通基板とし、該共通基板の一面及び他面
に夫々形成された第２の導電型のベース領域と、該ベー
ス領域上に第１の導電型のエミッタ領域と第２の導電型
のオーミック領域を形成し、該エミッタ領域とオーミッ
ク領域を短絡したサージ防護素子において、該エミッタ
領域とオーミック領域とを表面に露呈するベース領域を
介して分離形成すると共に該表面に露呈するベース領域
表面に絶縁膜を形成したことを特徴とするサージ防護素
子であり、この構成により双方向型サージデバイスとし
て、点弧位置を確定しサージ耐量の向上を図るようにし
たものである。
半導体基板を共通基板とし、該共通基板の一面及び他面
に夫々形成された第２の導電型のベース領域と、該ベー
ス領域上に第１の導電型のエミッタ領域と第２の導電型
のオーミック領域を形成し、該エミッタ領域とオーミッ
ク領域を短絡したサージ防護素子において、該エミッタ
領域とオーミック領域とを表面に露呈するベース領域を
介して分離形成すると共に該表面に露呈するベース領域
表面に絶縁膜を形成したことを特徴とするサージ防護素
子であり、この構成により双方向型サージデバイスとし
て、点弧位置を確定しサージ耐量の向上を図るようにし
たものである。
【０００８】本発明の第２の特徴は図３に示すように共
通基板の一面に設けた、該第１エミッタ領域と第１オー
ミック領域とを表面に露呈する第１ベース領域を介して
分離形成すると共に該表面に露呈するベース領域表面に
絶縁膜を形成したことを特徴とするサージ防護素子であ
り、一方向型サージ防護素子への適用を可能にしたこと
である。
通基板の一面に設けた、該第１エミッタ領域と第１オー
ミック領域とを表面に露呈する第１ベース領域を介して
分離形成すると共に該表面に露呈するベース領域表面に
絶縁膜を形成したことを特徴とするサージ防護素子であ
り、一方向型サージ防護素子への適用を可能にしたこと
である。
【０００９】
（４） 図１、図２は本発明の一実施例を示す平面図及び断面図
で従来例と同一符号は同等部分を示す。図中２ａ及びＩ
は本発明の要部を構成するベース領域の表面露呈及びこ
の露呈部２ａを覆う絶縁膜（例えばＳｉＯ2）である。
このベース露呈部はオーミック領域４とエミッタ領域３
の境界部に介在し、該オーミック領域４とエミッタ領域
を分離している。又共通基板と他面においても、上記同
様にベース領域９の露呈部９ａによりエミッタ領域１０
とオーミック領域１１が分離され、その表面には絶縁膜
１２が形成され、これに跨がって短絡電極Ｍ2が形成さ
れている。
で従来例と同一符号は同等部分を示す。図中２ａ及びＩ
は本発明の要部を構成するベース領域の表面露呈及びこ
の露呈部２ａを覆う絶縁膜（例えばＳｉＯ2）である。
このベース露呈部はオーミック領域４とエミッタ領域３
の境界部に介在し、該オーミック領域４とエミッタ領域
を分離している。又共通基板と他面においても、上記同
様にベース領域９の露呈部９ａによりエミッタ領域１０
とオーミック領域１１が分離され、その表面には絶縁膜
１２が形成され、これに跨がって短絡電極Ｍ2が形成さ
れている。
【００１０】図２において、短絡電極Ｍ1を（＋）、Ｍ2
を（−）に電圧を印加した状態で、サージ印加時、素子
のｐｎ接合耐圧以上の過電圧印加されると、先ずｐｎ接
合Ｊ1がアバランシェ降伏し、そのＰ1層部２を流れる電
流ｉが、しかる後Ｎ1エミッタ層３からの注入動作が促
され、点弧動作に至る。Ｐ1層２にＮ1エミッタ３との境
界部に５のごとく絶縁膜（ＳｉＯ2）を形成することに
より、Ｎ1エミッタ３からの注入動作を促すアバランシ
ェ降伏のＰ1層部２を流れる電流経路を限定されること
で、初期点弧位置を限定させることができる。即ち、点
弧動作を安定して確保できることになる。サージ耐量
は、この点弧動作の安定確保に密接に関係してくる特性
であり、即ち、サージ耐量のバラツキ低減に大きな効果
がある。また、本構造を使うことにより、消弧位置を同
じ理由により、確定できるので保持電流のバラツキ低減
効果も達成できる。
を（−）に電圧を印加した状態で、サージ印加時、素子
のｐｎ接合耐圧以上の過電圧印加されると、先ずｐｎ接
合Ｊ1がアバランシェ降伏し、そのＰ1層部２を流れる電
流ｉが、しかる後Ｎ1エミッタ層３からの注入動作が促
され、点弧動作に至る。Ｐ1層２にＮ1エミッタ３との境
界部に５のごとく絶縁膜（ＳｉＯ2）を形成することに
より、Ｎ1エミッタ３からの注入動作を促すアバランシ
ェ降伏のＰ1層部２を流れる電流経路を限定されること
で、初期点弧位置を限定させることができる。即ち、点
弧動作を安定して確保できることになる。サージ耐量
は、この点弧動作の安定確保に密接に関係してくる特性
であり、即ち、サージ耐量のバラツキ低減に大きな効果
がある。また、本構造を使うことにより、消弧位置を同
じ理由により、確定できるので保持電流のバラツキ低減
効果も達成できる。
【００１２】図３（ａ）（ｂ）は本発明の他の実施例を
示す平面図及び断面図で、この実施例では一方向（片
側）サージデバイスを適用したＮ1ＰＮＰ2の４層デバイ
スの例を示す。即ち共通基板８の一面に形成されたベー
ス領域２にベース露出部２ａを設けその表面に絶縁膜を
形成し、該共通基板８の他面にはベース領域９をオーミ
ック領域１１を形成するようにしたものである。
示す平面図及び断面図で、この実施例では一方向（片
側）サージデバイスを適用したＮ1ＰＮＰ2の４層デバイ
スの例を示す。即ち共通基板８の一面に形成されたベー
ス領域２にベース露出部２ａを設けその表面に絶縁膜を
形成し、該共通基板８の他面にはベース領域９をオーミ
ック領域１１を形成するようにしたものである。
【００１３】
（５） サージ防護素子のサージ耐量のバラツキ低減効果及び保
持電流のバラツキ低減効果により、歩留りの大幅向上効
果が生ずる。
持電流のバラツキ低減効果により、歩留りの大幅向上効
果が生ずる。
【図１】本発明の実施例を示す平面図
【図２】本発明の実施例を示す断面図
【図３】本発明の他の実施例図 （ａ）平面図 （ｂ）断面図
【図４】従来例
１ 半導体チップ ２、９ ベース領域 ２ａ、９ａ ベース露出領域 ３、１０ エミッタ領域 ４、１１ オーミック領域 ５、１２ 絶縁膜 Ｉ 絶縁膜
Claims (3)
- 【請求項１】 第１の導電型の半導体基板を共通基板と
し、該共通基板の一面及び他面に夫々形成された第２の
導電型のベース領域と、該ベース領域上に第１の導電型
のエミッタ領域と第２の導電型のオーミック領域を形成
し、該エミッタ領域とオーミック領域を短絡したサージ
防護素子において、該エミッタ領域とオーミック領域と
を表面に露呈するベース領域を介して分離形成すると共
に該表面に露呈するベース領域表面に絶縁膜を形成した
ことを特徴とするサージ防護素子。 - 【請求項２】 平面から透視して半導体基板の一面及び
他面に露呈するベース領域が重ならないように配置した
ことを特徴とする請求項１のサージ防護素子。 - 【請求項３】 第１の導電型の半導体基板を共通基板と
し、該共通基板の一面に形成された第２の導電型の第１
ベース領域と、該第１ベース領域上に第１の導電型の第
１エミッタ領域と第２の導電型のオーミック領域を形成
し、該第１エミッタ領域と第１オーミック領域を短絡
し、又、共通基板の他面に第２の導電型の第２ベース領
域と、該第２ベース領域上に形成された第２の導電型の
第２オーミック領域を備えたサージ防護素子において、 該第１エミッタ領域と第１オーミック領域とを平面に露
呈する第１ベース領域を介して分離形成すると共に該表
面に露呈するベース領域表面に絶縁膜を形成したことを
特徴とするサージ防護素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9667198A JPH11274519A (ja) | 1998-03-25 | 1998-03-25 | サージ防護素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9667198A JPH11274519A (ja) | 1998-03-25 | 1998-03-25 | サージ防護素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274519A true JPH11274519A (ja) | 1999-10-08 |
Family
ID=14171278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9667198A Pending JPH11274519A (ja) | 1998-03-25 | 1998-03-25 | サージ防護素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274519A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192691A (ja) * | 2010-03-12 | 2011-09-29 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-03-25 JP JP9667198A patent/JPH11274519A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192691A (ja) * | 2010-03-12 | 2011-09-29 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4369230B2 (ja) | サージ防護半導体装置 | |
| JP2671886B2 (ja) | 電力集積回路 | |
| JPH10303409A (ja) | 電話回線インタフェース用の保護構成部品 | |
| JPH09307099A (ja) | 多端子サージ防護デバイス | |
| JPH11274519A (ja) | サージ防護素子 | |
| JP2747908B2 (ja) | ２端子ｐｎｐｎサージ防護デバイス | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP3963751B2 (ja) | サイリスタ | |
| JPS6156458A (ja) | 半導体装置 | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JPS6335112B2 (ja) | ||
| JP3128958B2 (ja) | 半導体集積回路 | |
| JP4907341B2 (ja) | サイリスタ | |
| KR20010050164A (ko) | 동작이 안정화된 반도체 장치의 보호회로 | |
| JPH0441499B2 (ja) | ||
| JPH11274518A (ja) | サージ防護素子 | |
| JP3998514B2 (ja) | サイリスタ | |
| JP4369231B2 (ja) | サージ防護半導体装置 | |
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| JP3085482B2 (ja) | サージ防護素子 | |
| JPH025309B2 (ja) | ||
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JP2854655B2 (ja) | 光点弧サイリスタ | |
| JP2940377B2 (ja) | ２方向性２端子サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041012 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20070214 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070220 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20070619 Free format text: JAPANESE INTERMEDIATE CODE: A02 |