JPH11274517A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11274517A JPH11274517A JP7596598A JP7596598A JPH11274517A JP H11274517 A JPH11274517 A JP H11274517A JP 7596598 A JP7596598 A JP 7596598A JP 7596598 A JP7596598 A JP 7596598A JP H11274517 A JPH11274517 A JP H11274517A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- semiconductive
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 高耐圧素子のパッシベーション膜として用い
られる半導電性膜と基板との界面状態を安定かつ清浄に
保ち、この半導電性膜と基板のキャリアの移動をスムー
ズに行うことのできる薄い酸化膜を備えた半導体装置お
よびその製造方法を提供する。 【解決手段】 第１の導電型の半導体層と第１の導電型
の半導体層とは異なる第２の導電型の半導体層とを備え
た半導体基板と、半導体基板上に形成された絶縁膜と、
絶縁膜上に形成された半導電性膜とを具備する半導体装
置およびその製造方法。
られる半導電性膜と基板との界面状態を安定かつ清浄に
保ち、この半導電性膜と基板のキャリアの移動をスムー
ズに行うことのできる薄い酸化膜を備えた半導体装置お
よびその製造方法を提供する。 【解決手段】 第１の導電型の半導体層と第１の導電型
の半導体層とは異なる第２の導電型の半導体層とを備え
た半導体基板と、半導体基板上に形成された絶縁膜と、
絶縁膜上に形成された半導電性膜とを具備する半導体装
置およびその製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に、高耐圧素子において薄い酸
化膜を備えた半導体装置およびその製造方法に関する。
その製造方法に係り、特に、高耐圧素子において薄い酸
化膜を備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の高耐圧化を実現するため
に、半導電性膜が使われている。半導電性膜の代表的な
ものとしては、ＳＩＰＯＳ（Semi-Insulating Polycrys
tallineSilicon ）膜が挙げられる。このＳＩＰＯＳ膜
は、ＳｉＨ4 とＮ2 ＯとからＣＶＤ（Chemical Vapor D
eposition ）法により形成された、酸素含有のアモルフ
ァスシリコン膜である。
に、半導電性膜が使われている。半導電性膜の代表的な
ものとしては、ＳＩＰＯＳ（Semi-Insulating Polycrys
tallineSilicon ）膜が挙げられる。このＳＩＰＯＳ膜
は、ＳｉＨ4 とＮ2 ＯとからＣＶＤ（Chemical Vapor D
eposition ）法により形成された、酸素含有のアモルフ
ァスシリコン膜である。
【０００３】高耐圧素子に逆方向に高電圧を印加する
と、半導体基板とＳＩＰＯＳ膜間でキャリアがやりとり
される。これは半導体基板とＳＩＰＯＳ膜の界面の影響
がなければ、スムーズに行われる。しかし、実際には、
半導体基板表面に存在する界面準位のために、このやり
取りとは別の横方向に流れる界面リーク電流が発生して
しまう。
と、半導体基板とＳＩＰＯＳ膜間でキャリアがやりとり
される。これは半導体基板とＳＩＰＯＳ膜の界面の影響
がなければ、スムーズに行われる。しかし、実際には、
半導体基板表面に存在する界面準位のために、このやり
取りとは別の横方向に流れる界面リーク電流が発生して
しまう。
【０００４】このような半導体基板とＳＩＰＯＳ膜が直
接接合するように形成された図６に示すような従来の半
導体装置は、接合界面においてリーク電流が多かった。
接接合するように形成された図６に示すような従来の半
導体装置は、接合界面においてリーク電流が多かった。
【０００５】また、ＳＩＰＯＳ膜成形前に、不可避的に
半導体基板上に自然酸化膜が形成されてしまう。この自
然酸化膜は雰囲気により汚染される可能性があり、汚染
されると、デバイスの特性が不安定となる。
半導体基板上に自然酸化膜が形成されてしまう。この自
然酸化膜は雰囲気により汚染される可能性があり、汚染
されると、デバイスの特性が不安定となる。
【０００６】
【発明が解決しようとする課題】上述したように、半導
電性膜を用いた場合、基板との界面が汚染されることに
より、この半導電性膜と基板との間のキャリアの移動が
充分に行われず、界面リーク電流が発生するという問題
があった。
電性膜を用いた場合、基板との界面が汚染されることに
より、この半導電性膜と基板との間のキャリアの移動が
充分に行われず、界面リーク電流が発生するという問題
があった。
【０００７】この問題を解決するには、自然形成酸化膜
を除去した後の基板表面を清浄としキャリアの移動を可
能とする必要がある。
を除去した後の基板表面を清浄としキャリアの移動を可
能とする必要がある。
【０００８】そこで、本発明は、高耐圧素子のパッシベ
ーション膜として用いられる半導電性膜と基板との界面
状態を安定かつ清浄に保ち、この半導電性膜と基板のキ
ャリアの移動をスムーズに行うことのできる薄い酸化膜
を備えた半導体装置およびその製造方法を提供すること
を目的とする。
ーション膜として用いられる半導電性膜と基板との界面
状態を安定かつ清浄に保ち、この半導電性膜と基板のキ
ャリアの移動をスムーズに行うことのできる薄い酸化膜
を備えた半導体装置およびその製造方法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
第１の導電型の半導体層と第１の導電型の半導体層とは
異なる第２の導電型の半導体層とを備えた半導体基板
と、半導体基板上に形成された絶縁膜と、絶縁膜上に形
成された半導電性膜とを具備する半導体装置である。こ
の半導体装置によれば、絶縁膜によって半導体基板と半
導電性膜との界面を安定かつ清浄に保ちながら、キャリ
アの移動を妨げることなく汚染起因のリーク電流を防ぐ
ことができる。
第１の導電型の半導体層と第１の導電型の半導体層とは
異なる第２の導電型の半導体層とを備えた半導体基板
と、半導体基板上に形成された絶縁膜と、絶縁膜上に形
成された半導電性膜とを具備する半導体装置である。こ
の半導体装置によれば、絶縁膜によって半導体基板と半
導電性膜との界面を安定かつ清浄に保ちながら、キャリ
アの移動を妨げることなく汚染起因のリーク電流を防ぐ
ことができる。
【００１０】請求項２記載の発明は、請求項１記載の半
導体装置における絶縁膜の厚さが５ｎｍ以下である半導
体装置である。絶縁膜が５ｎｍ以下というごく薄い厚さ
で形成されるために、半導体基板から半導電性膜へのキ
ャリアの移動がスムーズに行われる。
導体装置における絶縁膜の厚さが５ｎｍ以下である半導
体装置である。絶縁膜が５ｎｍ以下というごく薄い厚さ
で形成されるために、半導体基板から半導電性膜へのキ
ャリアの移動がスムーズに行われる。
【００１１】請求項３記載の発明は、請求項１又は２記
載の半導体装置における絶縁膜が、過酸化水素水を加熱
して形成される半導体装置である。過酸化水素を加熱す
るという簡便な手段によって、半導体基板と半導電性膜
との界面を安定かつ清浄に保つことができる。
載の半導体装置における絶縁膜が、過酸化水素水を加熱
して形成される半導体装置である。過酸化水素を加熱す
るという簡便な手段によって、半導体基板と半導電性膜
との界面を安定かつ清浄に保つことができる。
【００１２】請求項４記載の発明は、第１の導電型の半
導体層と第１の導電型の半導体層とは異なる第２の導電
型の半導体層とを備えた半導体基板を形成する工程と、
半導体基板上に自然形成された第１の絶縁膜を除去する
工程と、第１の絶縁膜を除去した半導体基板上に第２の
絶縁膜を形成する工程と、第２の絶縁膜上に半導電性膜
を形成する工程とを具備する半導体装置の製造方法であ
る。この製造方法によれば、基板表面の汚染、ひいては
リーク電流の原因となる、半導体基板上に不可避的に形
成される第１の絶縁膜を除去し、その後にすぐに第２の
絶縁膜を形成することで、この第２の絶縁膜により半導
体基板と半導電性膜との界面を安定かつ清浄に保ちなが
ら、キャリアの移動を妨げることなく汚染起因のリーク
電流を防ぐことができる。
導体層と第１の導電型の半導体層とは異なる第２の導電
型の半導体層とを備えた半導体基板を形成する工程と、
半導体基板上に自然形成された第１の絶縁膜を除去する
工程と、第１の絶縁膜を除去した半導体基板上に第２の
絶縁膜を形成する工程と、第２の絶縁膜上に半導電性膜
を形成する工程とを具備する半導体装置の製造方法であ
る。この製造方法によれば、基板表面の汚染、ひいては
リーク電流の原因となる、半導体基板上に不可避的に形
成される第１の絶縁膜を除去し、その後にすぐに第２の
絶縁膜を形成することで、この第２の絶縁膜により半導
体基板と半導電性膜との界面を安定かつ清浄に保ちなが
ら、キャリアの移動を妨げることなく汚染起因のリーク
電流を防ぐことができる。
【００１３】請求項５記載の発明は、請求項４記載の半
導体装置の製造方法において、第２の絶縁膜の厚さが５
ｎｍ以下である半導体装置の製造方法である。第２の絶
縁膜が５ｎｍ以下というごく薄い厚さで形成されるため
に、半導体基板から半導電性膜へのキャリアの移動がス
ムーズに行われる。
導体装置の製造方法において、第２の絶縁膜の厚さが５
ｎｍ以下である半導体装置の製造方法である。第２の絶
縁膜が５ｎｍ以下というごく薄い厚さで形成されるため
に、半導体基板から半導電性膜へのキャリアの移動がス
ムーズに行われる。
【００１４】請求項６記載の発明は、請求項４又は５記
載の半導体装置の製造方法において、第２の絶縁膜が過
酸化水素水を加熱して形成される半導体装置の製造方法
である。過酸化水素を加熱するという簡便な手段によっ
て、半導体基板と半導電性膜との界面を安定かつ清浄に
保つことができる。
載の半導体装置の製造方法において、第２の絶縁膜が過
酸化水素水を加熱して形成される半導体装置の製造方法
である。過酸化水素を加熱するという簡便な手段によっ
て、半導体基板と半導電性膜との界面を安定かつ清浄に
保つことができる。
【００１５】本発明の半導体装置は、具体的には、Ｐ型
半導体層を形成したＮ型半導体基板、もしくはＮ型半導
体層を形成したＰ型半導体基板と、この半導体基板上に
形成されたＳｉＯ2 膜と、このＳｉＯ2 膜上に形成され
たＳＩＰＯＳ膜を具備することを特徴としている。この
ＳｉＯ2 膜は、過酸化水素水を加熱することによって５
ｎｍの厚さで形成される。さらに、このＳｉＯ2 膜の上
にＣＶＤ等によりＳＩＰＯＳ膜を堆積する。
半導体層を形成したＮ型半導体基板、もしくはＮ型半導
体層を形成したＰ型半導体基板と、この半導体基板上に
形成されたＳｉＯ2 膜と、このＳｉＯ2 膜上に形成され
たＳＩＰＯＳ膜を具備することを特徴としている。この
ＳｉＯ2 膜は、過酸化水素水を加熱することによって５
ｎｍの厚さで形成される。さらに、このＳｉＯ2 膜の上
にＣＶＤ等によりＳＩＰＯＳ膜を堆積する。
【００１６】また、本発明の半導体装置の製造方法は、
具体的には、Ｎ型半導体基板にＰ型半導体層（またはＰ
型半導体基板にＮ型半導体層）を形成し、この半導体基
板上に、酸素雰囲気により不可避的に自然形成されてし
まう第１のＳｉＯ2 膜を除去し、自然形成された第１の
ＳｉＯ2 膜を除去した半導体基板上に第２のＳｉＯ2膜
を形成し、さらにこの第２のＳｉＯ2 膜上ＳＩＰＯＳ膜
を形成することを特徴としている。この第２のＳｉＯ2
膜は、過酸化水素水を加熱することによって５ｎｍの厚
さで形成される。さらに、この第２のＳｉＯ2 膜の上に
ＣＶＤ等によりＳＩＰＯＳ膜を堆積する。
具体的には、Ｎ型半導体基板にＰ型半導体層（またはＰ
型半導体基板にＮ型半導体層）を形成し、この半導体基
板上に、酸素雰囲気により不可避的に自然形成されてし
まう第１のＳｉＯ2 膜を除去し、自然形成された第１の
ＳｉＯ2 膜を除去した半導体基板上に第２のＳｉＯ2膜
を形成し、さらにこの第２のＳｉＯ2 膜上ＳＩＰＯＳ膜
を形成することを特徴としている。この第２のＳｉＯ2
膜は、過酸化水素水を加熱することによって５ｎｍの厚
さで形成される。さらに、この第２のＳｉＯ2 膜の上に
ＣＶＤ等によりＳＩＰＯＳ膜を堆積する。
【００１７】上述したように、本発明の薄い酸化膜は、
過酸化水素を加熱して作成される。過酸化水素は、半導
体装置の製造において従来から使われているが、それ
は、ＳＣ−１（水酸化アンモニウムと過酸化水素とを含
む水性洗浄液）やＳＣ−２（塩酸と過酸化水素とを含む
水性洗浄液）といったいわゆるＲＣＡ洗浄であり、膜形
成のためには用いられていなかった。本発明で用いる過
酸化水素は洗浄目的ではなく、加熱させて酸化膜を成膜
するためのものである。
過酸化水素を加熱して作成される。過酸化水素は、半導
体装置の製造において従来から使われているが、それ
は、ＳＣ−１（水酸化アンモニウムと過酸化水素とを含
む水性洗浄液）やＳＣ−２（塩酸と過酸化水素とを含む
水性洗浄液）といったいわゆるＲＣＡ洗浄であり、膜形
成のためには用いられていなかった。本発明で用いる過
酸化水素は洗浄目的ではなく、加熱させて酸化膜を成膜
するためのものである。
【００１８】過酸化水素加熱による酸化膜の成膜条件
は、所望の厚さが得られるものであればよく、特に制限
されないが、一般的な半導体装置の製造方法において
は、温度７０℃〜２００℃、約５〜約３０分程度、過酸
化水素を加熱させて成膜する。過酸化水素を加熱させて
酸化膜を半導体基板と半導電性膜の間に形成すること
で、その間を清浄に保つことができる。
は、所望の厚さが得られるものであればよく、特に制限
されないが、一般的な半導体装置の製造方法において
は、温度７０℃〜２００℃、約５〜約３０分程度、過酸
化水素を加熱させて成膜する。過酸化水素を加熱させて
酸化膜を半導体基板と半導電性膜の間に形成すること
で、その間を清浄に保つことができる。
【００１９】半導体基板と半導電性膜の間に形成する本
発明の酸化膜の厚さは、５ｎｍ以下の薄い膜であればよ
く、好ましくは約１．５ｎｍ〜５ｎｍ、より好ましくは
約２ｎｍ〜約４ｎｍである。このような薄い酸化膜はこ
れまで得られなかった。このように非常に薄い膜であれ
ば、キャリアの移動、すなわち、トンネル電流を発生さ
せることが可能である。
発明の酸化膜の厚さは、５ｎｍ以下の薄い膜であればよ
く、好ましくは約１．５ｎｍ〜５ｎｍ、より好ましくは
約２ｎｍ〜約４ｎｍである。このような薄い酸化膜はこ
れまで得られなかった。このように非常に薄い膜であれ
ば、キャリアの移動、すなわち、トンネル電流を発生さ
せることが可能である。
【００２０】半導電性膜の堆積厚さは約１〜３ｎｍとす
る。
る。
【００２１】本発明の過酸化水素を加熱させることによ
り形成される薄い酸化膜の代わりに通常のＣＶＤ膜をつ
けても良さそうなものであるが、これでは、時間がかか
る上に、せっかくの清浄な面に堆積前に自然酸化膜が形
成されてしまう。従って、ＣＶＤ膜では不安定になりが
ちで、基板と半導電性膜を良好に接合させ、リーク電流
を効果的に防ぐことはできない。
り形成される薄い酸化膜の代わりに通常のＣＶＤ膜をつ
けても良さそうなものであるが、これでは、時間がかか
る上に、せっかくの清浄な面に堆積前に自然酸化膜が形
成されてしまう。従って、ＣＶＤ膜では不安定になりが
ちで、基板と半導電性膜を良好に接合させ、リーク電流
を効果的に防ぐことはできない。
【００２２】本発明で用いる半導電性膜は高耐圧素子に
主に用いられているもので、表面電界を緩和し、発生し
たホットキャリアを解放する働きをするものである。
主に用いられているもので、表面電界を緩和し、発生し
たホットキャリアを解放する働きをするものである。
【００２３】このような半導電性膜としては、ＳＩＰＯ
Ｓ膜の代わりに、Ｓｉを多く含む窒化シリコン、炭化シ
リコン等を用いることもできる。
Ｓ膜の代わりに、Ｓｉを多く含む窒化シリコン、炭化シ
リコン等を用いることもできる。
【００２４】半導電性膜は、半導体装置の高耐圧化を実
現する手段であるが、これを実現するには、半導電性膜
と半導体基板と、例えば、ＳＩＰＯＳ膜とシリコン基板
との界面状態を良好にしなければならないが、ＳＩＰＯ
Ｓ膜形成前に不可避的に自然酸化膜が形成されてしま
う。自然酸化膜が形成されたままＳＩＰＳＯ膜を形成し
てしまうと、例えば、５０００ｋＶ程度の高電圧印加時
のシリコン基板とＳＩＰＯＳ膜間でのキャリアのやりと
りにおいては、シリコン基板表面に存在する界面順位や
汚染のためにリーク電流が発生してしまう。
現する手段であるが、これを実現するには、半導電性膜
と半導体基板と、例えば、ＳＩＰＯＳ膜とシリコン基板
との界面状態を良好にしなければならないが、ＳＩＰＯ
Ｓ膜形成前に不可避的に自然酸化膜が形成されてしま
う。自然酸化膜が形成されたままＳＩＰＳＯ膜を形成し
てしまうと、例えば、５０００ｋＶ程度の高電圧印加時
のシリコン基板とＳＩＰＯＳ膜間でのキャリアのやりと
りにおいては、シリコン基板表面に存在する界面順位や
汚染のためにリーク電流が発生してしまう。
【００２５】本発明によれば、自然酸化膜除去後に、シ
リコン基板表面を清浄な酸化膜、すなわち、本発明によ
る過酸化水素の加熱により形成される酸化膜で覆うこと
で、この界面の影響をなくすことが可能となる。
リコン基板表面を清浄な酸化膜、すなわち、本発明によ
る過酸化水素の加熱により形成される酸化膜で覆うこと
で、この界面の影響をなくすことが可能となる。
【００２６】本発明の半導体素子およびその製造方法の
適用範囲は特に制限されるものではなく、パワーデバイ
ス全般に適用できる。特に、高耐圧素子ＩＧＢＴの終端
部に適用される。
適用範囲は特に制限されるものではなく、パワーデバイ
ス全般に適用できる。特に、高耐圧素子ＩＧＢＴの終端
部に適用される。
【００２７】
【発明の実施の形態】［実施例］ＰＮ接合を形成した半
導体基板上に形成される自然酸化膜をフッ酸系薬液にて
除去し、その直後にＨ2 Ｏ2 を１５０℃で２０分間熱し
て、厚さ３ｎｍの薄い酸化膜ＳｉＯ2 ４を形成する。
（図１） この上に減圧ＣＶＤ法にて、Ｎ2 Ｏ、ＳｉＨ4 ガス（ガ
ス流量比１：３、キャリアガス（Ｎ2 、Ｈｅ、Ａｒ）流
量：８００ｓｃｃｍ）を用い、半導電性膜であるＳＩＰ
ＯＳ膜５を１〜２μｍの厚さで成膜する。（図２） これを、フォトリソグラフィによりパターニングして、
さらに、ＣＶＤ法により、膜厚１．２μｍのＳｉＯ2 膜
６でＳＩＰＯＳ膜５を覆う。（図３）この膜は、ＣＶＤ
法による窒化シリコン膜ＳｉＮとしてもよい。
導体基板上に形成される自然酸化膜をフッ酸系薬液にて
除去し、その直後にＨ2 Ｏ2 を１５０℃で２０分間熱し
て、厚さ３ｎｍの薄い酸化膜ＳｉＯ2 ４を形成する。
（図１） この上に減圧ＣＶＤ法にて、Ｎ2 Ｏ、ＳｉＨ4 ガス（ガ
ス流量比１：３、キャリアガス（Ｎ2 、Ｈｅ、Ａｒ）流
量：８００ｓｃｃｍ）を用い、半導電性膜であるＳＩＰ
ＯＳ膜５を１〜２μｍの厚さで成膜する。（図２） これを、フォトリソグラフィによりパターニングして、
さらに、ＣＶＤ法により、膜厚１．２μｍのＳｉＯ2 膜
６でＳＩＰＯＳ膜５を覆う。（図３）この膜は、ＣＶＤ
法による窒化シリコン膜ＳｉＮとしてもよい。
【００２８】さらにこれをパターニングして、カソード
電極７、アノード電極８を形成してダイオードとする。
（図４） 本実施例および従来例の素子に、逆方向に高電圧を印加
して、リーク電流を測定して評価したところ、図６に示
すように、約５．５ｋＶまでは、従来例に比べてリーク
電流が低減した。また、基板界面は常に安定した清浄な
酸化膜で覆われるため、汚染がなく特性の偏りがない。
電極７、アノード電極８を形成してダイオードとする。
（図４） 本実施例および従来例の素子に、逆方向に高電圧を印加
して、リーク電流を測定して評価したところ、図６に示
すように、約５．５ｋＶまでは、従来例に比べてリーク
電流が低減した。また、基板界面は常に安定した清浄な
酸化膜で覆われるため、汚染がなく特性の偏りがない。
【００２９】
【発明の効果】本発明の半導体装置およびその製造方法
によれば、基板と半導電性膜との界面を安定かつ清浄に
保つことができ、キャリアの移動を妨げることなく、汚
染に起因するリーク電流を防止することができる。
によれば、基板と半導電性膜との界面を安定かつ清浄に
保つことができ、キャリアの移動を妨げることなく、汚
染に起因するリーク電流を防止することができる。
【図１】 本発明による半導体装置の一製造工程を示す
図。
図。
【図２】 本発明による半導体装置の一製造工程を示す
図。
図。
【図３】 本発明による半導体装置の一製造工程を示す
図。
図。
【図４】 本発明の半導体装置の断面図。
【図５】 実施例と従来例の半導体装置の印加電圧に対
するリーク電流の関係を示すグラフ。
するリーク電流の関係を示すグラフ。
【図６】 従来の半導体装置の断面図。
１…基板、２…空乏層ストッパ、３…ベース領域、４…
Ｈ2 Ｏ2 の加熱により形成されるＳｉＯ2 膜、５…ＳＩ
ＰＯＳ膜、６…ＣＶＤ ＳｉＯ2 膜、７…カソード電
極、８、９…アノード電極
Ｈ2 Ｏ2 の加熱により形成されるＳｉＯ2 膜、５…ＳＩ
ＰＯＳ膜、６…ＣＶＤ ＳｉＯ2 膜、７…カソード電
極、８、９…アノード電極
フロントページの続き (72)発明者 馬場 嘉朗 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内
Claims (6)
- 【請求項１】 第１の導電型の半導体層と前記第１の導
電型の半導体層とは異なる第２の導電型の半導体層とを
備えた半導体基板と、 前記半導体基板上に形成された絶縁膜と、 前記絶縁膜上に形成された半導電性膜とを具備すること
を特徴とする半導体装置。 - 【請求項２】 前記絶縁膜の厚さは５ｎｍ以下であるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記絶縁膜は、過酸化水素水を加熱して
形成されることを特徴とする請求項１又は２記載の半導
体装置。 - 【請求項４】 第１の導電型の半導体層と前記第１の導
電型の半導体層とは異なる第２の導電型の半導体層とを
備えた半導体基板を形成する工程と、 前記半導体基板上に自然形成された第１の絶縁膜を除去
する工程と、 前記第１の絶縁膜を除去した前記半導体基板上に第２の
絶縁膜を形成する工程と、 前記第２の絶縁膜上に半導電性膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項５】 前記第２の絶縁膜の厚さは５ｎｍ以下で
あることを特徴とする請求項４記載の半導体装置の製造
方法。 - 【請求項６】 前記第２の絶縁膜は、過酸化水素水を加
熱して形成されることを特徴とする請求項４又は５記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7596598A JPH11274517A (ja) | 1998-03-24 | 1998-03-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7596598A JPH11274517A (ja) | 1998-03-24 | 1998-03-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274517A true JPH11274517A (ja) | 1999-10-08 |
Family
ID=13591454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7596598A Withdrawn JPH11274517A (ja) | 1998-03-24 | 1998-03-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274517A (ja) |
-
1998
- 1998-03-24 JP JP7596598A patent/JPH11274517A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915492A (zh) | 高电子迁移率晶体管及其形成方法 | |
| WO2022061768A1 (zh) | 功率器件及其制造方法 | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| JP2019192721A (ja) | 集積回路およびその製造方法 | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| TW201220405A (en) | A method for fabricating a GaN thin film transistor | |
| US4114254A (en) | Method for manufacture of a semiconductor device | |
| WO1990007796A1 (en) | Insulator films on diamond | |
| JP2593898B2 (ja) | 半導体素子 | |
| JPH11274517A (ja) | 半導体装置およびその製造方法 | |
| CN213026139U (zh) | 一种集成肖特基二极管结构SiC MOSFET器件 | |
| US10777665B2 (en) | III-V and Zn based finFET structure formed using low temperature deposition techniques | |
| US6271544B1 (en) | SiC/Si heterostructure semiconductor switch and fabrication thereof | |
| JP4803523B2 (ja) | 半導体装置及びその製造方法 | |
| JP3205150B2 (ja) | 半導体装置の製造方法 | |
| JP2005294772A (ja) | 半導体装置 | |
| JPH1012897A (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JPH10242049A (ja) | 半導体装置及びその製造方法 | |
| JP5655642B2 (ja) | 半導体装置の製造方法 | |
| JP4011690B2 (ja) | 半導体装置の製造方法 | |
| JPS58145162A (ja) | 半導体装置の製造方法 | |
| JPH0529616A (ja) | 量子効果型電界効果トランジスタ | |
| WO2021088186A1 (zh) | 一种碳化硅肖特基钳位晶体管及其制备方法 | |
| JP2006253520A (ja) | 半導体ダイオード装置及びその製造方法 | |
| JPS6298721A (ja) | ３−Ｖ族化合物半導体へのＺｎ固相拡散方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |