JPH11274094A - 半導体素子のツインウエル形成方法 - Google Patents
半導体素子のツインウエル形成方法Info
- Publication number
- JPH11274094A JPH11274094A JP10355967A JP35596798A JPH11274094A JP H11274094 A JPH11274094 A JP H11274094A JP 10355967 A JP10355967 A JP 10355967A JP 35596798 A JP35596798 A JP 35596798A JP H11274094 A JPH11274094 A JP H11274094A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- forming
- film
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract 2
- 239000000126 substance Substances 0.000 abstract 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体基板にツインウェルを形成する際に発
生する上面の段差がない半導体素子のツインウエル形成
方法を提供する。 【解決手段】 半導体基板１０の上面に第１絶縁膜を形
成する工程と、該半導体基板上に第１絶縁膜パターン２
１及び第１バッファー絶縁膜２２を形成する工程と、該
半導体基板の上層部に第１不純物４０をイオン注入する
工程と、該第１絶縁膜パターン２１及び第１バッファー
絶縁膜２２の上面に第２絶縁膜５０を形成する工程と、
該第２絶縁膜の上面に平坦化物質膜６０を形成する工程
と、該平坦化物質膜及び第２絶縁膜をエッチバックする
工程と、第２バッファー絶縁膜２３を形成する工程と、
該半導体基板の上層部に第２不純物７０をイオン注入す
る工程と、該第２絶縁膜、第１バッファー絶縁膜及び第
２バッファー絶縁膜を除去する工程と、該半導体基板に
熱処理を施す工程を順次行う。
生する上面の段差がない半導体素子のツインウエル形成
方法を提供する。 【解決手段】 半導体基板１０の上面に第１絶縁膜を形
成する工程と、該半導体基板上に第１絶縁膜パターン２
１及び第１バッファー絶縁膜２２を形成する工程と、該
半導体基板の上層部に第１不純物４０をイオン注入する
工程と、該第１絶縁膜パターン２１及び第１バッファー
絶縁膜２２の上面に第２絶縁膜５０を形成する工程と、
該第２絶縁膜の上面に平坦化物質膜６０を形成する工程
と、該平坦化物質膜及び第２絶縁膜をエッチバックする
工程と、第２バッファー絶縁膜２３を形成する工程と、
該半導体基板の上層部に第２不純物７０をイオン注入す
る工程と、該第２絶縁膜、第１バッファー絶縁膜及び第
２バッファー絶縁膜を除去する工程と、該半導体基板に
熱処理を施す工程を順次行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子のツイ
ンウエル（twin well）の形成方法に関し、詳しくは、
半導体基板にツインウエルを形成する際、上面に段差が
発生する現象を防止して半導体素子の信頼性を向上し得
る半導体素子のツインウエル形成方法に関するものであ
る。
ンウエル（twin well）の形成方法に関し、詳しくは、
半導体基板にツインウエルを形成する際、上面に段差が
発生する現象を防止して半導体素子の信頼性を向上し得
る半導体素子のツインウエル形成方法に関するものであ
る。
【０００２】
【従来の技術】従来の半導体素子のツインウエル形成方
法は下記のような工程を順次行うことによってなされて
いた。先ず、半導体基板１上に第１シリコン酸化膜２及
びシリコン窒化膜３を順次形成する（図３（ａ）参
照）。
法は下記のような工程を順次行うことによってなされて
いた。先ず、半導体基板１上に第１シリコン酸化膜２及
びシリコン窒化膜３を順次形成する（図３（ａ）参
照）。
【０００３】次いで、前記のシリコン窒化膜３上に感光
性レジストパターン４を形成した後、該感光性レジスト
パターンをマスクとして該シリコン窒化膜にエッチング
を施してシリコン窒化膜パターン３ａを形成する。結果
として、該シリコン窒化膜がエッチング除去された部分
の前記第１シリコン酸化膜２の上面は露出する（図３
（ｂ）参照）。
性レジストパターン４を形成した後、該感光性レジスト
パターンをマスクとして該シリコン窒化膜にエッチング
を施してシリコン窒化膜パターン３ａを形成する。結果
として、該シリコン窒化膜がエッチング除去された部分
の前記第１シリコン酸化膜２の上面は露出する（図３
（ｂ）参照）。
【０００４】次いで、露出した前記の第１シリコン酸化
膜２の上面から半導体基板１の上層部にリン５をイオン
注入する（図３（ｃ）参照）。
膜２の上面から半導体基板１の上層部にリン５をイオン
注入する（図３（ｃ）参照）。
【０００５】次いで、露出した前記の第１シリコン酸化
膜２を高温下で選択的に酸化して第２シリコン酸化膜６
を形成すると、前記の半導体基板１に注入されたリン５
はその内部で安定化された状態となる（図３（ｄ）参
照）。
膜２を高温下で選択的に酸化して第２シリコン酸化膜６
を形成すると、前記の半導体基板１に注入されたリン５
はその内部で安定化された状態となる（図３（ｄ）参
照）。
【０００６】次いで、前記のシリコン窒化膜パターン３
ａをエッチング除去する（図４（ａ）参照）。
ａをエッチング除去する（図４（ａ）参照）。
【０００７】次いで、前記の第２シリコン酸化膜６をマ
スクとして、第１シリコン酸化膜２の上面から前記の半
導体基板１の上層部にホウ素７をイオン注入する（図４
（ｂ）参照）。
スクとして、第１シリコン酸化膜２の上面から前記の半
導体基板１の上層部にホウ素７をイオン注入する（図４
（ｂ）参照）。
【０００８】次いで、前記の半導体基板１に熱処理を施
して前工程にて注入されたホウ素７をその内部で安定化
せしめると、先の工程にて打ち込まれたリン（Ｐ）５
は、該半導体基板１の内部に再拡散する（図４（ｃ）参
照）。
して前工程にて注入されたホウ素７をその内部で安定化
せしめると、先の工程にて打ち込まれたリン（Ｐ）５
は、該半導体基板１の内部に再拡散する（図４（ｃ）参
照）。
【０００９】次いで、前記の第１シリコン酸化膜２及び
第２シリコン酸化膜６を前記の半導体基板１から除去す
る（図４（ｄ）参照）。
第２シリコン酸化膜６を前記の半導体基板１から除去す
る（図４（ｄ）参照）。
【００１０】
【発明が解決しようとする課題】然るに、このような従
来の半導体素子のツインウエル形成方法においては、半
導体基板上に段差が発生するため、半導体素子の信頼性
を低下させるという不都合な点があった。
来の半導体素子のツインウエル形成方法においては、半
導体基板上に段差が発生するため、半導体素子の信頼性
を低下させるという不都合な点があった。
【００１１】本発明は、このような従来の問題を解消す
べくなされたもので、半導体基板にツインウエルを形成
する際に発生する上面の段差がない半導体素子のツイン
ウエルの形成方法を提供することを目的とする。
べくなされたもので、半導体基板にツインウエルを形成
する際に発生する上面の段差がない半導体素子のツイン
ウエルの形成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】このような目的を達成す
るため本発明に係る半導体素子のツインウエル形成方法
においては、半導体基板の上面に第１絶縁膜を形成する
工程と、該第１絶縁膜に選択的なエッチングを施して該
半導体基板上に第１絶縁膜パターン及び第１バッファー
絶縁膜を形成する工程と、該第１バッファー絶縁膜をそ
の上に形成された該半導体基板の上層部に第１不純物を
イオン注入する工程と、該第１絶縁膜パターン及び第１
バッファー絶縁膜の上面に第２絶縁膜を形成する工程
と、該第２絶縁膜の上面に平坦化物質膜を形成する工程
と、該第１絶縁膜パターンの上面を露出させるように該
平坦化物質膜及び第２絶縁膜をエッチバックする工程
と、該第１絶縁膜パターンに選択的にエッチングを施し
て第２バッファー絶縁膜を形成する工程と、該第２バッ
ファー絶縁膜をその上に形成された該半導体基板の上層
部に第２不純物をイオン注入する工程と、該第２絶縁
膜、第１バッファー絶縁膜及び第２バッファー絶縁膜を
除去する工程と、該半導体基板に熱処理を施す工程と、
を順次行うことを特徴とする。また、本発明に係る半導
体素子のツインウェル形成方法においては、第１領域及
び第２領域を有する半導体基板の該第１領域の上面に第
１絶縁膜を、該第２領域の上面に第１バッファー絶縁膜
をそれぞれ形成する工程と、該第１絶縁膜及び第１バッ
ファー絶縁膜の上面に第２絶縁膜を形成する工程と、該
第２絶縁膜の上面に平坦化物質膜を形成する工程と、該
第１絶縁膜の上面を露出させるように該平坦化物質膜及
び第２絶縁膜をエッチバックする工程と、該第１絶縁膜
に選択的なエッチングを施して該第２領域の半導体基板
上に第２バッファー絶縁膜を形成する工程と、該第２バ
ッファー絶縁膜をその上に形成された該半導体基板の上
層部に第２不純物をイオン注入する工程と、該エッチバ
ックされた第２絶縁膜及び第１バッファー絶縁膜と該エ
ッチングされた第２バッファー絶縁膜を除去して該半導
体の上面を露出させる工程と、該露出させられた半導体
基板に熱処理を施してその上層部にそれぞれ注入された
該第１不純物及び第２不純物を該半導体基板内部で安定
化させる工程と、を順次行うことを特徴とする。
るため本発明に係る半導体素子のツインウエル形成方法
においては、半導体基板の上面に第１絶縁膜を形成する
工程と、該第１絶縁膜に選択的なエッチングを施して該
半導体基板上に第１絶縁膜パターン及び第１バッファー
絶縁膜を形成する工程と、該第１バッファー絶縁膜をそ
の上に形成された該半導体基板の上層部に第１不純物を
イオン注入する工程と、該第１絶縁膜パターン及び第１
バッファー絶縁膜の上面に第２絶縁膜を形成する工程
と、該第２絶縁膜の上面に平坦化物質膜を形成する工程
と、該第１絶縁膜パターンの上面を露出させるように該
平坦化物質膜及び第２絶縁膜をエッチバックする工程
と、該第１絶縁膜パターンに選択的にエッチングを施し
て第２バッファー絶縁膜を形成する工程と、該第２バッ
ファー絶縁膜をその上に形成された該半導体基板の上層
部に第２不純物をイオン注入する工程と、該第２絶縁
膜、第１バッファー絶縁膜及び第２バッファー絶縁膜を
除去する工程と、該半導体基板に熱処理を施す工程と、
を順次行うことを特徴とする。また、本発明に係る半導
体素子のツインウェル形成方法においては、第１領域及
び第２領域を有する半導体基板の該第１領域の上面に第
１絶縁膜を、該第２領域の上面に第１バッファー絶縁膜
をそれぞれ形成する工程と、該第１絶縁膜及び第１バッ
ファー絶縁膜の上面に第２絶縁膜を形成する工程と、該
第２絶縁膜の上面に平坦化物質膜を形成する工程と、該
第１絶縁膜の上面を露出させるように該平坦化物質膜及
び第２絶縁膜をエッチバックする工程と、該第１絶縁膜
に選択的なエッチングを施して該第２領域の半導体基板
上に第２バッファー絶縁膜を形成する工程と、該第２バ
ッファー絶縁膜をその上に形成された該半導体基板の上
層部に第２不純物をイオン注入する工程と、該エッチバ
ックされた第２絶縁膜及び第１バッファー絶縁膜と該エ
ッチングされた第２バッファー絶縁膜を除去して該半導
体の上面を露出させる工程と、該露出させられた半導体
基板に熱処理を施してその上層部にそれぞれ注入された
該第１不純物及び第２不純物を該半導体基板内部で安定
化させる工程と、を順次行うことを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の一実施態様を示し
た図面を用いて本発明を詳細に説明する。
た図面を用いて本発明を詳細に説明する。
【００１４】本発明に係る半導体素子のツインウエル形
成方法においては、先ず、半導体基板１０上に第１絶縁
膜２０を形成し（図１（ａ）参照）、次いで該第１絶縁
膜上に感光性レジストパターン３０を形成した後（図１
（ｂ）参照）、該感光性レジストパターンをマスクとし
て該第１絶縁膜にエッチングを施し該半導体基板上に所
定厚さの第１バッファー絶縁膜２２を形成する。尚、該
感光性レジストでマスクされた該第１絶縁膜は第１絶縁
膜パターン２２となる。ここで、該第１絶縁膜２０とし
てはシリコン酸化膜が好適であり、一方、該第１バッフ
ァー絶縁膜の厚さは２００〜３００Åである。
成方法においては、先ず、半導体基板１０上に第１絶縁
膜２０を形成し（図１（ａ）参照）、次いで該第１絶縁
膜上に感光性レジストパターン３０を形成した後（図１
（ｂ）参照）、該感光性レジストパターンをマスクとし
て該第１絶縁膜にエッチングを施し該半導体基板上に所
定厚さの第１バッファー絶縁膜２２を形成する。尚、該
感光性レジストでマスクされた該第１絶縁膜は第１絶縁
膜パターン２２となる。ここで、該第１絶縁膜２０とし
てはシリコン酸化膜が好適であり、一方、該第１バッフ
ァー絶縁膜の厚さは２００〜３００Åである。
【００１５】次いで、前記の感光性レジストパターン３
０を除去し、次いで前記の第１絶縁膜パターン２１をマ
スクとして前記の第１バッファー絶縁膜２２がその上に
形成された半導体基板１０の上層部に第１の不純物とし
てのホウ素４０をイオン注入する（図１（ｃ）参照）。
このとき、該第１バッファー絶縁膜は、該半導体基板の
表面が損傷されることを防止する緩衝材として機能す
る。
０を除去し、次いで前記の第１絶縁膜パターン２１をマ
スクとして前記の第１バッファー絶縁膜２２がその上に
形成された半導体基板１０の上層部に第１の不純物とし
てのホウ素４０をイオン注入する（図１（ｃ）参照）。
このとき、該第１バッファー絶縁膜は、該半導体基板の
表面が損傷されることを防止する緩衝材として機能す
る。
【００１６】次いで、前記の第１絶縁膜パターン２１及
び第１バッファー絶縁膜２２の上面に第２絶縁膜５０を
形成し、次いでその上面に平坦化物質を塗布した後、熱
処理を施して平坦化物質膜６０を形成する（図１（ｄ）
参照）。ここで、該第２絶縁膜５０はシリコン窒化膜が
好適であり、該平坦化物質膜６０はＳＯＧ（Spin OnGla
ss）膜が好適である。
び第１バッファー絶縁膜２２の上面に第２絶縁膜５０を
形成し、次いでその上面に平坦化物質を塗布した後、熱
処理を施して平坦化物質膜６０を形成する（図１（ｄ）
参照）。ここで、該第２絶縁膜５０はシリコン窒化膜が
好適であり、該平坦化物質膜６０はＳＯＧ（Spin OnGla
ss）膜が好適である。
【００１７】次いで、前記の第１絶縁膜パターン２１の
上面を露出させるように前記のＳＯＧ膜６０及び第２絶
縁膜５０をエッチバックする（図２（ａ）参照）。
上面を露出させるように前記のＳＯＧ膜６０及び第２絶
縁膜５０をエッチバックする（図２（ａ）参照）。
【００１８】次いで、前記の第１絶縁膜パターン２１に
エッチングを施して第２バッファー絶縁膜２３を形成す
る（図２（ｂ）参照）。このとき、該第２バッファー絶
縁膜の膜厚は該第１バッファー絶縁膜２２のそれと同等
にする。
エッチングを施して第２バッファー絶縁膜２３を形成す
る（図２（ｂ）参照）。このとき、該第２バッファー絶
縁膜の膜厚は該第１バッファー絶縁膜２２のそれと同等
にする。
【００１９】次いで、前記のエッチバックされた第２絶
縁膜５０をマスクとして、前記の第２バッファー絶縁膜
２３がその上に形成された半導体基板１０の上層部に第
２不純物としてのリン７０をイオン注入する（図２
（ｃ）参照）。
縁膜５０をマスクとして、前記の第２バッファー絶縁膜
２３がその上に形成された半導体基板１０の上層部に第
２不純物としてのリン７０をイオン注入する（図２
（ｃ）参照）。
【００２０】次いで、前記の第２絶縁膜５０、第１バッ
ファー絶縁膜２２及び第２バッファー絶縁膜２３をそれ
ぞれエッチング除去する。結果として、前記の半導体基
板１０の上面は露出させられる。次いで、該露出させら
れた半導体基板に熱処理を施してその上層部に注入され
た前記の第１不純物及び第２不純物４０、７０を組織内
で安定化せしめて、本発明による半導体素子のツインウ
エルの形成を終了する（図２（ｄ）参照）。
ファー絶縁膜２２及び第２バッファー絶縁膜２３をそれ
ぞれエッチング除去する。結果として、前記の半導体基
板１０の上面は露出させられる。次いで、該露出させら
れた半導体基板に熱処理を施してその上層部に注入され
た前記の第１不純物及び第２不純物４０、７０を組織内
で安定化せしめて、本発明による半導体素子のツインウ
エルの形成を終了する（図２（ｄ）参照）。
【００２１】
【発明の効果】以上説明したように、本発明に係る半導
体素子のツインウエル形成方法によれば、半導体基板上
の表面に段差が発生することを防止することができ、該
ウェルに形成（製造）される半導体素子の信頼性を向上
し得る。
体素子のツインウエル形成方法によれば、半導体基板上
の表面に段差が発生することを防止することができ、該
ウェルに形成（製造）される半導体素子の信頼性を向上
し得る。
【００２２】ここで、前記の第１絶縁膜をシリコン酸化
膜とするとその形成及びそれのエッチングが容易にな
る。また、前記の第２絶縁膜をシリコン窒化膜とする
と、半導体基板に選択的イオン注入を行うとき、第1不
純物が注入された領域を保護するマスクとして機能す
る。更に、前記の第１バッファー絶縁膜及び第２バッフ
ァー絶縁膜の膜厚を同等にすると、半導体基板へのイオ
ン注入がその深さにおいて均等になされ、熱処理後の不
純物の拡散分布も均一化される。そして、前記の平坦化
物質膜としてＳＯＧ膜を用いれば、ＳＯＧが高流動性
故、第2バッファ絶縁膜形成のためのエッチングを精度
よく行うことができる。
膜とするとその形成及びそれのエッチングが容易にな
る。また、前記の第２絶縁膜をシリコン窒化膜とする
と、半導体基板に選択的イオン注入を行うとき、第1不
純物が注入された領域を保護するマスクとして機能す
る。更に、前記の第１バッファー絶縁膜及び第２バッフ
ァー絶縁膜の膜厚を同等にすると、半導体基板へのイオ
ン注入がその深さにおいて均等になされ、熱処理後の不
純物の拡散分布も均一化される。そして、前記の平坦化
物質膜としてＳＯＧ膜を用いれば、ＳＯＧが高流動性
故、第2バッファ絶縁膜形成のためのエッチングを精度
よく行うことができる。
【図１】本発明に係る半導体素子のツインウエル形成方
法の前半部を工程順に示した断面図である。
法の前半部を工程順に示した断面図である。
【図２】本発明に係る半導体素子のツインウエル形成方
法の後半部を工程順に示した断面図である。
法の後半部を工程順に示した断面図である。
【図３】従来の半導体素子のツインウエル形成方法の前
半部を工程順に示した断面図である。
半部を工程順に示した断面図である。
【図４】従来の半導体素子のツインウエル形成方法の後
半部を工程順に示した２／２工程縦断面図である。
半部を工程順に示した２／２工程縦断面図である。
１０：半導体基板 ２０：第１絶縁膜 ２１：第１絶縁膜パターン ２２：第１バッファー絶縁膜 ２３：第２バッファー絶縁膜 ３０：感光性レジストパターン ４０：ホウ素（第１不純物） ５０：第２絶縁膜 ６０：平坦化物質膜 ７０：リン（第２不純物）
Claims (6)
- 【請求項１】 半導体基板の上面に第１絶縁膜を形成す
る工程と、 該第１絶縁膜に選択的なエッチングを施して該半導体基
板上に第１絶縁膜パターン及び第１バッファー絶縁膜を
形成する工程と、 該第１バッファー絶縁膜をその上に形成された該半導体
基板の上層部に第１不純物をイオン注入する工程と、 該第１絶縁膜パターン及び第１バッファー絶縁膜の上面
に第２絶縁膜を形成する工程と、 該第２絶縁膜の上面に平坦化物質膜を形成する工程と、 該第１絶縁膜パターンの上面を露出させるように該平坦
化物質膜及び第２絶縁膜をエッチバックする工程と、 該第１絶縁膜パターンに選択的にエッチングを施して第
２バッファー絶縁膜を形成する工程と、 該第２バッファー絶縁膜をその上に形成された該半導体
基板の上層部に第２不純物をイオン注入する工程と、 該第２絶縁膜、第１バッファー絶縁膜及び第２バッファ
ー絶縁膜を除去する工程と、 該半導体基板に熱処理を施す工程と、 を順次行うことを特徴とする半導体素子のツインウエル
形成方法。 - 【請求項２】 前記の第１絶縁膜がシリコン酸化膜であ
る請求項１記載の方法。 - 【請求項３】 前記の第２絶縁膜がシリコン窒化膜であ
る請求項１記載の方法。 - 【請求項４】 前記の第１バッファー絶縁膜及び第２バ
ッファー絶縁膜の膜厚が同等である、請求項１記載の方
法。 - 【請求項５】 前記の平坦化物質膜が、ＳＯＧ膜である
請求項１記載の方法。 - 【請求項６】 第１領域及び第２領域を有する半導体基
板の該第１領域の上面に第１絶縁膜を、該第２領域の上
面に第１バッファー絶縁膜をそれぞれ形成する工程と、 該第１バッファー絶縁膜をその上に形成された該半導体
基板の上層部に第１不純物をイオン注入する工程と、 該第１絶縁膜及び第１バッファー絶縁膜の上面に第２絶
縁膜を形成する工程と、 該第２絶縁膜の上面に平坦化物質膜を形成する工程と、 該第１絶縁膜の上面を露出させるように該平坦化物質膜
及び第２絶縁膜をエッチバックする工程と、 該第１絶縁膜に選択的なエッチングを施して該第２領域
の半導体基板上に第２バッファー絶縁膜を形成する工程
と、 該第２バッファー絶縁膜をその上に形成された該半導体
基板の上層部に第２不純物をイオン注入する工程と、 該エッチバックされた第２絶縁膜及び第１バッファー絶
縁膜と該エッチングされた第２バッファー絶縁膜を除去
して該半導体基板の上面を露出させる工程と、 該露出させられた半導体基板に熱処理を施してその上層
部にそれぞれ注入された該第１不純物及び第２不純物を
該半導体基板内部で安定化させる工程と、を順次行うこ
とを特徴とする半導体素子のツインウエル形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR76819/1997 | 1997-12-29 | ||
| KR1019970076819A KR100266652B1 (ko) | 1997-12-29 | 1997-12-29 | 반도체 소자의 트윈 웰 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274094A true JPH11274094A (ja) | 1999-10-08 |
| JP4171122B2 JP4171122B2 (ja) | 2008-10-22 |
Family
ID=19529349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35596798A Expired - Fee Related JP4171122B2 (ja) | 1997-12-29 | 1998-12-15 | 半導体素子のツインウエル形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5985710A (ja) |
| JP (1) | JP4171122B2 (ja) |
| KR (1) | KR100266652B1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4584027A (en) * | 1984-11-07 | 1986-04-22 | Ncr Corporation | Twin well single mask CMOS process |
| KR940009997B1 (ko) * | 1991-05-03 | 1994-10-19 | 현대전자산업 주식회사 | Cmos의 단차없는 두개의 웰 제조방법 |
| US5670395A (en) * | 1996-04-29 | 1997-09-23 | Chartered Semiconductor Manufacturing Pte. Ltd. | Process for self-aligned twin wells without N-well and P-well height difference |
-
1997
- 1997-12-29 KR KR1019970076819A patent/KR100266652B1/ko not_active IP Right Cessation
-
1998
- 1998-06-16 US US09/097,389 patent/US5985710A/en not_active Expired - Lifetime
- 1998-12-15 JP JP35596798A patent/JP4171122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4171122B2 (ja) | 2008-10-22 |
| US5985710A (en) | 1999-11-16 |
| KR19990056801A (ko) | 1999-07-15 |
| KR100266652B1 (ko) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661049A (en) | Stress relaxation in dielectric before metallization | |
| JPS6359251B2 (ja) | ||
| JPH1174208A (ja) | 半導体基板の製造方法 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JPH11274094A (ja) | 半導体素子のツインウエル形成方法 | |
| JPH1092806A (ja) | 半導体素子の分離領域形成方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JP4180809B2 (ja) | 半導体装置の製造方法 | |
| JPH08264634A (ja) | 半導体装置における分離形成方法 | |
| JP2004507110A (ja) | 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路 | |
| JP2906490B2 (ja) | 半導体装置の製造方法 | |
| JPH10321549A (ja) | 半導体基板の製造方法 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| KR0167674B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR970007111B1 (ko) | 반도체 집적회로의 소자 격리 방법 | |
| JPS61241941A (ja) | 半導体装置の製造方法 | |
| JP2683847B2 (ja) | 半導体装置の製造方法 | |
| JPS63228730A (ja) | 半導体集積回路の製造方法 | |
| KR20000019635A (ko) | 트렌치 격리를 갖는 반도체 장치의 게이트 산화막 공정 단순화방법 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPH05326691A (ja) | 素子分離領域形成法 | |
| JP2000124326A (ja) | 集積回路の形成方法 | |
| JPH01173712A (ja) | 半導体装置の製造方法 | |
| JPH03254123A (ja) | 選択エッチング方法 | |
| JPH08125008A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |