JPH11272730A - プリント板回路設計システム及びプリント板回路設計方法並びに記録媒体 - Google Patents
プリント板回路設計システム及びプリント板回路設計方法並びに記録媒体Info
- Publication number
- JPH11272730A JPH11272730A JP10075437A JP7543798A JPH11272730A JP H11272730 A JPH11272730 A JP H11272730A JP 10075437 A JP10075437 A JP 10075437A JP 7543798 A JP7543798 A JP 7543798A JP H11272730 A JPH11272730 A JP H11272730A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit diagram
- net
- design
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 階層設計手法によってプリント板回路設計を
行う際に、ネットリスト(配線接続情報)に対して定義
されているネット属性(配線設計条件情報)を合成可能
とする、プリント板回路設計システム及びプリント板回
路設計方法並びに記録媒体を提供する。 【解決手段】 下位階層回路図の配線接続情報に対して
定義された配線設計条件情報を合成することで上位階層
回路図の配線接続情報に対する配線設計条件情報を生成
する合成手段と、合成手段で生成された配線設計条件情
報を記憶する記憶手段と、回路図作成時に前記合成手段
で生成された配線設計条件情報を記憶手段から自動的に
抽出する入力手段とを備え、前記合成された配線設計条
件情報を上位階層回路図の配線接続情報が合成された回
路図情報に反映する。
行う際に、ネットリスト(配線接続情報)に対して定義
されているネット属性(配線設計条件情報)を合成可能
とする、プリント板回路設計システム及びプリント板回
路設計方法並びに記録媒体を提供する。 【解決手段】 下位階層回路図の配線接続情報に対して
定義された配線設計条件情報を合成することで上位階層
回路図の配線接続情報に対する配線設計条件情報を生成
する合成手段と、合成手段で生成された配線設計条件情
報を記憶する記憶手段と、回路図作成時に前記合成手段
で生成された配線設計条件情報を記憶手段から自動的に
抽出する入力手段とを備え、前記合成された配線設計条
件情報を上位階層回路図の配線接続情報が合成された回
路図情報に反映する。
Description
【0001】
【発明の属する技術分野】この発明は、階層設計手法に
よって設計されるプリント板回路設計システム及びプリ
ント板回路設計方法並びに記録媒体に関するものであ
る。
よって設計されるプリント板回路設計システム及びプリ
ント板回路設計方法並びに記録媒体に関するものであ
る。
【0002】
【従来の技術】プリント板回路設計において、設計する
回路が大きくなる傾向にある。また、同じ構成を持つ回
路でも毎回設計する必要がある。このため、近年は、階
層設計手法を採用する場合が多い。階層設計手法によっ
て設計されるプリント板回路設計は、下位階層の回路図
設計においては、比較的小規模な回路設計を扱い、上位
階層の回路図設計においては、比較的大規模な回路設計
を扱うことになる。
回路が大きくなる傾向にある。また、同じ構成を持つ回
路でも毎回設計する必要がある。このため、近年は、階
層設計手法を採用する場合が多い。階層設計手法によっ
て設計されるプリント板回路設計は、下位階層の回路図
設計においては、比較的小規模な回路設計を扱い、上位
階層の回路図設計においては、比較的大規模な回路設計
を扱うことになる。
【0003】階層設計手法は、下位階層回路として、例
えば電源、メモリ、CPUなどといった同じ構成を持つ
回路部分をブロック化し、上位階層回路設計時には、先
にブロック化した下位階層回路をシンボル化して組合せ
ることで容易に回路設計を可能とするものである。ま
た、上位階層回路設計時には、同一シンボルを複数個使
用する場合が非常に多い。
えば電源、メモリ、CPUなどといった同じ構成を持つ
回路部分をブロック化し、上位階層回路設計時には、先
にブロック化した下位階層回路をシンボル化して組合せ
ることで容易に回路設計を可能とするものである。ま
た、上位階層回路設計時には、同一シンボルを複数個使
用する場合が非常に多い。
【0004】下位階層回路図設計および上位階層回路図
設計における回路図情報は、部品間のつながりを示す配
線接続情報(以下、ネットリストと称する)と、ネット
リストに対して配線の長さや太さといった配線設計にお
ける条件を限定する配線設計条件情報(以下、ネット属
性と称する)とで構成されている。
設計における回路図情報は、部品間のつながりを示す配
線接続情報(以下、ネットリストと称する)と、ネット
リストに対して配線の長さや太さといった配線設計にお
ける条件を限定する配線設計条件情報(以下、ネット属
性と称する)とで構成されている。
【0005】図9は従来技術の構成図を示し、同図
(a)は下位階層回路図設計時の構成図を示し、同図
(b)は上位階層回路図設計時の構成図をそれぞれ示し
ている。
(a)は下位階層回路図設計時の構成図を示し、同図
(b)は上位階層回路図設計時の構成図をそれぞれ示し
ている。
【0006】図9(a)に示すように、下位階層回路図
(A)50aの設計においては、回路図設計時に使用さ
れるメモリ52と、回路図設計における回路図情報とし
てネットリストとネット属性とを格納するディスクなど
の記憶部51とで構成される。なお、他の下位階層回路
図の設計時においても同様の構成をとっている。
(A)50aの設計においては、回路図設計時に使用さ
れるメモリ52と、回路図設計における回路図情報とし
てネットリストとネット属性とを格納するディスクなど
の記憶部51とで構成される。なお、他の下位階層回路
図の設計時においても同様の構成をとっている。
【0007】次に、下位階層回路図の設計における概略
の処理手順を図11(a)を用いて説明する。なお、符
号は図9を用いる。
の処理手順を図11(a)を用いて説明する。なお、符
号は図9を用いる。
【0008】ステップS111において、メモリ52上
で論理設計に基づく機能や動作を重視した回路図を作成
する。すなわち、ネット名と、そのネット名に対する接
続部品と接続ピン名とを示すネットリスト(図10
(a)のネットリスト参照)が作成される。
で論理設計に基づく機能や動作を重視した回路図を作成
する。すなわち、ネット名と、そのネット名に対する接
続部品と接続ピン名とを示すネットリスト(図10
(a)のネットリスト参照)が作成される。
【0009】ステップS112において、ネットリスト
に対するネット属性を手入力によって定義する。すなわ
ち、ネット名と、そのネット名に対する線幅と線長とを
示すネット属性(図10(a)のネット属性ファイル参
照)が作成される。
に対するネット属性を手入力によって定義する。すなわ
ち、ネット名と、そのネット名に対する線幅と線長とを
示すネット属性(図10(a)のネット属性ファイル参
照)が作成される。
【0010】ステップS113において、ネットリスト
とネット属性とを図示しない出力手段によって抽出す
る。
とネット属性とを図示しない出力手段によって抽出す
る。
【0011】ステップS114において、抽出したネッ
トリストとネット属性とを図示しない記憶手段にファイ
ルとして格納する。そして処理を終了する。
トリストとネット属性とを図示しない記憶手段にファイ
ルとして格納する。そして処理を終了する。
【0012】図9(b)に示すように、上位階層回路図
の設計においては、回路図設計に使用されるメモリ61
と、回路図設計における回路図情報としてネットリスト
とネット属性とを格納するディスクなどの記憶部62と
で構成される。
の設計においては、回路図設計に使用されるメモリ61
と、回路図設計における回路図情報としてネットリスト
とネット属性とを格納するディスクなどの記憶部62と
で構成される。
【0013】上位階層回路図の設計において、図10
(b)に示すように同一シンボルを1個使用する時は、
ネットリストとネット属性ファイルとは合成することが
可能である。しかし、図10(c)に示すように同一シ
ンボルを複数個使用する時は、ネットリストは合成する
ことができるが、ネット属性ファイルは合成することが
できないので再入力が必要となる。
(b)に示すように同一シンボルを1個使用する時は、
ネットリストとネット属性ファイルとは合成することが
可能である。しかし、図10(c)に示すように同一シ
ンボルを複数個使用する時は、ネットリストは合成する
ことができるが、ネット属性ファイルは合成することが
できないので再入力が必要となる。
【0014】次に、上位階層回路図の設計における同一
シンボルを複数個使用する時の概略の処理手順を図11
(b)を用いて説明する。なお、符号は図9を用いる。
シンボルを複数個使用する時の概略の処理手順を図11
(b)を用いて説明する。なお、符号は図9を用いる。
【0015】ステップS121において、メモリ61上
で論理設計に基づく機能や動作を重視した回路図を作成
する。すなわち、下位階層回路図をシンボル化して組合
せる場合、図10(a)のネットリストで示したネット
名NET_Aが複数個合成されたネットリスト(図10
(c)のネットリスト参照)が自動的に作成される。
で論理設計に基づく機能や動作を重視した回路図を作成
する。すなわち、下位階層回路図をシンボル化して組合
せる場合、図10(a)のネットリストで示したネット
名NET_Aが複数個合成されたネットリスト(図10
(c)のネットリスト参照)が自動的に作成される。
【0016】ステップS122において、ネットリスト
に対する全てのネット属性を再び手入力によって定義す
る。すなわち、下位階層回路図をシンボル化して組合せ
る場合においても、図10(a)のネット属性ファイル
で示したネット名NET_Aと線幅と線長とを再度にわ
たり複数回入力することでネット属性(図10(c)の
ネット属性ファイル参照)が作成される。
に対する全てのネット属性を再び手入力によって定義す
る。すなわち、下位階層回路図をシンボル化して組合せ
る場合においても、図10(a)のネット属性ファイル
で示したネット名NET_Aと線幅と線長とを再度にわ
たり複数回入力することでネット属性(図10(c)の
ネット属性ファイル参照)が作成される。
【0017】ステップS123において、ネットリスト
とネット属性とを図示しない出力手段によって抽出す
る。
とネット属性とを図示しない出力手段によって抽出す
る。
【0018】ステップS124において、抽出したネッ
トリストとネット属性とを記憶部62にファイルとして
格納する。そして処理を終了する。
トリストとネット属性とを記憶部62にファイルとして
格納する。そして処理を終了する。
【0019】
【発明が解決しようとする課題】前記のごとく、従来の
技術では次のような問題点がある。
技術では次のような問題点がある。
【0020】1)階層設計手法によるプリント板回路設
計において、階層的に設計されたネットリストは合成す
ることができるが、ネットリストに対して定義されたネ
ット属性を合成することが不可能であり、回路設計段階
で定義された下位階層回路のネット属性を配線設計(実
装設計)に反映することは不可能であった。このため、
上位階層回路を設計する際、ネット属性を配線設計段階
で再入力する必要がある。
計において、階層的に設計されたネットリストは合成す
ることができるが、ネットリストに対して定義されたネ
ット属性を合成することが不可能であり、回路設計段階
で定義された下位階層回路のネット属性を配線設計(実
装設計)に反映することは不可能であった。このため、
上位階層回路を設計する際、ネット属性を配線設計段階
で再入力する必要がある。
【0021】
【課題を解決するための手段】前記の問題点を解決する
ために、この発明では次のような手段を取る。
ために、この発明では次のような手段を取る。
【0022】階層設計手法によるプリント板回路設計に
おいて、階層的に複数設計された下位階層回路図のネッ
トリストに対して定義された複数のネット属性を合成す
ることで上位階層回路図のネット属性を作成する。すな
わち、下位階層回路図のネット属性ファイルは標準的な
線幅と、線長などを設定し、上位階層回路を作成した時
点で下位階層回路図のネット属性を取り込み上位階層回
路図のネット属性ファイルを作成する。
おいて、階層的に複数設計された下位階層回路図のネッ
トリストに対して定義された複数のネット属性を合成す
ることで上位階層回路図のネット属性を作成する。すな
わち、下位階層回路図のネット属性ファイルは標準的な
線幅と、線長などを設定し、上位階層回路を作成した時
点で下位階層回路図のネット属性を取り込み上位階層回
路図のネット属性ファイルを作成する。
【0023】上記の手段を取ることにより、下位階層回
路図のネットリストに対して定義されたネット属性を合
成するので、回路設計段階で定義された下位階層回路の
ネット属性を配線設計に反映することが可能となる。こ
のため、上位階層回路図を設計する際、下位のネット属
性を配線設計段階で再入力する必要がない。このため、
上位階層回路図のネットリストに対して定義された配線
設計条件を満足する配線設計を可能にする。従って、実
装設計の品質が向上する。
路図のネットリストに対して定義されたネット属性を合
成するので、回路設計段階で定義された下位階層回路の
ネット属性を配線設計に反映することが可能となる。こ
のため、上位階層回路図を設計する際、下位のネット属
性を配線設計段階で再入力する必要がない。このため、
上位階層回路図のネットリストに対して定義された配線
設計条件を満足する配線設計を可能にする。従って、実
装設計の品質が向上する。
【0024】
【発明の実施の形態】この発明は、次に示したような実
施の形態をとる。
施の形態をとる。
【0025】図1の本発明の構成図に示すように、この
発明のプリント板回路設計システムは、下位階層回路図
の配線接続情報に対して定義された配線設計条件情報1
a,1b,1cを合成することで上位階層回路図の配線
接続情報に対する配線設計条件情報を生成する合成手段
2と、合成手段2で生成された配線設計条件情報を記憶
する記憶手段3と、回路図作成時に前記合成手段2で生
成された配線設計条件情報を記憶手段3から自動的に抽
出する入力手段4とを備え、前記合成された配線設計条
件情報を上位階層回路図の配線接続情報が合成された回
路図情報に反映する。
発明のプリント板回路設計システムは、下位階層回路図
の配線接続情報に対して定義された配線設計条件情報1
a,1b,1cを合成することで上位階層回路図の配線
接続情報に対する配線設計条件情報を生成する合成手段
2と、合成手段2で生成された配線設計条件情報を記憶
する記憶手段3と、回路図作成時に前記合成手段2で生
成された配線設計条件情報を記憶手段3から自動的に抽
出する入力手段4とを備え、前記合成された配線設計条
件情報を上位階層回路図の配線接続情報が合成された回
路図情報に反映する。
【0026】さらに、前記合成手段2は、同一の階層内
で閉じられている配線接続情報に対して定義されている
配線設計条件情報を全ての階層の配線接続情報が合成さ
れた回路図情報に反映する。
で閉じられている配線接続情報に対して定義されている
配線設計条件情報を全ての階層の配線接続情報が合成さ
れた回路図情報に反映する。
【0027】さらに、前記合成手段2は、複数の階層に
跨がった配線接続情報に対して定義されている配線設計
条件情報を全ての階層の配線接続情報が合成された回路
図情報に反映する。
跨がった配線接続情報に対して定義されている配線設計
条件情報を全ての階層の配線接続情報が合成された回路
図情報に反映する。
【0028】また、階層設計手法によって設計されるプ
リント板回路設計方法において、下位階層回路図の配線
接続情報に対して定義されている複数の配線設計条件情
報ファイルを合成するとともに、上位階層回路図の配線
設計条件情報との整合をとり、上位階層回路図の配線接
続情報に対する配線設計条件情報ファイルを自動的に作
成する。
リント板回路設計方法において、下位階層回路図の配線
接続情報に対して定義されている複数の配線設計条件情
報ファイルを合成するとともに、上位階層回路図の配線
設計条件情報との整合をとり、上位階層回路図の配線接
続情報に対する配線設計条件情報ファイルを自動的に作
成する。
【0029】上記の実施の形態をとることにより、以下
に示す作用が働く。
に示す作用が働く。
【0030】階層的に複数設計された下位階層回路図の
ネットリストに対して定義された複数のネット属性を合
成することで上位階層回路図のネット属性を作成する。
すなわち、上位階層回路図のネットリストに対するネッ
ト属性は、下位階層回路図のネットリストに対して定義
されているネット属性を合成することにより上位階層回
路図のネットリストが合成された回路図情報に反映す
る。
ネットリストに対して定義された複数のネット属性を合
成することで上位階層回路図のネット属性を作成する。
すなわち、上位階層回路図のネットリストに対するネッ
ト属性は、下位階層回路図のネットリストに対して定義
されているネット属性を合成することにより上位階層回
路図のネットリストが合成された回路図情報に反映す
る。
【0031】さらに、合成される下位のネット属性は、
同一の階層内で閉じられているネットリストに対して定
義されている場合と、複数の階層に跨がったネットリス
トに対して定義されている場合とを含むので、上位階層
回路図を設計する際は、下位のネット属性を配線設計段
階で再入力する必要がない。このため、上位階層回路図
のネットリストに対して定義された配線設計条件を満足
する配線設計を可能にする。
同一の階層内で閉じられているネットリストに対して定
義されている場合と、複数の階層に跨がったネットリス
トに対して定義されている場合とを含むので、上位階層
回路図を設計する際は、下位のネット属性を配線設計段
階で再入力する必要がない。このため、上位階層回路図
のネットリストに対して定義された配線設計条件を満足
する配線設計を可能にする。
【0032】
【実施例】この発明による代表的な実施例を図2ないし
図8によって説明する。
図8によって説明する。
【0033】図2は本発明の実施例の構成図を示し、同
図(a)は下位階層回路図設計時の構成図を示し、同図
(b)は上位階層回路図設計時の構成図をそれぞれ示し
ている。
図(a)は下位階層回路図設計時の構成図を示し、同図
(b)は上位階層回路図設計時の構成図をそれぞれ示し
ている。
【0034】図2(a)に示すように、下位階層回路図
(A)10aの設計においては、回路図設計時に使用さ
れるメモリ14と、回路図設計における回路図情報とし
てネットリストと、ネット属性と、ネット属性プライオ
リティとを格納するディスクなどの記憶部13と、ネッ
ト属性とネット属性プライオリティとを抽出するネット
属性出力部15と、抽出されたネット属性A11aとネ
ット属性プライオリティA12aとを格納するディスク
などの記憶部16とで構成される。なお、他の下位階層
回路図の設計時においても同様の構成をとっている。
(A)10aの設計においては、回路図設計時に使用さ
れるメモリ14と、回路図設計における回路図情報とし
てネットリストと、ネット属性と、ネット属性プライオ
リティとを格納するディスクなどの記憶部13と、ネッ
ト属性とネット属性プライオリティとを抽出するネット
属性出力部15と、抽出されたネット属性A11aとネ
ット属性プライオリティA12aとを格納するディスク
などの記憶部16とで構成される。なお、他の下位階層
回路図の設計時においても同様の構成をとっている。
【0035】次に、下位階層回路図の設計における概略
の処理手順を図5(a)を用いて説明する。なお、符号
は図2を用いる。
の処理手順を図5(a)を用いて説明する。なお、符号
は図2を用いる。
【0036】ステップS11において、メモリ14上で
論理設計に基づく機能や動作を重視した回路図を作成す
る。すなわち、ネット名と、そのネット名に対する接続
部品と接続ピン名とを示すネットリスト(図3(a)の
ネットリスト参照)が作成される。
論理設計に基づく機能や動作を重視した回路図を作成す
る。すなわち、ネット名と、そのネット名に対する接続
部品と接続ピン名とを示すネットリスト(図3(a)の
ネットリスト参照)が作成される。
【0037】ステップS12において、ネットリストに
対するネット属性を手入力によって定義する。すなわ
ち、ネット名と、そのネット名に対する線幅と線長とを
示すネット属性(図3(a)のネット属性ファイル参
照)が作成される。以上は、前述の図11(a)と同様
である。なお、必要時にネット属性プライオリティも定
義する。
対するネット属性を手入力によって定義する。すなわ
ち、ネット名と、そのネット名に対する線幅と線長とを
示すネット属性(図3(a)のネット属性ファイル参
照)が作成される。以上は、前述の図11(a)と同様
である。なお、必要時にネット属性プライオリティも定
義する。
【0038】ステップS13において、ネット属性出力
部15はネット属性とネット属性プライオリティとを抽
出する。なお、ネットリストも図示しない出力手段によ
って抽出され、図示しない記憶手段にファイルとして格
納されることは図11(a)と同様である。
部15はネット属性とネット属性プライオリティとを抽
出する。なお、ネットリストも図示しない出力手段によ
って抽出され、図示しない記憶手段にファイルとして格
納されることは図11(a)と同様である。
【0039】ステップS14において、抽出したネット
属性A11aとネット属性プライオリティA12aとを
記憶部16にファイルとして格納する。そして処理を終
了する。
属性A11aとネット属性プライオリティA12aとを
記憶部16にファイルとして格納する。そして処理を終
了する。
【0040】図2(b)に示すように、上位階層回路図
の設計においては、回路図設計時に使用されるメモリ2
5と、回路図設計における回路図情報としてネットリス
トとネット属性とネット属性プライオリティとを格納す
るディスクなどの記憶部26と、ネット属性合成部22
と、記憶部23と、ネット属性入力部24とを主構成と
している。
の設計においては、回路図設計時に使用されるメモリ2
5と、回路図設計における回路図情報としてネットリス
トとネット属性とネット属性プライオリティとを格納す
るディスクなどの記憶部26と、ネット属性合成部22
と、記憶部23と、ネット属性入力部24とを主構成と
している。
【0041】ネット属性合成部22は、記憶部26に格
納されたネット属性やネット属性プライオリティを抽出
し、下位階層回路図のネットリストに対して定義された
複数のネット属性11a,11b,11cを合成し、抽
出した上位のネット属性との整合をとることで、上位階
層回路図のネットリストに対するネット属性を生成する
処理を実行するものである。
納されたネット属性やネット属性プライオリティを抽出
し、下位階層回路図のネットリストに対して定義された
複数のネット属性11a,11b,11cを合成し、抽
出した上位のネット属性との整合をとることで、上位階
層回路図のネットリストに対するネット属性を生成する
処理を実行するものである。
【0042】記憶部23は、ネット属性合成部22で生
成されたネット属性を記憶するものである。ネット属性
入力部24は、回路図作成時に前記ネット属性合成部2
2で生成されたネット属性を記憶部23から自動的に抽
出して入力するものである。これにより、合成されたネ
ット属性を上位階層回路図のネットリストが合成された
回路図情報のネット属性として反映するものである。
成されたネット属性を記憶するものである。ネット属性
入力部24は、回路図作成時に前記ネット属性合成部2
2で生成されたネット属性を記憶部23から自動的に抽
出して入力するものである。これにより、合成されたネ
ット属性を上位階層回路図のネットリストが合成された
回路図情報のネット属性として反映するものである。
【0043】図3を用いて同一の階層内で閉じられてい
るネットリストに対して定義されているネット属性を合
成して回路図情報に反映する場合の概略を説明する。
るネットリストに対して定義されているネット属性を合
成して回路図情報に反映する場合の概略を説明する。
【0044】上位階層回路図の設計において、図3
(b)に示すように同一シンボルを1個使用する時は、
従来と同様にネットリストとネット属性ファイルとは合
成することが可能である。また、図3(c)に示すよう
に同一シンボルを複数個使用する時は、前述のネット属
性合成部22によって下位階層回路図のネットリストに
対して定義された複数のネット属性を合成し、上位のネ
ット属性との整合をとることで、上位階層回路図のネッ
トリストに対するネット属性を生成するので、下位階層
のネット属性を再入力する必要がなくなる。なお、この
時のネットリストとネット属性ファイルとにはシンボル
名が付加されることになる。
(b)に示すように同一シンボルを1個使用する時は、
従来と同様にネットリストとネット属性ファイルとは合
成することが可能である。また、図3(c)に示すよう
に同一シンボルを複数個使用する時は、前述のネット属
性合成部22によって下位階層回路図のネットリストに
対して定義された複数のネット属性を合成し、上位のネ
ット属性との整合をとることで、上位階層回路図のネッ
トリストに対するネット属性を生成するので、下位階層
のネット属性を再入力する必要がなくなる。なお、この
時のネットリストとネット属性ファイルとにはシンボル
名が付加されることになる。
【0045】次に、上位階層回路図の設計における同一
シンボルを複数個使用する時の概略の処理手順を図5
(b)を用いて説明する。なお、符号は図2を用いる。
シンボルを複数個使用する時の概略の処理手順を図5
(b)を用いて説明する。なお、符号は図2を用いる。
【0046】ステップS21において、メモリ25上で
論理設計に基づく機能や動作を重視した回路図を作成す
る。すなわち、下位階層回路図をシンボル化して組合せ
る場合、図3(a)のネットリストで示したネット名N
ET_Aが複数個合成されたネットリスト(図3(c)
のネットリスト参照)が自動的に作成される。
論理設計に基づく機能や動作を重視した回路図を作成す
る。すなわち、下位階層回路図をシンボル化して組合せ
る場合、図3(a)のネットリストで示したネット名N
ET_Aが複数個合成されたネットリスト(図3(c)
のネットリスト参照)が自動的に作成される。
【0047】ステップS22において、下位階層回路図
をシンボル化して合成されたネットリスト以外のネット
リストに対してネット属性を手入力によって定義し、記
憶部26に格納する。
をシンボル化して合成されたネットリスト以外のネット
リストに対してネット属性を手入力によって定義し、記
憶部26に格納する。
【0048】ステップS23において、定義した上位階
層回路図のネットリストに対するネット属性を記憶部2
6から抽出する。なお、ネットリストも図示しない出力
手段によって抽出する。
層回路図のネットリストに対するネット属性を記憶部2
6から抽出する。なお、ネットリストも図示しない出力
手段によって抽出する。
【0049】ステップS24において、ネット属性合成
部22は、前述のステップS14で記憶部16にファイ
ルとして格納した複数の下位ネット属性ファイルを合成
し、記憶部26から抽出した上位ネット属性との整合を
とり、上位階層回路図のネットリストに対するネット属
性を生成して記憶部23に記憶する。
部22は、前述のステップS14で記憶部16にファイ
ルとして格納した複数の下位ネット属性ファイルを合成
し、記憶部26から抽出した上位ネット属性との整合を
とり、上位階層回路図のネットリストに対するネット属
性を生成して記憶部23に記憶する。
【0050】ステップS25において、ネット属性入力
部24は、回路図作成時に前記ネット属性合成部22で
生成されたネット属性を記憶部23から自動的に抽出し
て入力する。
部24は、回路図作成時に前記ネット属性合成部22で
生成されたネット属性を記憶部23から自動的に抽出し
て入力する。
【0051】ステップS26において、記憶部26に格
納されているネット属性を更新することで、合成された
ネット属性を上位階層回路図のネットリストが合成され
た回路図情報のネット属性として反映することになる。
そして、処理を終了する。
納されているネット属性を更新することで、合成された
ネット属性を上位階層回路図のネットリストが合成され
た回路図情報のネット属性として反映することになる。
そして、処理を終了する。
【0052】次に、シンボルマークで閉じられない信号
を含む場合、すなわち複数の階層に跨がったネットリス
トに対して定義されているネット属性を合成して回路図
情報に反映する場合を図4を用いて説明する。
を含む場合、すなわち複数の階層に跨がったネットリス
トに対して定義されているネット属性を合成して回路図
情報に反映する場合を図4を用いて説明する。
【0053】図4(a)は複数の階層に跨がった回路図
情報を示し、図4(b)は合成された回路図情報をそれ
ぞれ示している。
情報を示し、図4(b)は合成された回路図情報をそれ
ぞれ示している。
【0054】図4(a)において、下位階層回路図とし
て例えばCPUやメモリといった機能ブロックが存在す
る。各機能ブロックは回路図情報としてネットリスト
と、ネット属性ファイルと、ネット属性プライオリティ
ファイルとをそれぞれ持っている。なお、ネット属性プ
ライオリティファイルは、ネット属性を合成する際、各
機能ブロック毎に設定するネット属性の優先値を示すも
のであり、プライオリティの値の大きいものを採用する
ことになる。
て例えばCPUやメモリといった機能ブロックが存在す
る。各機能ブロックは回路図情報としてネットリスト
と、ネット属性ファイルと、ネット属性プライオリティ
ファイルとをそれぞれ持っている。なお、ネット属性プ
ライオリティファイルは、ネット属性を合成する際、各
機能ブロック毎に設定するネット属性の優先値を示すも
のであり、プライオリティの値の大きいものを採用する
ことになる。
【0055】図4(b)において、上位階層回路図とし
て例えばCPUとメモリとをシンボル化して合成した場
合を示し、合成されたネットリストに対するネット属性
ファイルは、プライオリティの値が大きいメモリのネッ
ト属性ファイルが採用されている。
て例えばCPUとメモリとをシンボル化して合成した場
合を示し、合成されたネットリストに対するネット属性
ファイルは、プライオリティの値が大きいメモリのネッ
ト属性ファイルが採用されている。
【0056】次に、機能ブロック(下位階層回路図)の
設計におけるネット属性と、ネット属性プライオリティ
の定義に関する処理手順を図6を用いて詳細に説明す
る。なお、符号は図2を用いる。
設計におけるネット属性と、ネット属性プライオリティ
の定義に関する処理手順を図6を用いて詳細に説明す
る。なお、符号は図2を用いる。
【0057】ステップS31において、メモリ14上で
論理設計に基づくネットリストを作成する。(図3
(a)および図4(a)のネットリスト参照)
論理設計に基づくネットリストを作成する。(図3
(a)および図4(a)のネットリスト参照)
【0058】ステップS32において、ネットリストに
対するネット属性が有るか判定する。ネット属性が有れ
ばステップS33に進む。配線設計に対する条件が特に
無ければステップS36に進む。
対するネット属性が有るか判定する。ネット属性が有れ
ばステップS33に進む。配線設計に対する条件が特に
無ければステップS36に進む。
【0059】ステップS33において、ネットリストに
対するネット属性を手入力によって定義する。(図3
(a)および図4(a)のネット属性ファイル参照)
対するネット属性を手入力によって定義する。(図3
(a)および図4(a)のネット属性ファイル参照)
【0060】ステップS34において、他の機能ブロッ
クとの接続が有るか判定する。複数の階層に跨がったネ
ットリストが有ればステップS35に進む。同一の階層
内で閉じられているネットリストのみであればステップ
S36に進む。
クとの接続が有るか判定する。複数の階層に跨がったネ
ットリストが有ればステップS35に進む。同一の階層
内で閉じられているネットリストのみであればステップ
S36に進む。
【0061】ステップS35において、複数の階層に跨
がったネットリストに対して、線長、線幅の優先順位
(ネット属性プライオリティ)を手入力によって定義す
る。
がったネットリストに対して、線長、線幅の優先順位
(ネット属性プライオリティ)を手入力によって定義す
る。
【0062】ステップS36において、ネット属性出力
部15はネット属性とネット属性プライオリティとを抽
出し、ネット属性A11aとネット属性プライオリティ
A12aとを記憶部16にファイルとして格納する。そ
して処理を終了する。
部15はネット属性とネット属性プライオリティとを抽
出し、ネット属性A11aとネット属性プライオリティ
A12aとを記憶部16にファイルとして格納する。そ
して処理を終了する。
【0063】次に、メインボード(上位階層回路図)の
設計において、同一の階層内で閉じられているネットリ
ストに対して定義されているネット属性を合成して回路
図情報に反映する場合の処理手順の1例を図7を用いて
詳細に説明する。なお、符号は図2を用いる。
設計において、同一の階層内で閉じられているネットリ
ストに対して定義されているネット属性を合成して回路
図情報に反映する場合の処理手順の1例を図7を用いて
詳細に説明する。なお、符号は図2を用いる。
【0064】ステップS41において、メモリ25上で
論理設計に基づくネットリストを作成する。この時、機
能ブロックをシンボル化して組合せる場合は複数個合成
されたネットリストが自動的に作成される。(図3
(c)のネットリスト参照)
論理設計に基づくネットリストを作成する。この時、機
能ブロックをシンボル化して組合せる場合は複数個合成
されたネットリストが自動的に作成される。(図3
(c)のネットリスト参照)
【0065】ステップS42において、ネットリストに
対するネット属性が有るか判定する。ネット属性が有れ
ばステップS43に進む。配線設計に対する条件が特に
無ければステップS46に進む。
対するネット属性が有るか判定する。ネット属性が有れ
ばステップS43に進む。配線設計に対する条件が特に
無ければステップS46に進む。
【0066】ステップS43において、機能ブロックを
シンボル化して合成したネットリストを除くメインボー
ドのネット属性を手入力によって定義する。
シンボル化して合成したネットリストを除くメインボー
ドのネット属性を手入力によって定義する。
【0067】ステップS44において、他の機能ブロッ
クとの接続が有るか判定する。複数の階層に跨がったネ
ットリストが有ればステップS45に進む。同一の階層
内で閉じられているネットリストのみであればステップ
S46に進む。
クとの接続が有るか判定する。複数の階層に跨がったネ
ットリストが有ればステップS45に進む。同一の階層
内で閉じられているネットリストのみであればステップ
S46に進む。
【0068】ステップS45において、機能ブロックを
シンボル化して合成したネットリストを除く複数の階層
に跨がったネットリストに対して、メインボードの線
長、線幅の優先順位(ネット属性プライオリティ)を手
入力によって定義する。
シンボル化して合成したネットリストを除く複数の階層
に跨がったネットリストに対して、メインボードの線
長、線幅の優先順位(ネット属性プライオリティ)を手
入力によって定義する。
【0069】ステップS46において、メモリ25から
ネット属性とネット属性プライオリティとを抽出し、記
憶部26にファイルとして格納する。
ネット属性とネット属性プライオリティとを抽出し、記
憶部26にファイルとして格納する。
【0070】ステップS47において、ネット属性合成
部22は、各機能ブロックのネット属性11a,11
b,11cと、ステップS43で定義され記憶部26に
格納されたメインボードのネット属性とを読み込む。
部22は、各機能ブロックのネット属性11a,11
b,11cと、ステップS43で定義され記憶部26に
格納されたメインボードのネット属性とを読み込む。
【0071】ステップS48において、ネット属性合成
部22は、読み込んだ各機能ブロックのネット属性11
a,11b,11cを合成し、メインボードのネット属
性との整合をとり、メインボードのネットリストに対す
る全てのネット属性を生成して記憶部23に記憶させ
る。
部22は、読み込んだ各機能ブロックのネット属性11
a,11b,11cを合成し、メインボードのネット属
性との整合をとり、メインボードのネットリストに対す
る全てのネット属性を生成して記憶部23に記憶させ
る。
【0072】ステップS49において、ネット属性入力
部24は、回路図作成時に記憶部23からネット属性合
成部22で生成されたネット属性をメモリ25へ取り込
む。そして、処理を終了する。
部24は、回路図作成時に記憶部23からネット属性合
成部22で生成されたネット属性をメモリ25へ取り込
む。そして、処理を終了する。
【0073】次に、メインボード(上位階層回路図)の
設計において、複数の階層に跨がったネットリストに対
して定義されているネット属性を合成して回路図情報に
反映する場合の処理手順の1例を図8を用いて詳細に説
明する。なお、符号は図2を用いる。
設計において、複数の階層に跨がったネットリストに対
して定義されているネット属性を合成して回路図情報に
反映する場合の処理手順の1例を図8を用いて詳細に説
明する。なお、符号は図2を用いる。
【0074】ステップS61からステップS67は、図
7で示したステップS41からステップS47と同様で
あるので、詳細な説明を省略する。ただし、ステップS
61において自動的に作成されるネットリストは、図4
(b)のネットリストを参照されたい。
7で示したステップS41からステップS47と同様で
あるので、詳細な説明を省略する。ただし、ステップS
61において自動的に作成されるネットリストは、図4
(b)のネットリストを参照されたい。
【0075】ステップS68において、ネット属性合成
部22は、同一のネットリストに対して異なるネット属
性が定義されているか判定する。異なるネット属性が定
義されている場合、すなわち、ネット属性がちがう場合
はステップS69に進む。ネット属性が同じ場合はステ
ップS72に進む。
部22は、同一のネットリストに対して異なるネット属
性が定義されているか判定する。異なるネット属性が定
義されている場合、すなわち、ネット属性がちがう場合
はステップS69に進む。ネット属性が同じ場合はステ
ップS72に進む。
【0076】ステップS69において、ネット属性合成
部22は、各機能ブロックのネット属性プライオリティ
12a,12b,12cと、ステップS65で定義され
記憶部26に格納されたメインボードのネット属性プラ
イオリティとを読み込む。
部22は、各機能ブロックのネット属性プライオリティ
12a,12b,12cと、ステップS65で定義され
記憶部26に格納されたメインボードのネット属性プラ
イオリティとを読み込む。
【0077】ステップS70において、ネット属性合成
部22は、異なるネット属性プライオリティの定義に矛
盾が有るか判定する。すなわち、ネット属性値(線幅・
線長)がちがう場合でプライオリティ値が同一の場合は
矛盾有りと判定する。矛盾が有る場合はステップS71
に進む。矛盾が無ければステップS72に進む。
部22は、異なるネット属性プライオリティの定義に矛
盾が有るか判定する。すなわち、ネット属性値(線幅・
線長)がちがう場合でプライオリティ値が同一の場合は
矛盾有りと判定する。矛盾が有る場合はステップS71
に進む。矛盾が無ければステップS72に進む。
【0078】ステップS71において、エラーメッセー
ジを表示部や音声出力部に出力して処理を終了する。
ジを表示部や音声出力部に出力して処理を終了する。
【0079】ステップS72において、ネット属性合成
部22は、読み込んだ各機能ブロックのネット属性11
a,11b,11cおよびネット属性プライオリティ1
2a,12b,12cと、メインボードのネット属性お
よびネット属性プライオリティとを合成し、メインボー
ドのネットリストに対する全てのネット属性を生成して
記憶部23に記憶させる。
部22は、読み込んだ各機能ブロックのネット属性11
a,11b,11cおよびネット属性プライオリティ1
2a,12b,12cと、メインボードのネット属性お
よびネット属性プライオリティとを合成し、メインボー
ドのネットリストに対する全てのネット属性を生成して
記憶部23に記憶させる。
【0080】ステップS73において、ネット属性入力
部24は、回路図作成時に記憶部23からネット属性合
成部22で生成されたネット属性をメモリ25へ取り込
む。そして、処理を終了する。
部24は、回路図作成時に記憶部23からネット属性合
成部22で生成されたネット属性をメモリ25へ取り込
む。そして、処理を終了する。
【0081】
【発明の効果】以上説明したように本発明によれば、次
に示すような効果が期待できる。
に示すような効果が期待できる。
【0082】階層設計手法によるプリント板回路設計に
おいて、階層的に複数設計された下位階層回路図のネッ
トリストに対して定義された複数のネット属性を合成す
ることで上位階層回路図の回路図情報に反映することが
できる。このため、回路図で定義された配線設計条件を
満足する配線設計を可能にする。従って、実装設計の品
質を向上させることができる。
おいて、階層的に複数設計された下位階層回路図のネッ
トリストに対して定義された複数のネット属性を合成す
ることで上位階層回路図の回路図情報に反映することが
できる。このため、回路図で定義された配線設計条件を
満足する配線設計を可能にする。従って、実装設計の品
質を向上させることができる。
【0083】すなわち、上位階層回路図において、複数
の下位階層回路図を合成して作成したネットリストに対
するネット属性を自動的に合成して作成することによ
り、回路設計段階で定義された下位階層回路図のネット
属性を配線設計に反映することが可能となるので、ネッ
ト属性を配線設計段階で再入力する必要がなくなる。
の下位階層回路図を合成して作成したネットリストに対
するネット属性を自動的に合成して作成することによ
り、回路設計段階で定義された下位階層回路図のネット
属性を配線設計に反映することが可能となるので、ネッ
ト属性を配線設計段階で再入力する必要がなくなる。
【図1】本発明の構成図である。
【図2】本発明の実施例の構成図である。
【図3】本発明の実施例の説明図である。
【図4】本発明の実施例の説明図である。
【図5】本発明の実施例の概略フローチャートである。
【図6】本発明の実施例のフローチャートである。
【図7】本発明の実施例のフローチャートである。
【図8】本発明の実施例のフローチャートである。
【図9】従来技術の構成図である。
【図10】従来技術の説明図である。
【図11】従来技術の概略フローチャートである。
1a,1b,1c:配線設計条件情報 2:合成手段 3:記憶手段 4:入力手段 5:回路図 6:記憶手段
Claims (5)
- 【請求項1】階層設計手法によって設計されるプリント
板回路設計システムにおいて、 下位階層回路図の配線接続情報に対して定義された配線
設計条件情報(1a,1b,1c)を合成することで上
位階層回路図の配線接続情報に対する配線設計条件情報
を生成する合成手段(2)と、 合成手段(2)で生成された配線設計条件情報を記憶す
る記憶手段(3)と、 回路図作成時に前記合成手段(2)で生成された配線設
計条件情報を記憶手段(3)から自動的に抽出する入力
手段(4)とを備え、 前記合成された配線設計条件情報を上位階層回路図の配
線接続情報が合成された回路図情報に反映する、 ことを特徴とするプリント板回路設計システム。 - 【請求項2】前記合成手段(2)は、 同一の階層内で閉じられている配線接続情報に対して定
義されている配線設計条件情報を全ての階層の配線接続
情報が合成された回路図情報に反映する、 ことを特徴とする請求項1記載のプリント板回路設計シ
ステム。 - 【請求項3】前記合成手段(2)は、 複数の階層に跨がった配線接続情報に対して定義されて
いる配線設計条件情報を全ての階層の配線接続情報が合
成された回路図情報に反映する、 ことを特徴とする請求項1記載のプリント板回路設計シ
ステム。 - 【請求項4】階層設計手法によって設計されるプリント
板回路設計方法において、 下位階層回路図の配線接続情報に対して定義されている
複数の配線設計条件情報ファイルを合成するとともに、
上位階層回路図の配線設計条件情報との整合をとり、上
位階層回路図の配線接続情報に対する配線設計条件情報
ファイルを自動的に作成する、 ことを特徴とするプリント板回路設計方法。 - 【請求項5】階層設計手法によって設計されるプリント
板回路設計の制御を行うためのプログラムを記録した記
録媒体において、 コンピュータに、 下位階層回路図の配線接続情報に対して定義されている
複数の配線設計条件情報ファイルを合成するとともに、
上位階層回路図の配線設計条件情報との整合をとり、上
位階層回路図の配線接続情報に対する配線設計条件情報
ファイルを自動的に作成する手順とを実行させるための
プログラムを記録した、 コンピュータ読取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10075437A JPH11272730A (ja) | 1998-03-24 | 1998-03-24 | プリント板回路設計システム及びプリント板回路設計方法並びに記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10075437A JPH11272730A (ja) | 1998-03-24 | 1998-03-24 | プリント板回路設計システム及びプリント板回路設計方法並びに記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11272730A true JPH11272730A (ja) | 1999-10-08 |
Family
ID=13576221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10075437A Pending JPH11272730A (ja) | 1998-03-24 | 1998-03-24 | プリント板回路設計システム及びプリント板回路設計方法並びに記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11272730A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100428676C (zh) * | 2005-04-23 | 2008-10-22 | 华为技术有限公司 | 基于网络的印制电路板并行设计系统及其方法 |
-
1998
- 1998-03-24 JP JP10075437A patent/JPH11272730A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100428676C (zh) * | 2005-04-23 | 2008-10-22 | 华为技术有限公司 | 基于网络的印制电路板并行设计系统及其方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2877303B2 (ja) | 集積回路の自動設計装置 | |
CN102722364B (zh) | 用于用户界面的基于标记的可扩展性 | |
US20090293023A1 (en) | Generation of standard cell library components with increased signal routing resources | |
US6113647A (en) | Computer aided design system and method using hierarchical and flat netlist circuit representations | |
US20080216026A1 (en) | Integrated circuit layout design supporting device | |
JPH11272730A (ja) | プリント板回路設計システム及びプリント板回路設計方法並びに記録媒体 | |
KR100900168B1 (ko) | 스크린 천이 프로그램 생성 방법 및 디바이스 | |
US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
JP5605087B2 (ja) | 設計支援装置、設計支援方法および設計支援プログラム | |
JP2965000B2 (ja) | ハードウェア記述言語編集装置及びハードウェア記述言語編集方法並びにハードウェア記述言語編集プログラムを記憶した記憶媒体 | |
JP3145778B2 (ja) | Lsi設計部品データの生成管理装置 | |
JP2002083002A (ja) | 論理回路最適化方法、装置およびプログラムを記録した記録媒体 | |
JP2002287964A (ja) | 画面入出力仕様設計システムと方法およびプログラム | |
JP3145779B2 (ja) | Lsi設計用データシートの出力装置 | |
JP2002056041A (ja) | ハードウェア記述言語階層情報反映方法 | |
JP3145780B2 (ja) | Lsi設計装置 | |
JP2959606B2 (ja) | 論理接続データ格納方法 | |
JP5248762B2 (ja) | 設計データ依存関係管理装置、設計データ依存関係管理方法及びプログラム | |
JP3293640B2 (ja) | 回路データ接続追跡システム | |
JP3199832B2 (ja) | Lsi設計用cadのデータライブラリ生成装置 | |
JP2001117761A (ja) | 画面プログラム製造方法及びその装置並びに画面プログラム製造プログラムを記録した記録媒体 | |
JP2002032427A (ja) | Lsiの接続検証装置、接続検証方法および接続検証プログラムを記録した媒体 | |
JP2008117136A (ja) | 検証支援プログラム、記録媒体、検証支援装置および検証支援方法 | |
JP2004110102A (ja) | プロジェクト管理方法および工程定義装置 | |
JPH11259555A (ja) | マクロの設計方法 |