JPH1126507A - Ｂｇａ型半導体パッケージ - Google Patents
Ｂｇａ型半導体パッケージInfo
- Publication number
- JPH1126507A JPH1126507A JP18773097A JP18773097A JPH1126507A JP H1126507 A JPH1126507 A JP H1126507A JP 18773097 A JP18773097 A JP 18773097A JP 18773097 A JP18773097 A JP 18773097A JP H1126507 A JPH1126507 A JP H1126507A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor package
- double
- height
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】実装時の半田ボールの潰れすぎ、あるいは接触
不良を防ぐとともに、実装高さ保持手段による半田ボー
ル取り付け面の外部接続端子数の減少を防ぐＢＧＡ型半
導体パッケージの提供。 【解決手段】半田ボール８が潰れすぎないように、ＢＧ
Ａ型半導体パッケージ１の半田ボール付け面に、実務高
さ保持手段１０を設けると共に、実務高さ保持手段１０
はＢＧＡ型半導体パッケージ１内にある配線パターンに
電気的に接続し、外部接続端子の減少を防ぐ。実務高さ
保持手段１０の長さは半田ボール８の高さよりも短い。
不良を防ぐとともに、実装高さ保持手段による半田ボー
ル取り付け面の外部接続端子数の減少を防ぐＢＧＡ型半
導体パッケージの提供。 【解決手段】半田ボール８が潰れすぎないように、ＢＧ
Ａ型半導体パッケージ１の半田ボール付け面に、実務高
さ保持手段１０を設けると共に、実務高さ保持手段１０
はＢＧＡ型半導体パッケージ１内にある配線パターンに
電気的に接続し、外部接続端子の減少を防ぐ。実務高さ
保持手段１０の長さは半田ボール８の高さよりも短い。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）型の構造を持つ半導体パッケ
ージおよびその実装構造に関する。
Ｇｒｉｄ Ａｒｒａｙ）型の構造を持つ半導体パッケ
ージおよびその実装構造に関する。
【０００２】
【従来の技術】半導体素子を搭載する半導体パッケージ
は、実装用回路基板上の配線パターンに、当該半導体パ
ッケージのアウターリード半田付けして接続されてい
る。近年、半導体パッケージは、多ピン化、小型化の要
求が強く、この要求に対応して、「ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）」と称される半導体パッケージ
が提案されている。
は、実装用回路基板上の配線パターンに、当該半導体パ
ッケージのアウターリード半田付けして接続されてい
る。近年、半導体パッケージは、多ピン化、小型化の要
求が強く、この要求に対応して、「ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）」と称される半導体パッケージ
が提案されている。
【０００３】このＢＧＡ型半導体パッケージは、図５に
示すように、例えばプリント基板の両面に配線パターン
を設けた両面プリント配線基板３に半導体素子４を搭載
し、半導体素子４のパッドと両面プリント配線基板３の
配線パターンをワイヤーボンディングにより電気的に接
続し、これらの上面を樹脂６によって封入し、両面プリ
ント配線基板３の上面の配線パターンと下面の半田ボー
ル付設ランド７とを、この両面プリント配線基板３に形
成したスルーホールを介して導通させ、両面プリント配
線基板３下面の半田ボール付設ランド７に半田ボール８
が接着され電気的に接続している。
示すように、例えばプリント基板の両面に配線パターン
を設けた両面プリント配線基板３に半導体素子４を搭載
し、半導体素子４のパッドと両面プリント配線基板３の
配線パターンをワイヤーボンディングにより電気的に接
続し、これらの上面を樹脂６によって封入し、両面プリ
ント配線基板３の上面の配線パターンと下面の半田ボー
ル付設ランド７とを、この両面プリント配線基板３に形
成したスルーホールを介して導通させ、両面プリント配
線基板３下面の半田ボール付設ランド７に半田ボール８
が接着され電気的に接続している。
【０００４】このようにして形成されたＢＧＡ型半導体
パッケージの半田ボールに、実装用回路基板の表面に形
成された実装用ランドが対応するように位置決めし、リ
フローさせることによって、半田ボールと実装用ランド
を接合し、実装用回路基板に半導体パッケージを実装し
ている。
パッケージの半田ボールに、実装用回路基板の表面に形
成された実装用ランドが対応するように位置決めし、リ
フローさせることによって、半田ボールと実装用ランド
を接合し、実装用回路基板に半導体パッケージを実装し
ている。
【０００５】
【発明が解決しようとする課題】しかしながら、前記し
たＢＧＡ型半導体パッケージを実装用回路基板に実装す
る構成においては、下記記載の問題点を有している。
たＢＧＡ型半導体パッケージを実装用回路基板に実装す
る構成においては、下記記載の問題点を有している。
【０００６】第一の問題点として、図５に示すように、
ＢＧＡ型半導体パッケージはリフローによって実装用回
路基板に実装されるときに、当該ＢＧＡ半導体パッケー
ジ１を構成する両面プリント配線基板３下面の半田ボー
ル付設ランド７に付帯している多数の半田ボール８が溶
融し、実装用回路基板の実装用ランドとの接続がなされ
るが、このとき半導体パッケージを構成する両面プリン
ト配線基板と実装用回路基板との間隔が適切な状態に保
たれないために、半導体パッケージを構成する両面プリ
ント配線基板下面の一部の領域では半田ボールが潰れす
ぎ、その結果、半田ボール同士が互いに短絡する場合が
ある、ということである。
ＢＧＡ型半導体パッケージはリフローによって実装用回
路基板に実装されるときに、当該ＢＧＡ半導体パッケー
ジ１を構成する両面プリント配線基板３下面の半田ボー
ル付設ランド７に付帯している多数の半田ボール８が溶
融し、実装用回路基板の実装用ランドとの接続がなされ
るが、このとき半導体パッケージを構成する両面プリン
ト配線基板と実装用回路基板との間隔が適切な状態に保
たれないために、半導体パッケージを構成する両面プリ
ント配線基板下面の一部の領域では半田ボールが潰れす
ぎ、その結果、半田ボール同士が互いに短絡する場合が
ある、ということである。
【０００７】また、両面プリント配線基板下面の他方の
領域では、実装用回路基板上の実装用ランドと半田ボー
ルの接続が十分でなかったり、接触しなかったりするな
どの問題を有する。
領域では、実装用回路基板上の実装用ランドと半田ボー
ルの接続が十分でなかったり、接触しなかったりするな
どの問題を有する。
【０００８】上記のように、ＢＧＡ型半導体パッケージ
と実装用回路基板との実装時において、問題が発生する
理由は次の通りである。
と実装用回路基板との実装時において、問題が発生する
理由は次の通りである。
【０００９】リフロー時に半田ボールが溶融した際に、
半導体パッケージの自重、またはリフロー時の温度分布
のバラツキなどにより、任意の半田ボールの溶融状態が
適正な状態にならない場合が発生し、半導体パッケージ
を構成する両面プリント配線基板と実装用回路基板との
間隔が適切な状態に保たれない、ためである。
半導体パッケージの自重、またはリフロー時の温度分布
のバラツキなどにより、任意の半田ボールの溶融状態が
適正な状態にならない場合が発生し、半導体パッケージ
を構成する両面プリント配線基板と実装用回路基板との
間隔が適切な状態に保たれない、ためである。
【００１０】また、これらの問題の解決を図るために、
例えば特開平８−３４０１６４号公報には、図６に示す
ように、ＢＧＡ型半導体パッケージと実装用回路基板と
の間隔を保持する間隔保持手段（実装高さ保持手段）１
０をＢＧＡ型半導体パッケージに予め設けた構成が提案
されている。しかしながら、上記特開平８−３４０１６
４号公報に記載のＢＧＡ型半導体パッケージでは間隔保
持手段を設けているのみで、最適な形態を維持するため
の方法はとられていない。
例えば特開平８−３４０１６４号公報には、図６に示す
ように、ＢＧＡ型半導体パッケージと実装用回路基板と
の間隔を保持する間隔保持手段（実装高さ保持手段）１
０をＢＧＡ型半導体パッケージに予め設けた構成が提案
されている。しかしながら、上記特開平８−３４０１６
４号公報に記載のＢＧＡ型半導体パッケージでは間隔保
持手段を設けているのみで、最適な形態を維持するため
の方法はとられていない。
【００１１】なぜならば、図６を参照すると、半田ボー
ル８と、間隔保持手段１０の長さが同じであり、ＢＧＡ
型半導体パッケージを実装用回路基板９に実装したとき
の半田ボール８と、実装用回路基板９の実装用パッド１
２の接続状態が、最適にはなり得ない。
ル８と、間隔保持手段１０の長さが同じであり、ＢＧＡ
型半導体パッケージを実装用回路基板９に実装したとき
の半田ボール８と、実装用回路基板９の実装用パッド１
２の接続状態が、最適にはなり得ない。
【００１２】また、間隔保持手段１０を取り付けるため
に、両面プリント基板３下面の領域が使用されることか
ら、ＢＧＡ型半導体パッケージのピン数を減少しなくて
はならないという問題もある。
に、両面プリント基板３下面の領域が使用されることか
ら、ＢＧＡ型半導体パッケージのピン数を減少しなくて
はならないという問題もある。
【００１３】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、実装用回路基板
への実装時のリフローによって、半田ボールの潰れすぎ
あるいは接触不良が発生しないように、ＢＧＡ型半導体
パッケージと実装用回路基板間の電気的接合信頼性を高
め、かつ両面プリント配線基板の下面の領域を有効に活
用したピンアサイン・ピンカウントを有するＢＧＡ型半
導体パッケージ構造および実装構造を提供することにあ
る。
てなされたものであって、その目的は、実装用回路基板
への実装時のリフローによって、半田ボールの潰れすぎ
あるいは接触不良が発生しないように、ＢＧＡ型半導体
パッケージと実装用回路基板間の電気的接合信頼性を高
め、かつ両面プリント配線基板の下面の領域を有効に活
用したピンアサイン・ピンカウントを有するＢＧＡ型半
導体パッケージ構造および実装構造を提供することにあ
る。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＢＧＡ型半導体パッケージは、実装用回路
基板との電気的接続を行う半田ボールが取り付けられて
いる両面プリント基板下面に、半田ボールの高さの長さ
より短くて実装用回路基板面から半導体パッケージまで
の高さを一定に保つための実装高さ保持手段を付設した
ことを特徴とする。また、当該実装高さ保持手段はＢＧ
Ａ型半導体パッケージを構成する両面プリント基板のＧ
ＮＤ配線パターンまたは電源配線パターンに電気的に接
続していることを特徴とする。
に、本発明のＢＧＡ型半導体パッケージは、実装用回路
基板との電気的接続を行う半田ボールが取り付けられて
いる両面プリント基板下面に、半田ボールの高さの長さ
より短くて実装用回路基板面から半導体パッケージまで
の高さを一定に保つための実装高さ保持手段を付設した
ことを特徴とする。また、当該実装高さ保持手段はＢＧ
Ａ型半導体パッケージを構成する両面プリント基板のＧ
ＮＤ配線パターンまたは電源配線パターンに電気的に接
続していることを特徴とする。
【００１５】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、配線パターンが形成された両面プリント配線基板
（図１の３）の上面に半導体素子（図１の４）が搭載さ
れ、配線パターンのリード先端と前記半導体素子（図１
の４）のパッドとをワイヤー（図１の５）にて電気的に
接続し、ワイヤーおよび半導体素子を樹脂（図１の６）
で封止し、両面プリント配線基板（図１の３）の下面側
に、配線パターンの外部接続部に電気的に接続した半田
ボール（図１の８）を有するＢＧＡ型半導体パッケージ
において、両面プリント配線基板（図１の３）の下面側
の任意の位置に、ＢＧＡ型半導体パッケージを実装する
実装用回路基板（図１の９）との高さを調節するための
実装高さ固定手段であって、前記半田ボールの高さより
長さの短い実装高さ固定手段（図１の１０）を少なくと
も一つ設け、実装高さ固定手段（図１の１０）は両面プ
リント配線基板に形成された配線パターンに電気的に接
続された構造とされる。
に説明する。本発明は、その好ましい実施の形態におい
て、配線パターンが形成された両面プリント配線基板
（図１の３）の上面に半導体素子（図１の４）が搭載さ
れ、配線パターンのリード先端と前記半導体素子（図１
の４）のパッドとをワイヤー（図１の５）にて電気的に
接続し、ワイヤーおよび半導体素子を樹脂（図１の６）
で封止し、両面プリント配線基板（図１の３）の下面側
に、配線パターンの外部接続部に電気的に接続した半田
ボール（図１の８）を有するＢＧＡ型半導体パッケージ
において、両面プリント配線基板（図１の３）の下面側
の任意の位置に、ＢＧＡ型半導体パッケージを実装する
実装用回路基板（図１の９）との高さを調節するための
実装高さ固定手段であって、前記半田ボールの高さより
長さの短い実装高さ固定手段（図１の１０）を少なくと
も一つ設け、実装高さ固定手段（図１の１０）は両面プ
リント配線基板に形成された配線パターンに電気的に接
続された構造とされる。
【００１６】本発明の実施の形態においては、実装高さ
保持手段（図１の１０）は、このましくは金属部材で構
成され、長さは半田ボールの高さより短く、また、ＢＧ
Ａ型半導体パッケージのＧＮＤ配線パターンまたは電源
配線パターンに電気的に接続されている。
保持手段（図１の１０）は、このましくは金属部材で構
成され、長さは半田ボールの高さより短く、また、ＢＧ
Ａ型半導体パッケージのＧＮＤ配線パターンまたは電源
配線パターンに電気的に接続されている。
【００１７】本発明は、その好ましい第二の実施の形態
において、実装高さ固定手段を、ＢＧＡ型半導体パッケ
ージを搭載する実装用回路基板（図３の９）側に設け、
ＢＧＡ型半導体パッケージの両面プリント配線基板（図
３の３）の半田ボール取り付け面に、実装高さ固定手段
に対応する位置に、両面プリント配線基板の形成された
配線パターンに電気的に接続しているパッド（図３の１
２）を有する。
において、実装高さ固定手段を、ＢＧＡ型半導体パッケ
ージを搭載する実装用回路基板（図３の９）側に設け、
ＢＧＡ型半導体パッケージの両面プリント配線基板（図
３の３）の半田ボール取り付け面に、実装高さ固定手段
に対応する位置に、両面プリント配線基板の形成された
配線パターンに電気的に接続しているパッド（図３の１
２）を有する。
【００１８】本発明の実施の形態に係るＢＧＡ型半導体
パッケージにおいては、実装用回路基板面からの高さを
一定に保つための実装高さ保持手段が半田ボールの高さ
より短くしたことにより、ＢＧＡ型半導体パッケージと
実装用回路基板上の実装用パッドと半田ボールの接続状
態を最適に保つことを可能とする。また、当該実装高さ
保持手段をＢＧＡ型半導体パッケージのＧＮＤ配線パタ
ーンまたは電源配線パターンに接続しているので、両面
プリント基板下面の領域を有効に活用したピンカウント
・ピンアサイン設計が可能なＢＧＡ型半導体パッケージ
の提供を可能にする。
パッケージにおいては、実装用回路基板面からの高さを
一定に保つための実装高さ保持手段が半田ボールの高さ
より短くしたことにより、ＢＧＡ型半導体パッケージと
実装用回路基板上の実装用パッドと半田ボールの接続状
態を最適に保つことを可能とする。また、当該実装高さ
保持手段をＢＧＡ型半導体パッケージのＧＮＤ配線パタ
ーンまたは電源配線パターンに接続しているので、両面
プリント基板下面の領域を有効に活用したピンカウント
・ピンアサイン設計が可能なＢＧＡ型半導体パッケージ
の提供を可能にする。
【００１９】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
【００２０】［実施例１］図１は、本発明の一実施例の
構成を説明するための断面図であり、図１（Ａ）はＢＧ
Ａ型半導体パッケージの断面図、図１（Ｂ）はＢＧＡ型
半導体パッケージを実装用回路基板上へ実装した状態を
示す断面図である、ＢＧＡ型半導体パッケージに付設し
た実装高さ保持手段周辺の断面図である。図２は、本発
明の一実施例のＢＧＡ型半導体パッケージの実装用回路
基板上への実装の様子を模式的に示すための図であり、
ＢＧＡ型半導体パッケージに付設した実装高さ保持手段
周辺の部分断面図である。
構成を説明するための断面図であり、図１（Ａ）はＢＧ
Ａ型半導体パッケージの断面図、図１（Ｂ）はＢＧＡ型
半導体パッケージを実装用回路基板上へ実装した状態を
示す断面図である、ＢＧＡ型半導体パッケージに付設し
た実装高さ保持手段周辺の断面図である。図２は、本発
明の一実施例のＢＧＡ型半導体パッケージの実装用回路
基板上への実装の様子を模式的に示すための図であり、
ＢＧＡ型半導体パッケージに付設した実装高さ保持手段
周辺の部分断面図である。
【００２１】ＢＧＡ型半導体パッケージ１は、配線パタ
ーン２を設けた両面プリント配線基板３上に半導体素子
４を搭載し、半導体素子４と両面プリント配線基板３上
の配線パターン２とはワイヤー５によって電気的に接続
された後に、半導体素子４およびワイヤー５を封止樹脂
６により保護する。また、両面プリント配線基板３の下
面には配線パターン２に電気的に接続される半田ボール
付設用ランド７が形成されて、半田ボール付設用ランド
７上に半田ボール８を取り付ける。さらに両面プリント
配線基板３の下面には、半田ボール８の高さより長さが
短く、実装用回路基板９からＢＧＡ型半導体パッケージ
１までの高さを保持する実装高さ保持手段１０を取り付
ける実装高さ保持手段付設ランド１１を設けてあり、該
ランド１１は両面プリント配線基板３に設けたＧＮＤ配
線パターン（図示せず）に電気的に接続されており、ラ
ンド１１に高さ保持手段１０を取り付ける。
ーン２を設けた両面プリント配線基板３上に半導体素子
４を搭載し、半導体素子４と両面プリント配線基板３上
の配線パターン２とはワイヤー５によって電気的に接続
された後に、半導体素子４およびワイヤー５を封止樹脂
６により保護する。また、両面プリント配線基板３の下
面には配線パターン２に電気的に接続される半田ボール
付設用ランド７が形成されて、半田ボール付設用ランド
７上に半田ボール８を取り付ける。さらに両面プリント
配線基板３の下面には、半田ボール８の高さより長さが
短く、実装用回路基板９からＢＧＡ型半導体パッケージ
１までの高さを保持する実装高さ保持手段１０を取り付
ける実装高さ保持手段付設ランド１１を設けてあり、該
ランド１１は両面プリント配線基板３に設けたＧＮＤ配
線パターン（図示せず）に電気的に接続されており、ラ
ンド１１に高さ保持手段１０を取り付ける。
【００２２】［実施例２］図３は、本発明の第２の実施
例のＢＧＡ型半導体パッケージの断面図であり、図４
は、図３における実装高さ保持手段周辺の断面図であ
る。
例のＢＧＡ型半導体パッケージの断面図であり、図４
は、図３における実装高さ保持手段周辺の断面図であ
る。
【００２３】本実施例においては、ＢＧＡ型半導体パッ
ケージ１を実装する実装用回路基板上には実装高さ保持
手段１０が設けてあり、該実装高さ保持手段１０は長さ
は半田ボール８の高さより短く金属で構成され、ＢＧＡ
型半導体パッケージ１の下面には、実装高さ保持手段接
続用パッド１２が設けてあり、該実装高さ保持手段接続
用パッド１２はＢＧＡ型半導体パッケージ１のＧＮＤ配
線パターンまたは電源配線パターンに電気的に接続して
いる。
ケージ１を実装する実装用回路基板上には実装高さ保持
手段１０が設けてあり、該実装高さ保持手段１０は長さ
は半田ボール８の高さより短く金属で構成され、ＢＧＡ
型半導体パッケージ１の下面には、実装高さ保持手段接
続用パッド１２が設けてあり、該実装高さ保持手段接続
用パッド１２はＢＧＡ型半導体パッケージ１のＧＮＤ配
線パターンまたは電源配線パターンに電気的に接続して
いる。
【００２４】ＢＧＡ型半導体パッケージ１は配線パター
ン２を設けた両面プリント配線基板３上に半導体素子４
を搭載し、半導体素子４と前記両面プリント配線基板３
上の配線パターン２はワイヤー５によって電気的に接続
された後に、半導体素子４およびワイヤー５を封止樹脂
６により保護する。また、前記両面プリント配線基板３
の下面には配線パターン２に電気的に接続される半田ボ
ール付設用ランド７が形成されて、前記半田ボール付設
用ランド７上に半田ボール８を取り付ける。また、実装
用回路基板９上には前記半田ボール８の高さより長さが
短く、実装用回路基板９からＢＧＡ型半導体パッケージ
１までの高さを保持する実装高さ保持手段１０が取り付
けられており、両面プリント配線基板３の下面には、実
装高さ保持手段１０が接続される実装高さ保持手段接続
用パッド１２を設けてあり、同パッド１２は両面プリン
ト配線基板に設けたＧＮＤ配線パターン（図示せず）に
電気的に接続される。
ン２を設けた両面プリント配線基板３上に半導体素子４
を搭載し、半導体素子４と前記両面プリント配線基板３
上の配線パターン２はワイヤー５によって電気的に接続
された後に、半導体素子４およびワイヤー５を封止樹脂
６により保護する。また、前記両面プリント配線基板３
の下面には配線パターン２に電気的に接続される半田ボ
ール付設用ランド７が形成されて、前記半田ボール付設
用ランド７上に半田ボール８を取り付ける。また、実装
用回路基板９上には前記半田ボール８の高さより長さが
短く、実装用回路基板９からＢＧＡ型半導体パッケージ
１までの高さを保持する実装高さ保持手段１０が取り付
けられており、両面プリント配線基板３の下面には、実
装高さ保持手段１０が接続される実装高さ保持手段接続
用パッド１２を設けてあり、同パッド１２は両面プリン
ト配線基板に設けたＧＮＤ配線パターン（図示せず）に
電気的に接続される。
【００２５】
【発明の効果】以上に説明したように、本発明によれば
下記記載の効果を奏する。
下記記載の効果を奏する。
【００２６】本発明の第一の効果は、ＢＧＡ型半導体パ
ッケージでは、実装用回路基板から両面プリント配線基
板までの高さを一定に保つ、ということである。
ッケージでは、実装用回路基板から両面プリント配線基
板までの高さを一定に保つ、ということである。
【００２７】その理由は、本発明においては、両面プリ
ント配線基板から実装用回路基板までの高さを保持する
手段を設けて、その高さを、半田ボールが最適な形状に
潰れるように、半田ボールの高さよりも長さを短くした
からである。
ント配線基板から実装用回路基板までの高さを保持する
手段を設けて、その高さを、半田ボールが最適な形状に
潰れるように、半田ボールの高さよりも長さを短くした
からである。
【００２８】本発明の第二の効果は、両面プリント基板
下面の領域を有効に活用したピンカウント・ピンアサイ
ン設計を施したＢＧＡ型半導体パッケージを提供するこ
とができる、ということである。
下面の領域を有効に活用したピンカウント・ピンアサイ
ン設計を施したＢＧＡ型半導体パッケージを提供するこ
とができる、ということである。
【００２９】その理由は、本発明においては、実装高さ
保持手段にＧＮＤ配線パターンまたは電源配線パターン
の機能を付加したからである。
保持手段にＧＮＤ配線パターンまたは電源配線パターン
の機能を付加したからである。
【図１】本発明の第１の実施例のＢＧＡ型半導体パッケ
ージの断面図である。
ージの断面図である。
【図２】本発明の第１の実施例における実装高さ保持手
段周辺を示す部分断面図である。
段周辺を示す部分断面図である。
【図３】本発明の第２の実施例のＢＧＡ型半導体パッケ
ージの断面図である。
ージの断面図である。
【図４】本発明の第２の実施例における実装高さ保持手
段周辺の断面図である。
段周辺の断面図である。
【図５】従来のＢＧＡ型半導体パッケージの断面図であ
る。
る。
【図６】従来の間隔保持手段付きＢＧＡ型半導体パッケ
ージの断面図である。
ージの断面図である。
１ ＢＧＡ型半導体パッケージ ２ 配線パターン ３ 両面プリント基板 ４ 半導体素子 ５ ワイヤー ６ 封止樹脂 ７ 半田ボール付設用ランド ８ 半田ボール ９ 実装用回路基板 １０ 実装高さ保持手段 １１ 実装高さ保持手段付設ランド １２ 実装高さ保持手段接続用パッド
Claims (3)
- 【請求項１】配線パターンが形成された両面プリント配
線基板の上面に半導体素子が搭載され、 前記配線パターンのリード先端と前記半導体素子のパッ
ドとをワイヤーにて電気的に接続し、 前記ワイヤーおよび前記半導体素子を樹脂封止し、 前記両面プリント配線基板の下面側に、前記配線パター
ンの外部接続部に電気的に接続した半田ボールを有する
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体パ
ッケージにおいて、 前記両面プリント配線基板の前記下面側の任意の位置
に、前記ＢＧＡ型半導体パッケージを実装する実装用回
路基板との高さを調節するための手段として、前記半田
ボールの高さより長さの短い実装高さ固定手段を少なく
とも一つ設けるとともに、 前記実装高さ固定手段が前記両面プリント配線基板に形
成された前記配線パターンに電気的に接続されている、
ことを特徴とするＢＧＡ型半導体パッケージ。 - 【請求項２】配線パターンが形成された両面プリント配
線基板の上面に半導体素子が搭載され、 前記配線パターンのリード先端と前記半導体素子のパッ
ドとをワイヤーにて電気的に接続し、 前記ワイヤーおよび前記半導体素子を樹脂封止し、 前記両面プリント配線基板の下面側に、前記配線パター
ンの外部接続部に電気的に接続した半田ボールを有する
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体パ
ッケージにおいて、 前記ＢＧＡ型半導体パッケージを搭載する実装用回路基
板側の任意の位置に、前記ＢＧＡ型半導体パッケージと
前記実装用回路基板との高さを調節するための手段とし
て、前記半田ボールの高さより長さの短い実装高さ固定
手段を少なくとも一つ設けるとともに、 前記ＢＧＡ型半導体パッケージの前記両面プリント配線
基板の半田ボール取り付け面において、前記実装高さ固
定手段に対応する位置に、前記両面プリント配線基板の
形成された配線パターンに電気的に接続しているパッド
を有する、ことを特徴とするＢＧＡ型半導体パッケー
ジ。 - 【請求項３】配線パターンが形成された両面プリント配
線基板の上面に半導体素子が搭載され、前記配線パター
ンのリード先端と前記半導体素子のパッドとをワイヤー
にて電気的に接続し、前記ワイヤーおよび前記半導体素
子を樹脂封止し、前記両面プリント配線基板の下面側
に、配線パターンの外部接続部に電気的に接続した半田
ボールを有するＢＧＡ型半導体パッケージ、及び該ＢＧ
Ａ型半導体パッケージを搭載する実装用回路基板を含ん
でなる実装構造において、 前記ＢＧＡ型半導体パッケージの前記両面プリント配線
基板の、前記実装用回路基板面からの高さを一定に保つ
ために、前記両面プリント配線基板と前記実装用回路基
板との間に設けられる実装高さ保持手段であって、その
長さを、前記半田ボールの高さよりも短くした実装高さ
保持手段を備え、前記ＢＧＡ型半導体パッケージと、前
記実装用回路基板上の実装用パッドと、前記半田ボール
の接続状態を最適に保つことを可能とすると共に、 前記実装高さ保持手段が前記ＢＧＡ型半導体パッケージ
の前記両面プリント基板下面のＧＮＤ配線パターンまた
は電源配線パターンに接続されてなる、ことを特徴とす
るＢＧＡ型半導体パッケージの実装用回路基板への実装
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18773097A JPH1126507A (ja) | 1997-06-27 | 1997-06-27 | Ｂｇａ型半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18773097A JPH1126507A (ja) | 1997-06-27 | 1997-06-27 | Ｂｇａ型半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126507A true JPH1126507A (ja) | 1999-01-29 |
Family
ID=16211187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18773097A Pending JPH1126507A (ja) | 1997-06-27 | 1997-06-27 | Ｂｇａ型半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126507A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864472B1 (ko) | 2006-10-27 | 2008-10-22 | 후지쯔 가부시끼가이샤 | 광학 모듈의 제조 방법 및 제조 장치 |
-
1997
- 1997-06-27 JP JP18773097A patent/JPH1126507A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864472B1 (ko) | 2006-10-27 | 2008-10-22 | 후지쯔 가부시끼가이샤 | 광학 모듈의 제조 방법 및 제조 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6468834B1 (en) | Method of fabricating a BGA package using PCB and tape in a die-up configuration | |
| US7279797B2 (en) | Module assembly and method for stacked BGA packages | |
| US6521997B1 (en) | Chip carrier for accommodating passive component | |
| US6734557B2 (en) | Semiconductor device | |
| US6054759A (en) | Semiconductor chip and package with heat dissipation | |
| KR960015868A (ko) | 적층형 패키지 및 그 제조방법 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP2000124259A (ja) | Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 | |
| JPH11345900A (ja) | 半導体装置 | |
| JPH1126507A (ja) | Ｂｇａ型半導体パッケージ | |
| JPH10189863A (ja) | 実装用基板 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP2699932B2 (ja) | 半導体装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JP3600138B2 (ja) | 半導体装置 | |
| JPH1092965A (ja) | 面実装型半導体パッケージ | |
| JPS61237454A (ja) | 電子部品 | |
| JPH08162767A (ja) | ボールグリッドアレイパッケージの実装構造 | |
| KR200331878Y1 (ko) | 반도체패키지의 실장구조 | |
| KR100233862B1 (ko) | 반도체 패키지 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPH08115935A (ja) | 半導体装置及びその製造方法 | |
| JPH0342864A (ja) | 高集積度半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990601 |