JPH08115935A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08115935A
JPH08115935A JP6253258A JP25325894A JPH08115935A JP H08115935 A JPH08115935 A JP H08115935A JP 6253258 A JP6253258 A JP 6253258A JP 25325894 A JP25325894 A JP 25325894A JP H08115935 A JPH08115935 A JP H08115935A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
pad
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6253258A
Other languages
English (en)
Inventor
Yoshinori Kanno
義則 閑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6253258A priority Critical patent/JPH08115935A/ja
Publication of JPH08115935A publication Critical patent/JPH08115935A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 基板等の汎用化を図って部材在庫管理等を容
易にし、製造コストを下げて安価に提供することができ
る半導体装置及びその製造方法を提供する。 【構成】 先端にバンプ接続用のパッド１５を有するワ
イヤーボンド用のパッド１４をプリント基板１３上に、
その基板中心方向に延ばして設け、同じプリント基板１
３を用いて、プリント基板１３上のワイヤーボンド用の
パッド１５とＩＣチップ上のパッド間を金属細線で接続
してプリント基板上にＩＣチップを搭載してなる半導体
装置と、プリント基板上のバンプ接続用のパッド１５と
ＩＣチップとの間をＩＣチップの下面に設けられている
バンプを接続してＩＣチップをプリント基板上に搭載し
てなる半導体装置とを得ることができるようにした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関するものである。
【０００２】
【従来の技術】従来より、表面実装型で、かつパッケー
ジタイプの半導体装置として、一般にＢＧＡ（「Ball G
rid Array 」の略）、ＰＢＧＡ（「Plastic Ball Grid
Array」の略）等と呼ばれている半導体装置、すなわち
パッケージの下面に半田ボールをグリッド状に配置して
なるパッケージタイプの半導体装置が知られている。
【０００３】図１２及び図１３は、従来におけるＰＢＧ
Ａ形パッケージを適用した半導体装置の一例を示すもの
で、図１２はその下面図、図１３はその断面図である。
図１２及び図１３において、この半導体装置は、両面プ
リント基板１上の必要な部分に回路が形成されている。
また、プリント基板１の下面には、半田ボール２が形成
される位置にランド３が配置されているとともに、上面
にはＩＣチップ４を搭載するためのパッド５及びワイヤ
ーボンド用のパッド６が配置されている。なお、プリン
ト基板１には、パッド６と、このパッド６と対応してい
る下面のランド３との間の電気接合が得られるようにす
るために、図示せぬ回路及びスルーホール８が形成され
ている。
【０００４】そして、半導体装置を組み立てる場合は、
プリント基板１上において、まずＩＣチップ４を有機系
接着材を用いてパッド５上に固着する。続いて、金属細
線（ボンディングワイヤ）７を用いてＩＣチップ４上の
図示せぬパッド部とプリント基板１上のパッド６とを電
気的に接合する。次に、プリント基板１を金型で挟持
し、トランスファー成形法により樹脂部９を形成して、
この樹脂部９でプリント基板１上を封止する。その後、
ランド３に半田ボール２を形成すると、図１３の断面図
に示す半導体装置が作られる。なお、この半導体装置で
は、パッケージ外形が約２７ミリ角、半田ボール２は約
１．５ミリピッチであり、また半田ボール２はプリント
基板１の裏面全体に形成されている。
【０００５】また、半田ボール２をランド３上に形成す
る方法としては、（１）まず、各種の方法により作成さ
れた半田ボール２を用意し、この半田ボール２を所定の
位置に供給した後、リフローして形成する方法、（２）
スクリーン印刷法にて所定の位置に半田ペーストを供給
した後、リフローして形成する方法等が採られている。
【０００６】
【発明が解決しようとする課題】ところで、半導体装置
のタイプの中には、ミラータイプの半導体装置すなわ
ち、同一半導体装置でピン（ホール）の配置だけがミラ
ーの関係にあるが、ＢＧＡおよびＰＢＧＡでは、ＩＣチ
ップの下面に半田バンプを形成しておき、この半田バン
プをプリント基板上のパッドにリフロー半田付けして電
気的に接合する方法で実現されているものもある。この
ようなミラータイプ構造の半導体装置では、電気接続用
の金属細線（ボンディングワイヤ）を使用しないので、
プリント基板上のパッドが、このパッド上にＩＣチップ
４の半田バンプを重ねることができる位置に形成されて
いないと適用できない。このため、電気接続用の金属細
線を使用する通常タイプの半導体装置を形成するための
プリント基板とミラータイプの半導体装置を形成するた
めのプリント基板とを別々に用意しておかなければなら
なかった。このため、製造コストが高くなり、また部材
在庫管理等も面倒であると言う問題点があった。
【０００７】本発明は、上記問題点に鑑みてなされたも
のであり、その目的はプリント基板等の汎用化を図って
部材在庫管理等を容易にし、製造コストを下げて安価に
提供することができる構造にした半導体装置及びその製
造方法を提供することにある。
【０００８】
【課題を解決するための手段】この目的は、本発明にあ
っては、プリント基板上に搭載されたＩＣチップを樹脂
材で封止してなる半導体装置において、先端にバンプ接
続用のパッドを有するワイヤーボンド用のパッドを前記
プリント基板上に、その基板中心方向に延ばして設けた
構成とすることによって達成される。
【０００９】また、この目的は、本発明にあっては、対
向する面を互いに電気的に導通させて積層されていると
ともに、一方には上下方向に貫通している窓が設けられ
ている上下一対の半田ボール形成用のランドと、前記窓
を通して他方のランド上に配設されるＩＣチップと、先
端にバンプ接続用のパッドを有して前記窓と対応された
前記他方のランド上に、そのランド中心方向に延ばして
形成されたワイヤーボンド用のパッドと、前記上下ラン
ドのうちの少なくとも一方の面に設けられた半田ボール
とを備えた構成とすることによっても達成することがで
きる。
【００１０】また、この目的は、本発明にあっては、プ
リント基板上に搭載されたＩＣチップを樹脂材で封止し
てなる半導体装置の製造方法において、先端にバンプ接
続用のパッドを有するワイヤーボンド用のパッドを前記
プリント基板上に、その基板中心方向に延ばして設けて
おき、前記同一プリント基板を使用して前記プリント基
板上の前記ワイヤーボンド用のパッドと前記ＩＣチップ
上のパッド間を金属細線で接続したＩＣチップの搭載方
式を用いた半導体装置と、前記ＩＣチップの下面に設け
られているバンプを前記バンプ接続用のパッドに接続し
たＩＣチップの搭載方式を用いた半導体装置を択一的に
形成できるようにしても達成することができる。
【００１１】また、この目的は、本発明にあっては、先
端にバンプ接続用のパッドを有するワイヤーボンド用の
パッドをランド上に、そのランド中心方向に延ばして設
けておき、前記ランド上の前記ワイヤーボンド用のパッ
ドと前記ＩＣチップ上のパッド間を金属細線で接続した
ＩＣチップの搭載方式を用いた半導体装置と、前記ＩＣ
チップの下面に設けられているバンプを前記バンプ接続
用のパッドに接続したＩＣチップの搭載方式を用いた半
導体装置を択一的にできるようにしても達成することが
できる。
【００１２】
【作用】これによれば、先端にバンプ接続用のパッドを
有するワイヤーボンド用のパッドをプリント基板上に、
その基板中心方向に延ばして設けた構成とした場合で
は、同じプリント基板を用いて、プリント基板上のワイ
ヤーボンド用のパッドとＩＣチップ上のパッド間を金属
細線で接続してプリント基板上にＩＣチップを搭載して
なる半導体装置と、プリント基板上のバンプ接続用のパ
ッドとＩＣチップとの間をＩＣチップの下面に設けられ
ているバンプを接続してプリント基板上にＩＣチップを
搭載してなる半導体装置とを得ることができる。
【００１３】また、先端にバンプ接続用のパッドを有す
るワイヤーボンド用のパッドを半田ボール形成用のラン
ド上に、そのランド中心方向に延ばして設けた構成とし
た場合では、同じランドを用いて、ランド上のワイヤー
ボンド用のパッドとＩＣチップ上のパッド間を金属細線
で接続してＩＣチップをランド上に搭載してなる半導体
装置と、ランド上のバンプ接続用のパッドとＩＣチップ
との間をＩＣチップの下面に設けられているバンプを接
続してＩＣチップをランド上に搭載してなる半導体装置
とを得ることができる。
【００１４】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。図１乃至図７は本発明の第１の実施例
を示すもので、図４及び図５は第１の実施例に従って形
成された通常タイプの半導体装置を示し、図６及び図７
は第１の実施例装置に従って形成されたミラータイプの
半導体装置を示しており、また図１乃至図３は第１の実
施例を実施するために用意されるプリント基板及びＩＣ
チップの一例を示したものである。
【００１５】まず、第１の実施例で使用されるＩＣチッ
プの構造について説明すると、図２は金属細線を使用し
てプリント基板上のパッドと接続される通常タイプのＩ
Ｃチップ１１Ａの側面図で、図３はチップの底面に形成
されているバンプ１２をプリント基板上のパッドに半田
接続されるミラータイプのＩＣチップ１１Ｂの側面図で
ある。すなわち、この実施例では、通常タイプのＩＣチ
ップ１１ＡとミラータイプのＩＣチップ１１Ｂとが用意
されているものとする。
【００１６】次に、図１に示すプリント基板の構成につ
いて説明すると、図１はプリント基板１３の断面を示し
ている。このプリント基板１３は、両面の必要な部分に
各々回路が形成されている両面プリント基板として作ら
れている。また、プリント基板１３の一面側にはＩＣチ
ップ１１Ａを搭載するためのワイヤーボンド用のパッド
１４がプリント基板１１の中心方向に延ばされて形成さ
れているとともに、ＩＣチップ１１Ｂのバンプ１２と対
応する位置にＩＣチップ１１Ｂを搭載するための半田バ
ンプ接続用のパッド１５が形成されている。さらに、プ
リント基板１３の下面には、半田ボール１８（図４乃至
図７参照）が形成される位置に図示せぬランドが配置さ
れている。加えて、プリント基板１３には、その下面の
ランドと上面側のパッド１４及び１５との間の電気的な
接合が得られるようにするため、スルーホール１９が形
成されている。
【００１７】次に、プリント基板１３にＩＣチップ１１
Ａを搭載した半導体装置の製造方法と、ＩＣチップ１１
Ｂを搭載した半導体装置の製造方法について説明する。 （１）プリント基板１３にＩＣチップ１１Ａを搭載した
半導体装置２０Ａ（図４及び図５参照）を製造する場
合：この場合は、図８に示すように、プリント基板１３
とＩＣチップ１１Ａとが用意される。そして、ＩＣチッ
プ１１Ａをプリント基板１３上の所定の位置に配置す
る。このとき、ＩＣチップ１１Ａの下面とプリント基板
１３との間に絶縁ペーストあるいは絶縁フィルム等の有
機系絶縁材料でなる接着材を塗布し、この接着材で固定
する。続いて、金属細線（ボンディングワイヤ）１６を
用いてＩＣチップ１１Ａ上の図示せぬパッド部とプリン
ト基板１３上のパッド１４とを電気的に接合する。次
に、プリント基板１３を金型で挟持し、トランスファー
成形法により樹脂部１７を形成して、この樹脂部１７で
プリント基板１３上を封止する。その後、プリント基板
１３の裏面側に配置されているランドに半田ボール１８
を形成すると、図４及び図５に示す通常タイプの半導体
装置（ＰＢＧＡ）２０Ａが作られる。なお、この半導体
装置では、パッケージ外形が約２７ミリ角、半田ボール
１８は約１．５ミリピッチで、半田ボール１８はプリン
ト基板１の裏面全体に形成されている。また、半田ボー
ル１８を形成する方法としては、従来と同様に、ａ）ま
ず、各種の方法により作成された半田ボール１８を用意
し、この半田ボール１８を所定の位置に供給した後、リ
フローして形成する方法や、ｂ）スクリーン印刷法にて
所定の位置に半田ペーストを供給した後、リフローして
形成する方法等が採られる。
【００１８】（２）プリント基板１３にＩＣチップ１１
Ｂを搭載した半導体装置２０Ｂ（図６及び図７参照）を
製造する場合：この場合は、図９に示すように、プリン
ト基板１３とＩＣチップ１１Ｂとが用意される。そし
て、ＩＣチップ１１Ｂをプリント基板１３上の所定の位
置に配置する。すると、ＩＣチップ１１Ｂのバンプ１２
がパッド１５と対応する。次いで、バンプ１２をリフロ
ーすると、バンプ１２がパッド１５にリフロー半田され
てＩＣチップ１１Ｂとプリント基板１３との間が電気的
に接合された状態で固定される。続いて、プリント基板
１３を金型で挟持し、トランスファー成形法により樹脂
部１７を形成して、この樹脂部１７でプリント基板１３
上を封止する。その後、半導体装置２０Ａの場合と同様
にして、プリント基板１３の裏面側に配置されているラ
ンドに半田ボール１８を形成すると、図６及び図７に示
すミラータイプの半導体装置（ＰＢＧＡ）２０Ｂが作ら
れる。
【００１９】したがって、この第１の実施例の場合で
は、同じプリント基板１３を使用して、通常の半導体装
置２０Ａとミラータイプの半導体装置２０Ｂとを作るこ
とができ、プリント基板１３の汎用化が図れる。これに
より部材在庫管理等が容易になるとともに、製造コスト
を下げて安価に提供することが可能になる。
【００２０】図１０乃至図１１は本発明の第２の実施例
を示すもので、図１０はその半導体装置の製造方法を説
明するための図、図１１はその半導体装置の断面図であ
る。なお、図１０乃至図１１において図１乃至図９と同
一符号を付したものは図１乃至図９と同一のものを示し
ている。
【００２１】そして、この第２の実施例では、図２に示
した通常タイプのＩＣチップ１１Ａが用意され（図１０
参照）、バンプを形成する面により通常タイプの半導体
装置（ＰＢＧＡ）とミラータイプの半導体装置（ＰＢＧ
Ａ）の異なるタイプの半導体装置が得られる。
【００２２】そして、まず図１０に示すプリント基板の
構成について説明すると、ここでのプリント基板２３
は、対向する面を互いに電気的に導通させて積層されて
いる上基板２３Ａと下基板２３Ｂとで構成されており、
上基板２３Ａの略中心にはプリント基板２３の表面一部
を露出させた状態にして、上下に貫通している窓２４が
形成されている。一方、下基板２３Ｂには、窓２４と対
応した位置に凹所２５が形成されているとともに、この
凹所２５の外側における周囲にワイヤーボンド用のパッ
ド２６が形成されている。さらに、上基板２３Ａと下基
板２３Ｂには、この上下の基板の対向したボール形成ラ
ンド部が電気的に接続されるようにスルーホール２７が
形成されている。
【００２３】次に、ＩＣチップ１１Ａを搭載した通常タ
イプの半導体装置３０Ａの製造方法と、ミラータイプの
半導体装置３０Ｂの製造方法について説明する。 （１）ＩＣチップ１１Ａを搭載した通常タイプの半導体
装置３０Ａ（図１１参照）を製造する場合について説明
する。この場合は、図１０に示すように、プリント基板
２３とＩＣチップ１１Ａとが用意される。そして、ＩＣ
チップ１１Ａを窓２４を通して下基板２３Ｂの凹所２５
内の所定の位置に配置する。このとき、ＩＣチップ１１
Ａの下面と下基板２３Ｂとの間にペーストあるいはフィ
ルム等の有機系絶縁材料でなる接着材を塗布し、この接
着材で固定する。続いて、金属細線（ボンディングワイ
ヤ）１６を用いてＩＣチップ１１Ａ上の図示せぬパッド
部と下基板２３Ｂ上のパッド２６とを電気的に接合す
る。次に、プリント基板２３の窓２４内に樹脂２８を注
入し、この樹脂２８で窓２４内にＩＣチップ１１Ａ上を
封止する。その後、プリント基板２３の下の面に半田ボ
ール１８を形成すると、図１１に示す通常タイプの半導
体装置（ＰＢＧＡ）３０Ａが作られる。また、半田ボー
ル１８を形成する方法としては、第１の実施例の場合と
同様に、ａ）まず、各種の方法により作成された半田ボ
ール１８を用意し、この半田ボール１８を所定の位置に
供給した後、リフローして形成する方法や、ｂ）スクリ
ーン印刷法にて所定の位置に半田ペーストを供給した
後、リフローして形成する方法等が採られる。
【００２４】（２）プリント基板２３にＩＣチップ１１
Ａを搭載してミラータイプの半導体装置３０Ｂを製造す
る場合（図１１参照）について説明する。前述した如
く、ＩＣチップ１１Ａが接続された状態において、前記
同様プリント基板２３の上基板面に半田ボール１８を形
成する。これによってミラータイプの半導体装置（ＰＢ
ＧＡ）３０Ｂが得られる。
【００２５】したがって、この第２の実施例の場合で
は、同じＩＣチップ１１Ａ及びプリント基板２３を使用
して、通常の半導体装置３０Ａとミラータイプの半導体
装置３０Ｂとを形成することができ、プリント基板２３
の汎用化が図れる。これにより部材在庫管理等が容易に
なるとともに、製造コストを下げて安価に提供すること
が可能になる。
【００２６】
【発明の効果】以上説明したとおり、先端にバンプ接続
用のパッドを有するワイヤーボンド用のパッドをプリン
ト基板上に、その基板中心方向に延ばして設けた構成と
した場合では、同じプリント基板を用いて、プリント基
板上のワイヤーボンド用のパッドとＩＣチップ上のパッ
ド間を金属細線で接続してプリント基板上にＩＣチップ
を搭載してなる半導体装置と、プリント基板上のバンプ
接続用のパッドとＩＣチップとの間をＩＣチップの下面
に設けられているバンプを接続してプリント基板上にＩ
Ｃチップを搭載してなる半導体装置とを得ることができ
るので、プリント基板の汎用化が図れる。これにより部
材在庫管理等が容易になるとともに、製造コストを下げ
て安価に提供することが可能になる。
【００２７】また、先端にバンプ接続用のパッドを有す
るワイヤーボンド用のパッドを半田ボール形成用のラン
ド上に、そのランド中心方向に延ばして設けた構成とし
た場合では、同じランドを用いて、ランド上のワイヤー
ボンド用のパッドとＩＣチップ上のパッド間を金属細線
で接続してＩＣチップをランド上に搭載してなる半導体
装置と、ランド上のバンプ接続用のパッドとＩＣチップ
との間をＩＣチップの下面に設けられているバンプを接
続してＩＣチップをランド上に搭載してなる半導体装置
とを得ることができるので、ランドの汎用化が図れる。
これにより部材在庫管理等が容易になるとともに、製造
コストを下げて安価に提供することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例装置に用いるプリント基板の一
例を示す概略縦断側面図である。
【図２】本発明の実施例装置に用いるＩＣチップの一例
を示す概略側面図である。
【図３】本発明の実施例装置に用いるＩＣチップの他の
例を示す概略側面図である。
【図４】本発明の第１の実施例装置の概略縦断側面図で
ある。
【図５】本発明の第１の実施例装置の下面図である。
【図６】本発明の第１の実施例装置の概略縦断側面図で
ある。
【図７】本発明の第１の実施例装置の下面図である。
【図８】図４に示した実施例装置の製造方法説明図であ
る。
【図９】図６に示した実施例装置の製造方法説明図であ
る。
【図１０】本発明の第２の実施例装置の製造方法説明図
である。
【図１１】本発明の第２の実施例装置の概略縦断側面図
である。
【図１２】従来装置の下面図である。
【図１３】従来装置の概略縦断側面図である。
【符号の説明】
１１Ａ ＩＣチップ １１Ｂ ＩＣチップ １２ バンプ １３ プリント基板 １４ ワイヤボンド用のパッド １５ バンプ接続用のパッド １６ 金属細線（ボンディングワイヤ） １７ 樹脂部 １８ 半田ボール ２０Ａ 通常の半導体装置 ２０Ｂ ミラータイプの半導体装置 ２３ プリント基板 ２３Ａ 上基板 ２３Ｂ 下基板 ２４ 窓 ２６ ワイヤボンド用のパッド ２７ スルーホール ２８ 樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 プリント基板上に搭載されたＩＣチップ
    を樹脂材で封止してなる半導体装置において、 先端にバンプ接続用のパッドを有するワイヤーボンド用
    のパッドを前記プリント基板上に、その基板中心方向に
    延ばして設けたことを特徴とする半導体装置。
  2. 【請求項２】 前記プリント基板の下面に半田ボールを
    設けた請求項１に記載の半導体装置。
  3. 【請求項３】 プリント基板上に搭載されたＩＣチップ
    を樹脂材で封止してなる半導体装置の製造方法におい
    て、 先端にバンプ接続用のパッドを有するワイヤーボンド用
    のパッドを前記プリント基板上に、その基板中心方向に
    延ばして設けておき、 前記同一プリント基板を使用して前記プリント基板上の
    前記ワイヤーボンド用のパッドと前記ＩＣチップ上のパ
    ッド間を金属細線で接続したＩＣチップの搭載方式を用
    いた半導体装置と、前記ＩＣチップの下面に設けられて
    いるバンプを前記バンプ接続用のパッドに接続したＩＣ
    チップの搭載方式を用いた半導体装置を択一的に形成で
    きるようにしたことを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】 対向する面を互いに電気的に導通させて
    積層されているとともに、一方には上下方向に貫通して
    いる窓が設けられている上下一対の半田ボール形成用の
    ランドと、 前記窓を通して他方のランド上に配設されるＩＣチップ
    と、 先端にバンプ接続用のパッドを有して前記窓と対応され
    た前記他方のランド上に、そのランド中心方向に延ばし
    て形成されたワイヤーボンド用のパッドと、 前記上下ランドのうちの少なくとも一方の面に設けられ
    た半田ボールとを備えたことを特徴とする半導体装置。
  5. 【請求項５】 先端にバンプ接続用のパッドを有するワ
    イヤーボンド用のパッドをランド上に、そのランド中心
    方向に延ばして設けておき、 前記ランド上の前記ワイヤーボンド用のパッドと前記Ｉ
    Ｃチップ上のパッド間を金属細線で接続したＩＣチップ
    の搭載方式を用いた半導体装置と、 前記ＩＣチップの下面に設けられているバンプを前記バ
    ンプ接続用のパッドに接続したＩＣチップの搭載方式を
    用いた半導体装置を択一的に形成できるようにしたこと
    を特徴とする半導体装置の製造方法。
JP6253258A 1994-10-19 1994-10-19 半導体装置及びその製造方法 Pending JPH08115935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6253258A JPH08115935A (ja) 1994-10-19 1994-10-19 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6253258A JPH08115935A (ja) 1994-10-19 1994-10-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08115935A true JPH08115935A (ja) 1996-05-07

Family

ID=17248779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6253258A Pending JPH08115935A (ja) 1994-10-19 1994-10-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08115935A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909055A (en) * 1996-08-27 1999-06-01 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909055A (en) * 1996-08-27 1999-06-01 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
US5969417A (en) * 1996-08-27 1999-10-19 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners

Similar Documents

Publication Publication Date Title
JP2595909B2 (ja) 半導体装置
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6734557B2 (en) Semiconductor device
JP2541487B2 (ja) 半導体装置パッケ―ジ
JP3679199B2 (ja) 半導体パッケージ装置
US20020146863A1 (en) Method of mounting an exposed-pad type of semiconductor device over a printed circuit board
JPH0883865A (ja) 樹脂封止型半導体装置
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH1074887A (ja) 電子部品及びその製造方法
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
JP4038021B2 (ja) 半導体装置の製造方法
JPH10189863A (ja) 実装用基板
JPH08115935A (ja) 半導体装置及びその製造方法
JPH10313170A (ja) 配線基板
JP3563170B2 (ja) 半導体装置の製造方法
JPH0547836A (ja) 半導体装置の実装構造
JP3623641B2 (ja) 半導体装置
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
JPH0645763A (ja) 印刷配線板
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JPH11204565A (ja) 半導体装置
JP2956480B2 (ja) Ｂｇａ型半導体装置
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2933830B2 (ja) チップ部品の実装構造
JPH11345831A (ja) 半導体装置、実装基板および実装方法