JPH11251179A - 積層チップコンデンサ及びその製造方法 - Google Patents
積層チップコンデンサ及びその製造方法Info
- Publication number
- JPH11251179A JPH11251179A JP10066067A JP6606798A JPH11251179A JP H11251179 A JPH11251179 A JP H11251179A JP 10066067 A JP10066067 A JP 10066067A JP 6606798 A JP6606798 A JP 6606798A JP H11251179 A JPH11251179 A JP H11251179A
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- terminal electrode
- terminal
- electrodes
- multilayer chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 高密度実装に対応可能な新しい積層チップコ
ンデンサの構造とし、かつ製造工程をより簡略化する。 【解決手段】 内部電極２を設けた未焼成セラミック誘
電体シートを積層して積層体を作製し、該積層体の前記
内部電極に接触する位置に当該積層体を上下方向に貫通
する端子電極孔を形成し、該端子電極孔の内面及び周辺
に端子電極５を設けた後、前記端子電極孔を２分割する
ように前記積層体を個別部品毎に切断してから焼成し、
切断後の積層体チップ１の端部に当該積層体チップ１の
上下方向に貫通する凹溝４が形成され、前記積層体チッ
プ１の端部の上下面と前記凹溝内面のみに端子電極５が
形成された積層チップコンデンサを得るようにしてい
る。
ンデンサの構造とし、かつ製造工程をより簡略化する。 【解決手段】 内部電極２を設けた未焼成セラミック誘
電体シートを積層して積層体を作製し、該積層体の前記
内部電極に接触する位置に当該積層体を上下方向に貫通
する端子電極孔を形成し、該端子電極孔の内面及び周辺
に端子電極５を設けた後、前記端子電極孔を２分割する
ように前記積層体を個別部品毎に切断してから焼成し、
切断後の積層体チップ１の端部に当該積層体チップ１の
上下方向に貫通する凹溝４が形成され、前記積層体チッ
プ１の端部の上下面と前記凹溝内面のみに端子電極５が
形成された積層チップコンデンサを得るようにしてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、内部電極を設けた
セラミック誘電体を積層し、セラミック誘電体の積層体
の端部に設けた端子電極に前記内部電極を接続した構造
を有する積層チップコンデンサ及びその製造方法に関す
る。
セラミック誘電体を積層し、セラミック誘電体の積層体
の端部に設けた端子電極に前記内部電極を接続した構造
を有する積層チップコンデンサ及びその製造方法に関す
る。
【０００２】
【従来の技術】従来の積層チップコンデンサは、図４の
従来製法に示すように、グリーンシートと呼ばれる数μ
ｍ〜数１０μｍの厚さにシート成型（キャスティング）
された未焼成セラミック誘電体層にスクリーン印刷法で
内部電極のＮｉ、Ｐｄ等を形成、乾燥し、積層工程＃１
で内部電極のパターニングされたグリーンシートを多層
に重ね、プレス工程＃２で加圧して積層体のブロックを
作製し、切断工程＃３で個品に切断する。バラバラにな
った個品の端面に所要の丸め（アール）を付与するた
め、水バレル研磨工程＃４でメディアボールと一緒にバ
レル研磨を行い、洗浄、乾燥後に焼成工程＃５で誘電体
層と内部電極を同時焼成する。焼成縮率の大きい内部電
極は焼成後、誘電体層より内部に入り込むため。端子電
極との接触（コンタクト）が十分に取れない可能性が出
てきてしまう。そこで焼成後の個品を引出バレル研磨工
程＃６でまた研磨剤と一緒にバレル研磨を行う。乾燥
後、ターミネート工程＃７にて端子電極を付与する特有
の治具にセットしてＡｇ−Ｐｄ系の電極を塗布、乾燥後
（左右端部についてそれぞれ行う）、焼き付け工程＃８
で焼き付けする。最後に実装時の電気的接合を確実に取
るために、メッキ工程＃９でＮｉ、Ｓｎ等のメッキをし
て製品化している。
従来製法に示すように、グリーンシートと呼ばれる数μ
ｍ〜数１０μｍの厚さにシート成型（キャスティング）
された未焼成セラミック誘電体層にスクリーン印刷法で
内部電極のＮｉ、Ｐｄ等を形成、乾燥し、積層工程＃１
で内部電極のパターニングされたグリーンシートを多層
に重ね、プレス工程＃２で加圧して積層体のブロックを
作製し、切断工程＃３で個品に切断する。バラバラにな
った個品の端面に所要の丸め（アール）を付与するた
め、水バレル研磨工程＃４でメディアボールと一緒にバ
レル研磨を行い、洗浄、乾燥後に焼成工程＃５で誘電体
層と内部電極を同時焼成する。焼成縮率の大きい内部電
極は焼成後、誘電体層より内部に入り込むため。端子電
極との接触（コンタクト）が十分に取れない可能性が出
てきてしまう。そこで焼成後の個品を引出バレル研磨工
程＃６でまた研磨剤と一緒にバレル研磨を行う。乾燥
後、ターミネート工程＃７にて端子電極を付与する特有
の治具にセットしてＡｇ−Ｐｄ系の電極を塗布、乾燥後
（左右端部についてそれぞれ行う）、焼き付け工程＃８
で焼き付けする。最後に実装時の電気的接合を確実に取
るために、メッキ工程＃９でＮｉ、Ｓｎ等のメッキをし
て製品化している。
【０００３】
【発明が解決しようとする課題】上記従来技術には下記
の問題点がある。
の問題点がある。
【０００４】（１） 端子電極形成精度に限界がある。
よって高密度実装対応、製品設計自由度を妨げている。
よって高密度実装対応、製品設計自由度を妨げている。
【０００５】従来の端子電極形成方法は、Ａｇ−Ｐｄ系
電極ペーストをゴム転写方式で積層体の個品の両端部全
体にわたり塗布しているため、電極塗布厚みとそのバラ
ツキ、製品としての端子電極幅を精度良く形成すること
に限界があった。例えば、２０１２タイプ（長さ２.０m
m、幅１.２mm、厚み１.０mm）では、製品外形寸法ばら
つき：２.０mm±０.２mm、電極塗布厚みバラツキ：４０
μｍ±５０％、端子電極幅：０.４mm±０.２mm程度とな
り、電極塗布厚みのバラツキが長さ及び幅方向の寸法精
度を直ちに低下させる結果となる。
電極ペーストをゴム転写方式で積層体の個品の両端部全
体にわたり塗布しているため、電極塗布厚みとそのバラ
ツキ、製品としての端子電極幅を精度良く形成すること
に限界があった。例えば、２０１２タイプ（長さ２.０m
m、幅１.２mm、厚み１.０mm）では、製品外形寸法ばら
つき：２.０mm±０.２mm、電極塗布厚みバラツキ：４０
μｍ±５０％、端子電極幅：０.４mm±０.２mm程度とな
り、電極塗布厚みのバラツキが長さ及び幅方向の寸法精
度を直ちに低下させる結果となる。
【０００６】また、ハンダ接合後の端子電極部分に発生
するハンダフィレット（盛り上がり）が大きくなること
も高密度実装を困難にする原因としてあった。その結
果、実装基板側のランド寸法及びランド間寸法の最小化
（高密度実装対応）にも限界があった。
するハンダフィレット（盛り上がり）が大きくなること
も高密度実装を困難にする原因としてあった。その結
果、実装基板側のランド寸法及びランド間寸法の最小化
（高密度実装対応）にも限界があった。
【０００７】製品設計に関しても、端子電極幅として両
側で０.０８mm分を考慮したパターン設計が余儀なくさ
れるため、容量取得有効範囲を少なくすることになって
いた。
側で０.０８mm分を考慮したパターン設計が余儀なくさ
れるため、容量取得有効範囲を少なくすることになって
いた。
【０００８】（２） 図４に示すように、ブロック処理
で行う工程よりも個品に分離したバルク処理での工程数
が多く、製造工程の複雑化（生産効率低下）を招いてい
た。
で行う工程よりも個品に分離したバルク処理での工程数
が多く、製造工程の複雑化（生産効率低下）を招いてい
た。
【０００９】従来の製造工程は、内部電極がパターニン
グされたグリーンシートを多層に重ねて積層体のブロッ
クを作製し、個品に切断する。バラバラになった個品の
端面に丸めを付与するため、メディアボールと一緒にバ
レル研磨を行い、乾燥後に誘電体層と内部電極を同時焼
成する。焼成縮率の大きい内部電極は焼成後、誘電体層
より内部に入り込むため、端子電極とのコンタクトが十
分に取れない可能性が出てきてしまう。そこで焼成後の
個品をまた、内部電極を露出させるために研磨剤と一緒
にバレル研磨を行う。乾燥後、端子電極を付与する特有
の治具にセットしてＡｇ−Ｐｄ系の電極を塗布、乾燥後
焼き付けする。最後に実装時の電気的接合を確実に取る
ために、Ｎｉ、Ｓｎ等のメッキをして製品化している。
グされたグリーンシートを多層に重ねて積層体のブロッ
クを作製し、個品に切断する。バラバラになった個品の
端面に丸めを付与するため、メディアボールと一緒にバ
レル研磨を行い、乾燥後に誘電体層と内部電極を同時焼
成する。焼成縮率の大きい内部電極は焼成後、誘電体層
より内部に入り込むため、端子電極とのコンタクトが十
分に取れない可能性が出てきてしまう。そこで焼成後の
個品をまた、内部電極を露出させるために研磨剤と一緒
にバレル研磨を行う。乾燥後、端子電極を付与する特有
の治具にセットしてＡｇ−Ｐｄ系の電極を塗布、乾燥後
焼き付けする。最後に実装時の電気的接合を確実に取る
ために、Ｎｉ、Ｓｎ等のメッキをして製品化している。
【００１０】上記のように、切断後、個品状態でアール
研磨、焼成、端子電極形成を行うため、工程ごとにバラ
バラになったワークの整列を行う必要があり生産効率を
悪くしている。
研磨、焼成、端子電極形成を行うため、工程ごとにバラ
バラになったワークの整列を行う必要があり生産効率を
悪くしている。
【００１１】本発明は、上記従来技術の問題点（端子電
極形成方法、複雑な製造工程）を改善するために、高密
度実装に対応可能な新しい構造で、かつ製造工程をより
簡略化可能な積層チップコンデンサ及びその製造方法を
提供することを目的とする。
極形成方法、複雑な製造工程）を改善するために、高密
度実装に対応可能な新しい構造で、かつ製造工程をより
簡略化可能な積層チップコンデンサ及びその製造方法を
提供することを目的とする。
【００１２】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
の実施の形態において明らかにする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の積層チップコンデンサは、内部電極を設け
たセラミック誘電体を積層し、該セラミック誘電体の積
層体の端部に設けた端子電極に前記内部電極を接続した
構成において、前記積層体の端部に当該積層体の上下方
向に貫通する凹溝が形成され、前記積層体の端部の上下
面と前記凹溝内面のみに前記端子電極が形成されている
ことを特徴としている。
に、本発明の積層チップコンデンサは、内部電極を設け
たセラミック誘電体を積層し、該セラミック誘電体の積
層体の端部に設けた端子電極に前記内部電極を接続した
構成において、前記積層体の端部に当該積層体の上下方
向に貫通する凹溝が形成され、前記積層体の端部の上下
面と前記凹溝内面のみに前記端子電極が形成されている
ことを特徴としている。
【００１４】本発明の積層チップコンデンサの製造方法
は、内部電極を設けた未焼成セラミック誘電体シートを
積層して積層体を作製し、該積層体の前記内部電極に接
触する位置に当該積層体を上下方向に貫通する端子電極
孔を形成し、該端子電極孔の周囲の前記積層体の上下面
及び当該端子電極孔の内面に端子電極を設けた後、前記
端子電極孔を２分割するように前記積層体を個別部品毎
に切断してから焼成することを特徴としている。
は、内部電極を設けた未焼成セラミック誘電体シートを
積層して積層体を作製し、該積層体の前記内部電極に接
触する位置に当該積層体を上下方向に貫通する端子電極
孔を形成し、該端子電極孔の周囲の前記積層体の上下面
及び当該端子電極孔の内面に端子電極を設けた後、前記
端子電極孔を２分割するように前記積層体を個別部品毎
に切断してから焼成することを特徴としている。
【００１５】前記積層体を個別部品毎に切断する前に、
前記端子電極孔の周囲の前記積層体の上下面にも端子電
極を設けるとよい。
前記端子電極孔の周囲の前記積層体の上下面にも端子電
極を設けるとよい。
【００１６】前記積層チップコンデンサの製造方法にお
いて、前記未焼成セラミック誘電体シートと前記内部電
極と前記端子電極を同時焼成してもよい。
いて、前記未焼成セラミック誘電体シートと前記内部電
極と前記端子電極を同時焼成してもよい。
【００１７】
【発明の実施の形態】以下、本発明に係る積層チップコ
ンデンサ及びその製造方法の実施の形態を図面に従って
説明する。
ンデンサ及びその製造方法の実施の形態を図面に従って
説明する。
【００１８】図１は完成状態の積層チップコンデンサの
構成を示し、図２乃至図４は積層チップコンデンサの製
造方法を示すものである。
構成を示し、図２乃至図４は積層チップコンデンサの製
造方法を示すものである。
【００１９】まず、図１において完成状態の積層チップ
コンデンサの構成について説明する。この図において、
１はセラミック誘電体の積層体チップであり、内部電極
２を設けたセラミック誘電体層３を多数積層したもの
で、内部電極２間に誘電体層３が介在した構造となって
いる。
コンデンサの構成について説明する。この図において、
１はセラミック誘電体の積層体チップであり、内部電極
２を設けたセラミック誘電体層３を多数積層したもの
で、内部電極２間に誘電体層３が介在した構造となって
いる。
【００２０】前記積層体チップ１の長手方向端部には、
当該積層体チップ１の上下方向（厚み方向）に貫通する
断面半円乃至半楕円形状の凹溝４が形成され、積層体チ
ップ１の両端部の上下面（凹溝４の周辺部）と凹溝４の
内面のみに連続して端子電極５が形成されている。内部
電極２と端子電極５の下層はセラミック誘電体と同時焼
成可能なＮｉ、Ｐｄ等の導体ペーストを印刷し、焼き付
けたものである。また、端子電極５の上層は実装時の電
気的接合を確実に取るために（ハンダ付け性をよくする
ために）Ｎｉ、Ｓｎ、Ｐｂ−Ｓｎ等のメッキを施してあ
る。
当該積層体チップ１の上下方向（厚み方向）に貫通する
断面半円乃至半楕円形状の凹溝４が形成され、積層体チ
ップ１の両端部の上下面（凹溝４の周辺部）と凹溝４の
内面のみに連続して端子電極５が形成されている。内部
電極２と端子電極５の下層はセラミック誘電体と同時焼
成可能なＮｉ、Ｐｄ等の導体ペーストを印刷し、焼き付
けたものである。また、端子電極５の上層は実装時の電
気的接合を確実に取るために（ハンダ付け性をよくする
ために）Ｎｉ、Ｓｎ、Ｐｂ−Ｓｎ等のメッキを施してあ
る。
【００２１】次に、図２及び図３と、図４の工程図で積
層チップコンデンサの製造方法を説明する。
層チップコンデンサの製造方法を説明する。
【００２２】まず、グリーンシートと呼ばれる数μｍ〜
数１０μｍの厚さにシート成型（キャスティング）され
た未焼成セラミック誘電体層にスクリーン印刷法で内部
電極のＮｉ、Ｐｄ等を形成し、図４の積層工程＃１で内
部電極のパターニングされたグリーンシートを多層に重
ね、プレス工程＃２で加圧して図２の如く内部電極２間
にセラミック誘電体層３が介在した積層体のブロック１
０を作製する。
数１０μｍの厚さにシート成型（キャスティング）され
た未焼成セラミック誘電体層にスクリーン印刷法で内部
電極のＮｉ、Ｐｄ等を形成し、図４の積層工程＃１で内
部電極のパターニングされたグリーンシートを多層に重
ね、プレス工程＃２で加圧して図２の如く内部電極２間
にセラミック誘電体層３が介在した積層体のブロック１
０を作製する。
【００２３】次に、図４の孔あけ工程＃１０で積層体の
ブロック１０のままで内部電極２とコンタクトを取るた
めの端子電極孔１１を図２点線位置、図３実線のように
形成する。この端子電極孔１１の形成は、金型による打
ち抜き、レーザ（ＹＡＧ、エキシマ等）による加工、あ
るいは端子電極孔とする部分以外をマスキングし、サン
ドブラスト方式等で研磨剤を吹き付けて行う。本実施の
形態では、ＹＡＧレーザ（パルス発振）による加工を行
っている。
ブロック１０のままで内部電極２とコンタクトを取るた
めの端子電極孔１１を図２点線位置、図３実線のように
形成する。この端子電極孔１１の形成は、金型による打
ち抜き、レーザ（ＹＡＧ、エキシマ等）による加工、あ
るいは端子電極孔とする部分以外をマスキングし、サン
ドブラスト方式等で研磨剤を吹き付けて行う。本実施の
形態では、ＹＡＧレーザ（パルス発振）による加工を行
っている。
【００２４】その後、電極材料工程＃１１で内部電極２
と同時焼成可能な電極材料（内部電極材料に誘電体材料
を数％付加した導体ペースト）をマスクを介して端子電
極５となるように注入し、内部電極２との接触（コンタ
クト）を取る。これと前後して、積層体のブロック１０
の上下面の端子電極孔１１周辺にも図３の如く端子電極
５となる前記電極材料をスクリーン印刷法等で塗布して
おく。
と同時焼成可能な電極材料（内部電極材料に誘電体材料
を数％付加した導体ペースト）をマスクを介して端子電
極５となるように注入し、内部電極２との接触（コンタ
クト）を取る。これと前後して、積層体のブロック１０
の上下面の端子電極孔１１周辺にも図３の如く端子電極
５となる前記電極材料をスクリーン印刷法等で塗布して
おく。
【００２５】その後に切断工程＃３で図３の切断線Ｃに
てバラバラの個品に切断する。バラバラになった個品の
端面に所要の丸め（アール）を付与するため、水バレル
研磨工程＃４でメディアボールと一緒にバレル研磨を行
い、洗浄、乾燥後に焼成工程＃５で誘電体層３と内部電
極２と端子電極５とを同時焼成する。内部電極２と端子
電極５とが接触状態で焼き付けられるため、焼成後にお
いて内部電極２が誘電体層３より内部に入り込むことが
無くなり、内部電極２を露出させるためのバレル研磨を
行う必要が無く、かつ端子電極単独の焼き付け工程も不
要になる。また、端子電極形成を行うために、工程ごと
にバラバラになったワークの整列を行う必要が無く生産
効率が向上する。最後に実装時の電気的接合を確実に取
るために、メッキ工程＃９でＮｉ、Ｓｎ、Ｐｂ−Ｓｎ等
のメッキをして製品化する。
てバラバラの個品に切断する。バラバラになった個品の
端面に所要の丸め（アール）を付与するため、水バレル
研磨工程＃４でメディアボールと一緒にバレル研磨を行
い、洗浄、乾燥後に焼成工程＃５で誘電体層３と内部電
極２と端子電極５とを同時焼成する。内部電極２と端子
電極５とが接触状態で焼き付けられるため、焼成後にお
いて内部電極２が誘電体層３より内部に入り込むことが
無くなり、内部電極２を露出させるためのバレル研磨を
行う必要が無く、かつ端子電極単独の焼き付け工程も不
要になる。また、端子電極形成を行うために、工程ごと
にバラバラになったワークの整列を行う必要が無く生産
効率が向上する。最後に実装時の電気的接合を確実に取
るために、メッキ工程＃９でＮｉ、Ｓｎ、Ｐｂ−Ｓｎ等
のメッキをして製品化する。
【００２６】この実施の形態によれば、次の通りの効果
を得ることができる。
を得ることができる。
【００２７】(1) 端子電極５の幅はスクリーン印刷等
の電極材料の塗布精度で決まる。また、製品外形寸法精
度は、切断工程＃３の切断精度で決まるため、製品の寸
法精度は良化する。例えば、２０１２タイプ（長さ２.
０mm、幅１.２mm、厚み１.０mm）では、製品外形寸法ば
らつき：２.０mm±０.０５mm、塗布厚みバラツキ：製品
構造上問題にならない（両端面においては凹溝内面のみ
に端子電極が設けられる構造であるため）、端子電極
幅：０.４mm±０.０５mmとなり、従来品に比較して大幅
に改善される。
の電極材料の塗布精度で決まる。また、製品外形寸法精
度は、切断工程＃３の切断精度で決まるため、製品の寸
法精度は良化する。例えば、２０１２タイプ（長さ２.
０mm、幅１.２mm、厚み１.０mm）では、製品外形寸法ば
らつき：２.０mm±０.０５mm、塗布厚みバラツキ：製品
構造上問題にならない（両端面においては凹溝内面のみ
に端子電極が設けられる構造であるため）、端子電極
幅：０.４mm±０.０５mmとなり、従来品に比較して大幅
に改善される。
【００２８】(2) また、ハンダ接合後の端子電極部分
に発生するハンダフィレットが製品外形寸法内（チップ
側面の端子電極が無くなるため、最小隣接距離の極小化
可能）にほぼ収まるため、実装基板側のランド寸法及び
ランド間寸法の更なる最小化（高密度実装対応）が狙え
る。製品設計に関しても、端子電極幅として両側で０.
０８mm分を考慮したパターン設計が無くなるため、容量
取得範囲を現状より、数％向上させることが可能であ
る。
に発生するハンダフィレットが製品外形寸法内（チップ
側面の端子電極が無くなるため、最小隣接距離の極小化
可能）にほぼ収まるため、実装基板側のランド寸法及び
ランド間寸法の更なる最小化（高密度実装対応）が狙え
る。製品設計に関しても、端子電極幅として両側で０.
０８mm分を考慮したパターン設計が無くなるため、容量
取得範囲を現状より、数％向上させることが可能であ
る。
【００２９】(3) 製造方法上の利点としては、積層体
のブロック１０のままで、内部電極２とコンタクトを取
るための端子電極孔１１を形成し、この内面及び周辺の
上下面に端子電極５を設けることができ、図４に示すよ
うに個品に切断したバルク処理での工程数を大幅削減で
きることが挙げられる。また、誘電体層３と内部電極２
と端子電極５とを同時焼成するので、内部電極２と端子
電極５とが接触状態で焼き付けられ、焼成後において内
部電極２が誘電体層３より内部に入り込むことが無くな
り、内部電極を露出させるためのバレル研磨を行う必要
が無く、かつ端子電極単独の焼き付け工程も不要とな
る。また、端子電極形成を行うために、工程ごとにバラ
バラになったワークの整列を行う必要が無く生産効率が
向上する。
のブロック１０のままで、内部電極２とコンタクトを取
るための端子電極孔１１を形成し、この内面及び周辺の
上下面に端子電極５を設けることができ、図４に示すよ
うに個品に切断したバルク処理での工程数を大幅削減で
きることが挙げられる。また、誘電体層３と内部電極２
と端子電極５とを同時焼成するので、内部電極２と端子
電極５とが接触状態で焼き付けられ、焼成後において内
部電極２が誘電体層３より内部に入り込むことが無くな
り、内部電極を露出させるためのバレル研磨を行う必要
が無く、かつ端子電極単独の焼き付け工程も不要とな
る。また、端子電極形成を行うために、工程ごとにバラ
バラになったワークの整列を行う必要が無く生産効率が
向上する。
【００３０】なお、端子電極５の上下面となる部分がパ
ターニングされたグリーンシートを予め用意しておき、
内部電極のパターニングされたグリーンシートを多層に
重ねた積層体の上下に重ね、プレス工程＃２で加圧する
ことで、予め端子電極５の上下面となる部分を形成済み
の積層体のブロック１０を作製するようにしても差し支
えない。
ターニングされたグリーンシートを予め用意しておき、
内部電極のパターニングされたグリーンシートを多層に
重ねた積層体の上下に重ね、プレス工程＃２で加圧する
ことで、予め端子電極５の上下面となる部分を形成済み
の積層体のブロック１０を作製するようにしても差し支
えない。
【００３１】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
端子電極の構造を工夫したことで、製品の寸法精度の向
上を図り、高密度実装に対応可能な積層チップコンデン
サを得ることができる。
端子電極の構造を工夫したことで、製品の寸法精度の向
上を図り、高密度実装に対応可能な積層チップコンデン
サを得ることができる。
【００３３】また、個品に分離後の製造工数を削減し
て、製造工程の簡素化を図ることが可能であり、生産効
率を向上させて原価低減にも寄与できる。
て、製造工程の簡素化を図ることが可能であり、生産効
率を向上させて原価低減にも寄与できる。
【図１】本発明に係る積層チップコンデンサ及びその製
造方法の実施の形態であって、完成状態の積層チップコ
ンデンサを示す一部を断面とした斜視図である。
造方法の実施の形態であって、完成状態の積層チップコ
ンデンサを示す一部を断面とした斜視図である。
【図２】製造過程での積層体のブロックを示す断面図で
ある。
ある。
【図３】孔あけ工程＃１０後の積層体のブロックを示す
斜視図である。
斜視図である。
【図４】従来及び本発明の実施の形態の製法を対比して
示す説明図である。
示す説明図である。
１ 積層体チップ ２ 内部電極 ３ セラミック誘電体層 ４ 凹溝 ５ 端子電極 １０ ブロック １１ 端子電極孔
Claims (4)
- 【請求項１】 内部電極を設けたセラミック誘電体を積
層し、該セラミック誘電体の積層体の端部に設けた端子
電極に前記内部電極を接続した積層チップコンデンサに
おいて、 前記積層体の端部に当該積層体の上下方向に貫通する凹
溝が形成され、前記積層体の端部の上下面と前記凹溝内
面のみに前記端子電極が形成されていることを特徴とす
る積層チップコンデンサ。 - 【請求項２】 内部電極を設けた未焼成セラミック誘電
体シートを積層して積層体を作製し、該積層体の前記内
部電極に接触する位置に当該積層体を上下方向に貫通す
る端子電極孔を形成し、該端子電極孔の内面に端子電極
を設けた後、前記端子電極孔を２分割するように前記積
層体を個別部品毎に切断してから焼成することを特徴と
する積層チップコンデンサの製造方法。 - 【請求項３】 前記積層体を個別部品毎に切断する前
に、前記端子電極孔の周囲の前記積層体の上下面にも端
子電極を設ける請求項２記載の積層チップコンデンサの
製造方法。 - 【請求項４】 前記未焼成セラミック誘電体シートと前
記内部電極と前記端子電極を同時焼成する請求項２又は
３記載の積層チップコンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10066067A JPH11251179A (ja) | 1998-03-03 | 1998-03-03 | 積層チップコンデンサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10066067A JPH11251179A (ja) | 1998-03-03 | 1998-03-03 | 積層チップコンデンサ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251179A true JPH11251179A (ja) | 1999-09-17 |
Family
ID=13305145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10066067A Pending JPH11251179A (ja) | 1998-03-03 | 1998-03-03 | 積層チップコンデンサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251179A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518632B1 (en) * | 1999-01-29 | 2003-02-11 | Murata Manufacturing Co., Ltd. | Ceramic electronic part |
| KR20030062021A (ko) * | 2002-01-15 | 2003-07-23 | (주) 래트론 | 원통형 세라믹 캐패시터 제조방법 |
| JP2005044946A (ja) * | 2003-07-25 | 2005-02-17 | Kyocera Corp | フェライトコアとその製造方法及びこれを用いたコモンモードノイズフィルター |
| KR100835051B1 (ko) | 2006-01-16 | 2008-06-03 | 삼성전기주식회사 | 저ｅｓｌ 적층형 커패시터와 배선기판 |
| JP2009105428A (ja) * | 2008-12-26 | 2009-05-14 | Kyocera Corp | フェライトコアとその製造方法及びコモンモードノイズフィルター |
| JP2009124155A (ja) * | 2007-11-16 | 2009-06-04 | Samsung Electro-Mechanics Co Ltd | 多層セラミックコンデンサの製造方法 |
| JP2022082766A (ja) * | 2016-07-14 | 2022-06-02 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその実装基板並びにその製造方法 |
-
1998
- 1998-03-03 JP JP10066067A patent/JPH11251179A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518632B1 (en) * | 1999-01-29 | 2003-02-11 | Murata Manufacturing Co., Ltd. | Ceramic electronic part |
| KR20030062021A (ko) * | 2002-01-15 | 2003-07-23 | (주) 래트론 | 원통형 세라믹 캐패시터 제조방법 |
| JP2005044946A (ja) * | 2003-07-25 | 2005-02-17 | Kyocera Corp | フェライトコアとその製造方法及びこれを用いたコモンモードノイズフィルター |
| KR100835051B1 (ko) | 2006-01-16 | 2008-06-03 | 삼성전기주식회사 | 저ｅｓｌ 적층형 커패시터와 배선기판 |
| JP2009124155A (ja) * | 2007-11-16 | 2009-06-04 | Samsung Electro-Mechanics Co Ltd | 多層セラミックコンデンサの製造方法 |
| US7926154B2 (en) | 2007-11-16 | 2011-04-19 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing multi-layer ceramic condenser |
| JP2009105428A (ja) * | 2008-12-26 | 2009-05-14 | Kyocera Corp | フェライトコアとその製造方法及びコモンモードノイズフィルター |
| JP2022082766A (ja) * | 2016-07-14 | 2022-06-02 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその実装基板並びにその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101486979B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
| JP3502988B2 (ja) | 多端子型の積層セラミック電子部品 | |
| JP2002015939A (ja) | 積層型電子部品およびその製法 | |
| JP2000173835A (ja) | 積層電子部品及びその製造方法 | |
| JPH11251179A (ja) | 積層チップコンデンサ及びその製造方法 | |
| JP2000252131A (ja) | 積層チップ部品 | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JP2807135B2 (ja) | 積層セラミックインダクタの製造方法 | |
| JP2000277381A (ja) | 多連型積層セラミックコンデンサ | |
| JP3951648B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP2000164451A (ja) | 積層セラミックコンデンサ | |
| JP3401338B2 (ja) | 積層セラミックコンデンサアレイ | |
| JP3582480B2 (ja) | スクリーン印刷版、スクリーン印刷方法、および積層コンデンサ | |
| JP2001358034A (ja) | チップ型多連電子部品 | |
| JP4412837B2 (ja) | 積層型電子部品およびその製法 | |
| JP2005032807A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP7459812B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| JP2001126956A (ja) | 貫通型コンデンサ | |
| WO2023127470A1 (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH081876B2 (ja) | 積層コンデンサの製造方法 | |
| JP3684290B2 (ja) | 積層電子部品とその製造方法 | |
| EP1220247B1 (en) | Multiterminal multilayer ceramic capacitor | |
| JPH06124848A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH04267317A (ja) | 積層セラミックコンデンサ | |
| JPH1197283A (ja) | 多連型積層セラミックコンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021001 |