JPH11235033A - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング電源に関し、スイッチング電
源に使用されるトランスに蓄積された励磁エネルギを入
力側に回生することによって変換効率を向上することが
でき、且つ、スイッチングに伴うリンギングを抑圧する
ことによって雑音を減少させることができるスイッチン
グ電源を提供する。 【解決手段】 スイッチング電源を構成するスイッチ
ング電界効果トランジスタに並列にリセット・ダイオー
ドとコンデンサを配置し、該スイッチング電界効果トラ
ンジスタがオフの時に、該リセット・ダイオードを介し
てトランスの励磁エネルギを放出してコンデンサに蓄積
した後、該コンデンサに蓄積された電荷を該リセット・
ダイオードの逆方向のリカバリ電流によって該トランス
の一次巻線を介して入力側に回生するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
に係り、特に、スイッチング電源に使用されるトランス
に蓄積された励磁エネルギを入力側に回生することによ
って変換効率を向上することができ、且つ、スイッチン
グに伴うリンギングを抑圧することによって雑音を減少
させることができるスイッチング電源に関する。

【０００２】電源装置に対する出力の大容量化と小型化
の要求には常に強いものがある。一定の変換効率と実装
容積の下に電源装置の出力が大容量化されると、電源装
置自体の消費電力が大きくなると共に単位容積当たりの
消費電力が大きくなる結果、電源装置内の温度上昇が大
きくなって、電源自体の信頼度が低下する。

【０００３】又、一定の変換効率と実装容積及び出力の
下に電源装置を小型化すると、単位容積当たりの消費電
力が大きくなる結果、やはり、電源装置内の温度上昇が
大きくなって、電源自体の信頼度が低下する。

【０００４】従って、電源装置に対する出力の大容量化
と小型化という要求を満たすためには、変換効率を向上
させることが必須である。更に、特にスイッチング電源
においては比較的高周波でスイッチングを行なっている
ため、リンギングなどによって生ずる雑音が通信装置や
情報処理装置における符号誤りの原因になる上、通信装
置や情報処理装置からの放射雑音の主要な原因になる。
これを避けるために電源装置において雑音抑制対策を講
ずると、電源装置の小型化が困難になる。

【０００５】従って、雑音の少ないスイッチング電源の
実現が要請されている。

【０００６】

【従来の技術】図９は、一般的なスイッチング電源の構
成である。図９において、１は入力側（Ｖ_IN側）へのス
イッチング雑音の回り込みを防ぐフィルタ、２ｄは第五
のリセット回路、３は該第五のリセット回路２ｄの出力
を整流する整流回路、４は該整流回路の出力を平滑して
直流化回路する平滑回路である。

【０００７】又、２１はトランス、２２は入力電圧をス
イッチングするスイッチング電界効果トランジスタ、２
３ａは該トランス２１に蓄えられた励磁エネルギを放出
するリセット・ダイオード、２４は該リセット・ダイオ
ード２３ａを介して放出される励磁エネルギを蓄えるコ
ンデンサ、２８は該コンデンサ２４に蓄えられた励磁エ
ネルギを消費する抵抗である。

【０００８】ここで、該トランス２１と該スイッチング
電界効果トランジスタ２２は回生動作のためだけに設け
られている訳ではないが、本発明の主要なポイントであ
る回生動作にも関係するために、リセット回路の一部と
して扱うことにしている。

【０００９】制御信号によって該スイッチング電界効果
トランジスタ２２がオンすると該トランス２１の一次側
巻線に電流が流れる。それに伴って該トランス２１は励
磁されて励磁エネルギを蓄積すると共に、二次側巻線に
も電流を流す。

【００１０】そして、電界効果トランジスタ２２がオフ
すると、該トランス２１に蓄えられた励磁エネルギを該
リセット・ダイオード２３ａ、該コンデンサ２４及び該
抵抗２８によって消滅（リセットということにする。）
する。

【００１１】尚、該リセット・ダイオード２３ａとして
は、該スイッチング電界効果トランジスタ２２がオンす
る時に該コンデンサ２４と該リセット・ダイオード２３
ａの接合容量を介して電流が流れるのを避けるために、
通常は接合容量が小さい高速ダイオードを適用する。

【００１２】図１１は、スイッチ・リセット回路を適用
したスイッチング電源である。図１１において、１は入
力側へのスイッチング雑音の回り込みを防ぐフィルタ、
２ｅは第六のリセット回路、３は該第六のリセット回路
２ｅの出力を整流する整流回路、４は該整流回路の出力
を平滑して直流化回路する平滑回路である。

【００１３】又、２１はトランス、２２は入力電圧をス
イッチングするスイッチング電界効果トランジスタ、２
５は該トランス２１に蓄えられた励磁エネルギを放出す
るリセット電界効果トランジスタ、２４は該リセット電
界効果トランジスタ２５を介して放出される励磁エネル
ギを蓄えるコンデンサ、２９は該リセット電界効果トラ
ンジスタ２５のオン・オフを制御するタイミング制御回
路である。

【００１４】ここで、該トランス２１と該スイッチング
電界効果トランジスタ２２は回生動作のためだけに設け
られている訳ではないが、本発明の主要なポイントであ
る回生動作にも関係するために、リセット回路の一部と
して扱うことにしている。

【００１５】図１１の構成では、制御信号によって該ス
イッチング電界効果トランジスタ２２がオンすると該ト
ランス２１の一次側巻線に電流が流れる。それに伴って
該トランス２１は励磁されて励磁エネルギを蓄積すると
共に、二次側巻線にも電流を流す。

【００１６】そして、該スイッチング電界効果トランジ
スタ２２がオフするのと同時に該リセット電界効果トラ
ンジスタ２５をオンさせて、該トランス２１に蓄えられ
た励磁エネルギを該コンデンサ２４に移して該トランス
２１をリセットし、励磁エネルギを入力側に回生する。

【００１７】

【発明が解決しようとする課題】図９の構成で、該スイ
ッチング電界効果トランジスタ２２がオンの間に該トラ
ンス２１に蓄えられた励磁エネルギによって該トランス
２１の一次側巻線には逆起電力Ｖ_r が生ずる。該電圧Ｖ
_r を該スイッチング電界効果トランジスタ２２が次にオ
ンするまでにリセットさせる必要がある。

【００１８】そこで用いられるのが該リセット・ダイオ
ード２３ａ、該コンデンサ２４及び該抵抗２８である。
該スイッチング電界効果トランジスタ２２がオフする
と、該電圧Ｖ_r が該リセット・ダイオード２３ａと該コ
ンデンサ２４に印加され、該コンデンサ２４は該電圧Ｖ
_r に等しい電圧まで充電される。これによって該トラン
ス２１に蓄えられた励磁エネルギは該コンデンサ２４に
移され、該トランス２１はリセットされる。

【００１９】該コンデンサ２４に移された励磁エネルギ
は、該抵抗２８に放電することでリセットされ、該リセ
ット回路の状態は元に戻る。しかし、該コンデンサ２４
に移された励磁エネルギは該抵抗２８によって消費され
るためスイッチング電源の変換効率はその分低下し、ス
イッチング電源自体の発熱も大きくなる。

【００２０】又、該リセット・ダイオード２３ａが高速
ダイオードであるために、該コンデンサ２４の充電中に
該コンデンサ２４の電圧と該トランス２１の電圧がバラ
ンスした途端に該リセット・ダイオード２３ａはオフす
る。この時に該トランス２１に励磁エネルギが残ってい
ると瞬時に該トランス２１の電圧が高くなる。そして、
該リセット・ダイオード２３ａを介して再び励磁エネル
ギの放出を行ない、これが繰り返されるために動作波形
にリンギングが生ずる。

【００２１】高速ダイオードを用いた時の動作波形を示
す写真を図１０に示す。図１０において、（イ）は該リ
セット・ダイオード２３ａを流れる電流、（ロ）は該ス
イッチング電界効果トランジスタ２２の端子電圧であ
る。いずれにおいても大きなリンギングが生ずることが
判る。このように高周波で大振幅のリンギングが生ずる
と、スイッチング電源の出力に重畳する雑音や、スイッ
チング電源から直接放出される雑音が大きくなる。

【００２２】図１１の構成には、次の問題点がある。第
一は、制御信号によって該スイッチング電界効果トラン
ジスタ２２をオフするのと同時に該リセット電界効果ト
ランジスタ２５をオンさせないと、そのタイミングがず
れている間に該スイッチング電界効果トランジスタ２２
に高い電圧（Ｖin＋Ｖr ）が印加されて、該スイッチン
グ電界効果トランジスタ２２にストレスを与える。そし
て、上記タイミングを一致させるために該タイミング制
御回路２９が複雑になる。

【００２３】第二は、該リセット電界効果トランジスタ
２５のチャネル抵抗は、該リセット電界効果トランジス
タ２５のソース・ゲート間の電圧に依存するが、該コン
デンサ２４に充電が進むと共に該リセット電界効果トラ
ンジスタ２５のソース電圧が上昇するので、該タイミン
グ制御回路が該リセット電界効果トランジスタ２５に供
給する電圧は該コンデンサ２４の端子電圧に見合って高
くする必要がある。これを実現するために、やはり該タ
イミング制御回路が複雑になる。

【００２４】回路が複雑になるということは、直ちにそ
の実装容積が大きくなることを意味し、更に、消費電力
の増大につながるので、図１１の構成はスイッチング電
源の変換効率向上及び小型化には適していない。

【００２５】本発明は、かかる問題点に鑑み、スイッチ
ング電源に使用されるトランスに蓄積された励磁エネル
ギを入力側に回生することによって変換効率を向上する
ことができ、且つ、スイッチングに伴うリンギングを抑
圧することによって雑音を減少させることができるスイ
ッチング電源を提供し、以て、変換効率の向上と実装容
積の小型化を図ることを目的とする。

【００２６】

【課題を解決するための手段】本発明の原理は、入力電
圧をスイッチングするスイッチング電界効果トランジス
タがオフになった時にトランスの励磁エネルギを放出す
るリセット・ダイオードに接合容量が大きい低速ダイオ
ードを用いることである。

【００２７】リセット・ダイオードが低速ダイオードで
接合容量が大きいため、リセット・ダイオードに逆方向
の電圧が印加されると接合容量を介して逆方向の電流
（リカバリ電流と呼ぶことにする。）を流し続けること
ができる。このため、コンデンサに蓄積した励磁エネル
ギをトランスを介して放出することができるので、励磁
エネルギを入力側に回生することができる。従って、励
磁エネルギを抵抗で熱として消費することがなく、スイ
ッチング電源の変換効率を向上させることができる。

【００２８】又、コンデンサの充電中に生ずるリンギン
グはダイオード内部におけるインダクタンスとキャパシ
タンスの共振によるものである。高速ダイオードでは接
合容量が小さいために過度な励磁電流でリンギングを発
生しやすいが，計測ダイオードでは接合容量が大きいた
めに励磁電流の周波数ではリンギングを抑圧できる。そ
のため、励磁エネルギはスムーズにコンデンサ２４に吸
収され、逆起電圧Ｖ_rを低く抑え、且つリンギング成分
によるストレスも解消される。

【００２９】

【発明の実施の形態】図１は、本発明の第一の実施の形
態である。図１において、１は入力側へのスイッチング
雑音の回り込みを防ぐフィルタ、２は第一のリセット回
路、３は該第一のリセット回路２の出力を整流する整流
回路、４は該整流回路の出力を平滑して直流化回路する
平滑回路である。

【００３０】又、２１はトランス、２２は入力電圧をス
イッチングするスイッチング電界効果トランジスタ、２
３は該トランス２１に蓄えられた励磁エネルギを放出す
るリセット・ダイオード、２４は該リセット・ダイオー
ド２３を介して放出される励磁エネルギを蓄えるコンデ
ンサである。

【００３１】ここで、該トランス２１と該スイッチング
電界効果トランジスタ２２は回生動作のためだけに設け
られている訳ではないが、本発明の主要なポイントであ
る回生動作にも関係するために、リセット回路の一部と
して扱うことにしている。

【００３２】制御信号によって該スイッチング電界効果
トランジスタ２２がオンすると該トランス２１の一次側
巻線に電流が流れる。それに伴って該トランス２１は励
磁されて励磁エネルギを蓄積すると共に、二次側巻線に
も電流を流す。

【００３３】そして、該トランス２１に蓄えられた励磁
エネルギを該リセット・ダイオード２３、該コンデンサ
２４によってリセットする。尚、該リセット・ダイオー
ド２３としては、該スイッチング電界効果トランジスタ
２２がオフの時にリカバリ電流を流すことができるよう
に、接合容量が大きい低速ダイオードを適用する。

【００３４】図２は、図１の構成の動作を説明する図、
図３は図１の構成の動作波形である。以降、図２、図３
を参照しながら、図１の構成の動作を説明する。図２に
おいて、２１はトランス、２２はスイッチング電界効果
トランジスタ、２３はリセット・ダイオード、２４はコ
ンデンサであり、２１−１は該トランス２１の一次側の
巻線である。

【００３５】該スイッチング電界効果トランジスタ２２
がオンすると、図２（イ）に示す等価回路の如く、該ト
ランスの一次側には電流Ｉ₁ が流れ、該トランス２１の
二次側には電流Ｉ₂ が流れる。該電流Ｉ₁ はとりもなお
さず該スイッチング電界効果トランジスタ２２のであ
る。

【００３６】該スイッチング電界効果トランジスタ２２
の電流は、図３（イ）に示す如く、該スイッチング電界
効果トランジスタ２２がオフするまで徐々に増加する
（図３（イ）ではスイッチＦＥＴと略記している。）。
この増加分が該トランス２１を励磁するための励磁エネ
ルギに相当する。

【００３７】次に、該スイッチング電界効果トランジス
タ２２がオフすると、等価回路は図２（ロ）の如くな
り、該トランス２１に蓄積された励磁エネルギは該リセ
ット・ダイオード２３を介して該コンデンサ２４に移さ
れ（図２（ロ）の電流Ｉ₃ によって励磁エネルギが移さ
れる。）、該コンデンサ２４の端子電圧が（Ｖ_IN＋
Ｖ_r）に等しくなった時に該トランス２１のリセットが
終了する。この時、該トランス２１の電圧は０になって
いる。

【００３８】そして、該リセット・ダイオード２３の端
子電圧は順方向から逆方向へと移行し、等価回路は図２
（ハ）の如くなる。尚、図２（ハ）では高電位側を図の
上側に描き直しており、図２（イ）及び図２（ロ）とは
図示の方法を変えている。

【００３９】ここで、該リセット・ダイオード２３は低
速ダイオードであるので、その接合部に注入されたキャ
リアはすぐには消滅しない。接合にキャリアが消滅しな
いで残っているということは、電気回路的に見ると該リ
セット・ダイオード２３には大きな接合容量が存在して
いることを意味する。即ち、該リセット・ダイオードの
接合容量を介して逆方向の電流が流れ得る状態が生ず
る。

【００４０】今、該コンデンサ２４の端子電圧は（Ｖ_IN
＋Ｖ_r ）になっており、該トランスの電圧は０であるか
ら、図３（ハ）のリカバリ電流Ｉ₄ によって、該コンデ
ンサ２４は蓄積した電荷を該リセット・ダイオード２３
の接合容量と該トランス２１の一次巻線を介して放電す
ることにより、励磁エネルギを入力側に回生する。

【００４１】従って、蓄積した励磁エネルギを熱として
消費することがないので、図１の構成のスイッチング電
源の変換効率が向上される。尚、該スイッチング電界効
果トランジスタのドレイン・ソース電圧は、図３（ハ）
に示す如く（図３（ハ）ではスイッチＦＥＴと略記して
いる。）、オフになった時に（Ｖ_IN＋Ｖ_r ）まで上昇
し、放電が終了するとＶ_INになる。

【００４２】図４は、低速ダイオードを用いた時の動作
波形を示す写真で、図４（イ）はリセット・ダイオード
を流れる電流、図４（ロ）はスイッチング電界効果トラ
ンジスタの端子電圧である。

【００４３】これを図１０と比較すると、図１０（イ）
においてリカバリ電流が流れていないのに対して図４
（イ）ではリカバリ電流が確かに流れていることが判
る。又、図４（ロ）では、リカバリ電流がほぼ０になる
ときにスイッチング電界効果トランジスタの端子電圧が
Ｖ_INに戻ることが判る。一方、図１０（ロ）ではリセッ
ト電流が０になった後暫くしてスイッチング電界効果ト
ランジスタの端子電圧がＶ _INに戻るが、この時間差は、
リセット電流によって一旦コンデンサに蓄積された電荷
が抵抗に放電される時間に等しい。

【００４４】従って、高速ダイオードを使った通常のス
イッチング電源におけるトランスのリセット動作と、低
速ダイオードを用いた本発明のスイッチング電源におけ
るトランスのリセット動作は本質的に異なることが判
る。

【００４５】又、図４と図１０の波形を比較すれば明ら
かな如く、図１０で明瞭なリンギングが図４では殆ど認
められない。従って、低速ダイオードを用いた本発明の
スイッチング電源は雑音特性においても十分良好な特性
を呈することが判る。

【００４６】図５は、効率と損失を比較で、本発明によ
るスイッチング電源と一般的なスイッチング電源の変換
効率（図５では効率と略記している。）と損失の実測値
を比較するために図示したものである。

【００４７】図５において、左側の縦軸は効率（単位
％）、右側の縦軸は損失（単位Ｗ）、横軸は出力電流
（単位Ａ）である。そして、実測値を四角で示している
のが低速ダイオードを用いた場合で、黒塗りの四角が効
率であり、白抜きの四角が損失である。又、実測値を三
角で示しているのが高速ダイオードを用いた場合で、黒
塗りの三角が効率であり、白抜きの三角が損失である。

【００４８】図５を見れば明らかなように、損失は２Ｗ
以上改善されており、効率は２〜３％改善されている。
尚、高速ダイオードを用いる場合にトランスのリセット
が可能なように、高速ダイオードを用いる場合には図１
のコンデンサ２４に並列に抵抗を接続した構成をとる必
要がある。図５の実測結果は、回路形が全く同じで低速
ダイオードを用いた時にどれだけの改善が可能かを確認
するために起こった実験の結果であるので、低速ダイオ
ードを用いる場合にも図１の構成のコンデンサ２４に同
じ抵抗を並列に接続している。

【００４９】従って、低速ダイオードを用いた場合の損
失はその抵抗で消費される電力分だけ図１そのものの構
成より大きくなる。その損失は約１Ｗであるので、図１
の構成をとれば、本発明のスイッチング電源は一般的な
スイッチング電源より損失が更に１Ｗ程度改善され、効
率も更に１％程度改善される。

【００５０】元来の効率が８２％前後という高性能電源
において、効率を３〜４％改善することは極めて困難で
ある。この事実を考えると、本発明の効果は絶大なもの
である。

【００５１】図６は、本発明の第二の実施の形態であ
る。図６において、１は入力側へのスイッチング雑音の
回り込みを防ぐフィルタ、２ａは第二のリセット回路、
３は該第二のリセット回路２ａの出力を整流する整流回
路、４は該整流回路の出力を平滑して直流化回路する平
滑回路である。

【００５２】又、２１はトランス、２２は入力電圧をス
イッチングするスイッチング電界効果トランジスタ、２
３は該トランス２１に蓄えられた励磁エネルギを放出す
るリセット・ダイオード、２４は該リセット・ダイオー
ド２３を介して放出される励磁エネルギを蓄えるコンデ
ンサ、２５はリセット電界効果トランジスタである。
又、２６及び２７は図１１のタイミング制御回路に相当
する回路を構成する素子で、２６は通常のダイオード、
２７はツェナー・ダイオードである。

【００５３】ここで、該トランス２１と該スイッチング
電界効果トランジスタ２２は回生動作のためだけに設け
られている訳ではないが、本発明の主要なポイントであ
る回生動作にも関係するために、リセット回路の一部と
して扱うことにしている。

【００５４】又、図６の構成においても該リセット・ダ
イオード２３は低速ダイオードである。図６の構成の基
本的な踏査は図１と同様であるので詳細な動作説明は省
略し、図６の構成において付加されたリセット電界効果
トランジスタの働きを中心に説明するに止めたい。

【００５５】該トランス２１に励磁エネルギが蓄積され
て該トランス２１の電圧が上昇すると該リセット・ダイ
オード２３を介して該トランス２１の励磁エネルギが放
出されるが、該トランス２１の電圧が上昇して該リセッ
ト電界効果トランジスタ２５のゲート電圧が十分に高く
なると該リセット電界効果トランジスタ２５もオンして
励磁エネルギを放出するようになる。

【００５６】ところで、低速ダイオードの場合には順方
向電圧が比較的大きく、しかも、順方向電流が大きくな
ると順方向電圧は更に大きくなるので、リセット・ダイ
オードにおける損失を無視することができなくなる。

【００５７】そこで、図６のように該リセット・ダイオ
ード２３に並列に該リセット電界効果トランジスタを接
続し、該トランス２１の電圧によって該リセット電界効
果トランジスタ２５をオンさせて該リセット・ダイオー
ド２３と共にリセット動作を行なわせれば、リセット・
ダイオードによる損失を低減することができる。

【００５８】図５に示した効率のデータを見ると、出力
電流が大きい領域で効率が漸減することが判るが、この
原因がリセット・ダイオードによる損失である。従っ
て、図６の構成によってスイッチング電源の効率の出力
電流依存性を縮減することができる。

【００５９】図７は、本発明の第三の実施の形態であ
る。図７において、１は入力側へのスイッチング雑音の
回り込みを防ぐフィルタ、２は第一のリセット回路、３
は該第一のリセット回路２の出力を整流する整流回路、
４は該整流回路の出力を平滑して直流化回路する平滑回
路である。

【００６０】又、２１はトランス、２２は入力電圧をス
イッチングするスイッチング電界効果トランジスタ、２
３は該トランス２１に蓄えられた励磁エネルギを放出す
るリセット・ダイオード、２４は該リセット・ダイオー
ド２３を介して放出される励磁エネルギを蓄えるコンデ
ンサ、２８は抵抗である。

【００６１】ここで、該トランス２１と該スイッチング
電界効果トランジスタ２２は回生動作のためだけに設け
られている訳ではないが、本発明の主要なポイントであ
る回生動作にも関係するために、リセット回路の一部と
して扱うことにしている。

【００６２】図７の構成の基本的な動作は図１の構成の
動作と同じであるので、ここでは該抵抗２８を付加する
効果を中心に説明するに止めたい。該抵抗２８を付加す
ると、該コンデンサ２４に蓄えられる電荷を該抵抗２８
を介しても放電することが可能になるので、同じスイッ
チング周波数の電源を小さい容量の該コンデンサ２４で
実現したい場合や、同じ回路定数でスイッチング周波数
を上げたい場合に、回路設計に余裕を持たせることがで
きる。

【００６３】勿論、この場合には効率が低下するが、ス
イッチング周波数を高くすれば平滑回路などを小さくす
ることができるので、小型化と高効率化のうち小型化を
優先して設計する場合には有利である。

【００６４】図８は、本発明の第四の実施の形態であ
る。図８において、１は入力側へのスイッチング雑音の
回り込みを防ぐフィルタ、２ａは第二のリセット回路、
３は該第二のリセット回路２ａの出力を整流する整流回
路、４は該整流回路の出力を平滑して直流化回路する平
滑回路である。

【００６５】又、２１はトランス、２２は入力電圧をス
イッチングするスイッチング電界効果トランジスタ、２
３は該トランス２１に蓄えられた励磁エネルギを放出す
るリセット・ダイオード、２４は該リセット・ダイオー
ド２３を介して放出される励磁エネルギを蓄えるコンデ
ンサ、２５はリセット電界効果トランジスタである。
又、２６及び２７は図１１のタイミング制御回路に相当
する回路を構成する素子で、２６は通常のダイオード、
２７はツェナー・ダイオード、２８は抵抗である。

【００６６】ここで、該トランス２１と該スイッチング
電界効果トランジスタ２２は回生動作のためだけに設け
られている訳ではないが、本発明の主要なポイントであ
る回生動作にも関係するために、リセット回路の一部と
して扱うことにしている。

【００６７】図８の構成の動作は基本的に図６の構成と
同じである。又、図８の構成において該抵抗２８を付加
する理由も図７の構成と同じであるので、ここでは重複
する説明は省略したい。

【００６８】ところで、図６乃至図８の構成において
も、図１の構成と同様に、リンギングを抑圧することが
できることはいうまでもない。

【００６９】

【発明の効果】以上詳述した如く、本発明により、効率
を向上でき、リンギングが少ないスイッチング電源を実
現することができる。

【００７０】これにより、スイッチング電源の高信頼
化、小型化が促進され、スイッチング電源を適用する通
信装置や情報処理装置自体の高信頼化、小型化も容易に
なる。

【図面の簡単な説明】

【図１】 本発明の第一の実施の形態。

【図２】 図１の構成の動作を説明する図。

【図３】 図１の構成の動作波形。

【図４】 低速ダイオードを用いた時の動作波形を示す
写真。

【図５】 効率と損失の比較。

【図６】 本発明の第二の実施の形態。

【図７】 本発明の第三の実施の形態。

【図８】 本発明の第四の実施の形態。

【図９】 一般的なスイッチング電源の構成。

【図１０】 高速ダイオードを用いた時の動作波形を示
す写真。

【図１１】 スイッチ・リセット回路を適用したスイッ
チング電源。

【符号の説明】

１ フィルタ ２ 第一のリセット回路 ２ａ 第二のリセット回路 ２ｂ 第三のリセット回路 ２ｃ 第四のリセット回路 ２ｄ 第五のリセット回路 ２ｅ 第六のリセット回路 ３ 整流回路 ４ 平滑回路 ２１ トランス ２１−１ トランスの一次巻線 ２２ スイッチング電界効果トランジスタ ２３ リセット・ダイオード ２３ａ リセット・ダイオード ２４ コンデンサ ２５ リセット電界効果トランジスタ ２６ ダイオード ２７ ツェナー・ダイオード

Claims (4)

【特許請求の範囲】
1. 【請求項１】 スイッチング電源を構成するスイッチン
   グ電界効果トランジスタに並列にリセット・ダイオード
   とコンデンサを配置し、 該スイッチング電界効果トランジスタがオフの時に、該
   リセット・ダイオードを介してトランスの励磁エネルギ
   を放出してコンデンサに蓄積した後、該コンデンサに蓄
   積された電荷を該リセット・ダイオードの逆方向のリカ
   バリ電流によって該トランスの一次巻線を介して入力側
   に回生することを特徴とするスイッチング電源。
2. 【請求項２】 請求項１記載のスイッチング電源におい
   て、 前記リセット・ダイオードのアノードと前記トランスの
   接続点にドレインを、該リセット・ダイオードのカソー
   ドと前記コンデンサの接続点にソースを接続され、 ゲートが、前記トランスの該リセット・ダイオードのア
   ノードとの接続点とは反対側の端子とダイオード回路を
   介して接続されるリセット電界効果トランジスタを設け
   ることを特徴とするスイッチング電源。
3. 【請求項３】 請求項１記載のスイッチング電源におい
   て、 前記リセット・ダイオードと前記コンデンサの接続点
   と、前記トランスの該リセット・ダイオードのアノード
   との接続点とは反対側の端子との間に抵抗を接続するこ
   とを特徴とするスイッチング電源。
4. 【請求項４】 請求項２記載のスイッチング電源におい
   て、 前記リセット・ダイオードと前記コンデンサの接続点
   と、前記トランスの該リセット・ダイオードのアノード
   との接続点とは反対側の端子との間に抵抗を接続するこ
   とを特徴とするスイッチング電源。