JP2013027096A

JP2013027096A - スナバ回路

Info

Publication number: JP2013027096A
Application number: JP2011157843A
Authority: JP
Inventors: Takayoshi Nishiyama; 隆芳西山
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-07-19
Filing date: 2011-07-19
Publication date: 2013-02-04

Abstract

【課題】消費電力が小さく、小型で低コストのスナバ回路を提供する。
【解決手段】スナバ回路９は、スイッチング電源装置のダイオード８に発生するサージ電圧を抑制するものであり、ダイオード８のカソードおよびアノード間に直列接続されたダイオード１０およびコンデンサ１１を含む。サージ電圧のエネルギーは、ダイオード１０を介してコンデンサ１１に吸収された後、ダイオード１０の逆回復時間内にダイオード１０を介して放出される。したがって、簡単な構成でアクティブスナバ回路と同じ機能を実現できる。
【選択図】図１

Description

この発明はスナバ回路に関し、特に、スイッチング電源装置のスイッチング素子または整流回路に発生するサージ電圧を抑制するスナバ回路に関する。

一般に、スイッチング電源装置は、一次巻線および二次巻線を含むトランスと、一次巻線に直流電源電圧を断続的に与えるスイッチング素子と、二次巻線に接続された整流回路と、整流回路の後段に接続された第１のコイルを含む平滑回路とを備える。このようなスイッチング電源装置では、スイッチング素子または整流回路に発生するサージ電圧を抑制するスナバ回路が設けられている。

従来の第１のスナバ回路は、整流回路の出力ノード間に直列接続された抵抗素子およびコンデンサを含む。サージ電圧のエネルギーは、コンデンサに蓄えられた後に、抵抗素子で熱として消費される。

また、従来の第２のスナバ回路は、整流回路の出力ノード間に直列接続されたトランジスタおよびコンデンサと、第１のコイルと電磁結合された第２のコイルと、第２のコイルの出力電圧を微分してトランジスタのゲートに与える微分回路とを含む。このスナバ回路では、整流回路にサージ電圧が発生するタイミングでトランジスタがオンし、サージ電圧のエネルギーがコンデンサに蓄えられた後に放出される（たとえば、特許文献１参照）。

特開平１−２０２１６１号公報

しかし、従来の第１のスナバ回路では、サージ電圧のエネルギーは抵抗素子で熱として消費されるので、消費電力が大きいという問題があった。

また、従来の第２のスナバ回路では、消費電力は小さいが、回路面積が大きくなりコスト高になるという問題があった。

それゆえに、この発明の主たる目的は、消費電力が小さく、小型で低コストのスナバ回路を提供することである。

この発明に係るスナバ回路は、一次巻線および二次巻線を含むトランスと、一次巻線に直流電源電圧を断続的に与えるスイッチング素子と、二次巻線に接続された整流回路と、整流回路の後段に接続された平滑回路とを備えたスイッチング電源装置において、スイッチング素子または整流回路に発生するサージ電圧を抑制するスナバ回路であって、アノードがスイッチング素子または整流回路の一方端子に接続されたダイオードと、ダイオードのカソードとスイッチング素子または整流回路の他方端子との間に接続されたコンデンサとを備えたものである。サージ電圧のエネルギーは、ダイオードを介してコンデンサに蓄えられた後に、ダイオードの逆回復時間内にダイオードを介して放出される。

また好ましくは、ダイオードの逆回復時間と、コンデンサに蓄えられたサージ電圧のエネルギーが放出される時間とが略等しくなるように、スイッチング素子または整流回路の寄生容量値と、コンデンサの容量値と、トランスの一次巻線または二次巻線の寄生インダクタンスとが調整されている。

また好ましくは、ダイオードの逆回復時間は、サージ電圧が無くなりスイッチング素子または整流回路に印加されている電圧が降下するまでにダイオードがオフするように設定されている。

この発明に係るスナバ回路では、直列接続されたダイオードおよびコンデンサを備え、サージ電圧のエネルギーはダイオードを介してコンデンサに蓄えられた後に、ダイオードの逆回復時間内にダイオードを介して放出される。したがって、スナバ回路としての効果を備えつつ、消費電力の低減化、回路の小型化、低コスト化を図ることができる。

この発明の実施の形態１によるスイッチング電源装置の構成を示す回路ブロック図である。図１に示したスナバ回路の動作を示すタイムチャートである。この発明の実施の形態２によるスイッチング電源装置の構成を示す回路ブロック図である。

［実施の形態１］
本発明の実施の形態１によるスイッチング電源装置は、図１に示すように、正側入力端子ＴＩ１、負側入力端子ＴＩ２、正側出力端子ＴＯ１、負側出力端子ＴＯ２、トランス２、ＮチャネルＭＯＳトランジスタ５、制御回路６、ダイオード７，８，１０、コンデンサ１１，１３、およびチョークコイル１２を備える。

正側入力端子ＴＩ１および負側入力端子ＴＩ２は、それぞれ直流電源１の正極および負極に接続され、直流電源１からの直流電源電圧ＶＩを受ける。トランス２は、一次巻線３および二次巻線４を含む。巻線３，４は、それぞれ漏れインダクタンス３ａ，４ａを有する。

一次巻線３の第１端子（黒丸印が付された端子）は正側入力端子ＴＩ１に接続される。ＮチャネルＭＯＳトランジスタ５（スイッチング素子）のドレインは一次巻線３の第２端子に接続され、そのソースは負側入力端子ＴＩ２に接続され、そのゲートは制御回路６の出力電圧を受ける。

制御回路６は、正側出力端子ＴＯ１の電圧ＶＯが所定の目標電圧になるようにＮチャネルＭＯＳトランジスタ５を所定の周期でオン／オフさせる。制御回路６は、出力電圧ＶＯが目標電圧よりも低い場合はトランジスタ５の１周期当たりのオン時間を長くし、出力電圧ＶＯが目標電圧よりも高い場合はトランジスタ５の１周期当たりのオン時間を短くする。

整流側ダイオードであるダイオード７のカソードはトランス２の二次巻線４の第２端子に接続され、そのアノードは負側出力端子ＴＯ２に接続される。転流側ダイオードであるダイオード８のカソードはトランス２の二次巻線４の第１端子（黒丸印が付された端子）に接続され、そのアノードは負側出力端子ＴＯ２に接続される。ダイオード７，８は、整流回路を構成する。

ダイオード１０のアノードは、ダイオード８のカソードに接続される。コンデンサ１１は、ダイオード１０のカソードとダイオード８のアノードとの間に接続される。ダイオード１０およびコンデンサ１１は、スナバ回路９を構成する。チョークコイル１２は、ダイオード８のカソードと正側出力端子ＴＯ１との間に接続される。コンデンサ１３は、出力端子ＴＯ１，ＴＯ２間に接続される。チョークコイル１２およびコンデンサ１３は平滑回路を構成する。

次に、このスイッチング電源装置の動作について説明する。制御回路６によってＮチャネルＭＯＳトランジスタ５が所定の周期でオン／オフされると、トランス２の一次巻線３に直流電源電圧ＶＩが断続的に印加され、二次巻線４の第１端子に交流電圧が発生する。二次巻線４の端子間に正電圧が発生している期間は、二次巻線４の第１端子、チョークコイル１２、コンデンサ１３、ダイオード７、および二次巻線４の第２端子の経路で電流が流れ、コンデンサ１３が充電されるとともに、チョークコイル１２に電磁エネルギーが蓄積される。

二次巻線４の第１端子に負電圧が発生すると、ダイオード７がオフし、チョークコイル１２に蓄積された電磁エネルギーによってチョークコイル１２、コンデンサ１３、およびダイオード８の経路で電流が流れ、コンデンサ１３が充電される。このように、ＮチャネルＭＯＳトランジスタ５がオン／オフされる毎にコンデンサ１３が充電され、出力電圧ＶＯが上昇する。出力端子ＴＯ１，ＴＯ２に接続された負荷（図示せず）によって電力が消費されると、出力電圧ＶＯが下降する。制御回路６は、出力電圧ＶＯが目標電圧になるようにＮチャネルＭＯＳトランジスタ５をオン／オフ制御する。

ここで、ダイオード８のカソードおよびアノード間に発生するサージ電圧について説明する。上述のように、トランス２の二次巻線４の第１端子に負電圧が発生しているとき、チョークコイル１２に蓄積された電磁エネルギーによってダイオード８に順バイアス方向の電流が流れる。次いで、トランス２の二次巻線４の第１端子に正電圧が発生すると、ダイオード８の逆回復特性により、ダイオード８に瞬間的に逆バイアス方向の電流が流れる。ダイオード８がオフして逆バイアス電流が遮断されると、ダイオード８のカソードおよびアノード間にサージ電圧が発生する。

サージ電圧は、トランス２の漏れインダクタンス４ａに蓄えられた電磁エネルギーがダイオード８の寄生容量に移行することによって発生する。インダクタに蓄えられる電磁エネルギーＥＬはＥＬ＝ＬＩ^２／２と表わされ、コンデンサに蓄えられる電磁エネルギーＥＣはＥＣ＝ＣＶ^２／２と表わされる。サージ電圧は、インダクタとコンデンサの間のエネルギー変換によって発生する。

ＥＣ＝ＣＶ^２／２から分かるように、コンデンサの容量値が小さいほどサージ電圧が高くなるので、サージ電圧吸収用にコンデンサをダイオード８に並列接続してサージ電圧を抑制する方法がある。しかし、単にコンデンサを並列接続するだけでは、サージ電圧以外の、通常のスイッチングによる電圧のエネルギーもコンデンサに吸収され、その電圧がスイッチングによって下がったときにコンデンサに蓄えられたエネルギーが全て放出されて損失になり、スイッチング電源装置の効率が低下してしまう。

一般にＲＣＤスナバと呼ばれる回路では、ダイオードを介してコンデンサにサージ電圧を吸収させ、そのエネルギーだけを抵抗素子で消費させるようにコンデンサと抵抗素子の定数を設定し、サージ電圧のエネルギー分の損失だけでサージ電圧を吸収できるようにしている。しかし、吸収したサージ電圧のエネルギー分の損失は免れられない。

そこで、スイッチングにより通常の電圧が印加されている期間だけサージ電圧吸収用コンデンサを接続することにより、サージ電圧のエネルギーをコンデンサに吸収させるとともに吸収したエネルギーを放出させるアクティブスナバ回路が開発された（特許文献１参照）。しかし、このアクティブスナバ回路では、高価なスイッチング素子やその駆動回路が必要となり、回路面積が増大し、コスト高になるという問題がある。本願発明のスナバ回路は、この問題を解決したものであり、ダイオード１０およびコンデンサ１１のみでアクティブスナバ回路と同様の機能を持つスナバ回路９を構成したものである。

図２（ａ）はコンデンサ１１の充電電流Ｉｃと放電電流Ｉｄを示すタイムチャートであり、図２（ｂ）はダイオード８のカソードの電圧Ｖ８，ＶＡを示すタイムチャートである。図２（ｂ）で点線で示される曲線はスナバ回路９が無い場合におけるダイオード８のカソード電圧ＶＡを示し、図２（ｂ）で実線で示される曲線はスナバ回路９がある場合におけるダイオード８のカソード電圧Ｖ８を示している。

図２（ａ）（ｂ）において、トランス２の二次巻線４の第１端子からダイオード８のカソードに電圧が印加されてサージ電圧が発生すると（時刻ｔ０）、ダイオード１０は導通し、コンデンサ１１に電流が流れてサージ電圧のエネルギーがコンデンサ１１に吸収される。サージ電圧がピークを過ぎて降下し始めると（時刻ｔ１）、ダイオード１０は逆回復時間ｔｒｒの期間だけ逆方向に導通し、コンデンサ１１はエネルギーを放出する。なお、ダイオード１０の逆回復特性とは、ダイオード１０に順バイアス方向の電圧が印加されて電流が流れているときに電圧の極性を反転させると、一定時間は逆バイアス方向に電流が流れる特性をいう。印加電圧の極性を反転させてから逆バイアス方向の電流が遮断されるまでの時間を逆回復時間ｔｒｒという。

逆回復時間ｔｒｒの最小値ｔｒｒ１は、サージ電圧のピークからサージ電圧によりコンデンサ１１に吸収されたエネルギーが放出されるまでの期間、すなわちコンデンサ１１の放電時間（時刻ｔ１〜ｔ２）以上であることが必要である。放電時間以下しか逆方向に電流Ｉｄが流れない場合には、サージ電圧によりコンデンサ１１に吸収されたエネルギーを十分に放電することができず、次のサイクルでサージ電圧をコンデンサ１１に十分に吸収することができなくなるからである。

コンデンサ１１の放電時間は、サージ電圧吸収用であるコンデンサ１１の容量値とサージ低減対象部品（ダイオード８）の寄生容量値との合計値Ｃと、それと直列に接続された形で存在する回路上の寄生インダクタンスＬ（漏れインダクタンス４ａ）との共振周期によって決まる。共振周期λはλ＝１／（２π√ＬＣ）となり、その１／４がコンデンサ１１の放電時間となる。逆回復時間ｔｒｒの最小値ｔｒｒ１をコンデンサ１１の放電時間（λ／４）以上にすれば、サージ発生期間に吸収したサージ電圧のエネルギーを放出することができる。

また、サージ電圧が無くなった後、スイッチングによりダイオード８のカソードの電圧Ｖ８が切換えられて電圧が降下するまでに（時刻ｔ３）、逆方向に導通したダイオード１０をオフさせる必要がある。ダイオード８のカソード電圧Ｖ８が降下した期間にダイオード１０が逆方向に導通すると、コンデンサ１１が必要以上に放電され、次のスイッチングサイクルにおいてコンデンサ１１を再度充電することが必要になる。このため、サージ電圧以上の充電エネルギーが必要となり、極端な場合はコンデンサ１１への突入電流がスイッチング毎に発生することになる。したがって、逆回復時間ｔｒｒの最大値ｔｒｒ２は、コンデンサ１１から放電電流が流れ始めてからダイオード８のカソード電圧Ｖ８が降下するまでの時間（ｔ１〜ｔ３）以下であることが必要である。この条件が満たされれば、コンデンサ１１のエネルギーは維持されることになり、損失は発生しない。

なお、ダイオード１０の逆回復時間ｔｒｒを調整する代わりに、コンデンサ１１の放電時間（λ／４）を調整してもよい。λ＝１／（２π√ＬＣ）であるので、回路のＬ，Ｃを調整すれば、コンデンサ１１の放電時間を調整できる。また、ダイオード１０の逆回復時間ｔｒｒとコンデンサ１１の放電時間（λ／４）の両方を調整してもよい。

［実施の形態２］
図３は、この発明の実施の形態２によるスイッチング電源装置の構成を示す回路ブロック図であって、図１と対比される図である。図３を参照して、このスイッチング電源装置が図１のスイッチング電源装置と異なる点は、トランス２がトランス２０で置換され、ダイオード２２およびスナバ回路２３が追加されている点である。

トランス２０は、巻線リセット型トランスであり、トランス２に補助巻線２１を追加したものである。補助巻線２１の第１端子（黒丸印が付された端子）はダイオード２２のカソードに接続され、ダイオード２２のアノードは負側入力端子ＴＩ２に接続される。補助巻線２１の第２端子は一次巻線３の第１端子に接続される。

ＮチャネルＭＯＳトランジスタ５がオンしている期間に、トランス２０の巻線３，２１に電磁エネルギーが蓄積される。ＮチャネルＭＯＳトランジスタ５がオフされると、補助巻線２１の第２端子から直流電源１およびダイオード２２を介して補助巻線２１の第１端子に至る経路で電流が流れ、巻線３，２１に蓄積された電磁エネルギーが放出される。つまり、巻線３，２１の電磁エネルギーは、ＮチャネルＭＯＳトランジスタ５がオフされる毎に０にリセットされる。

スナバ回路２３は、ダイオード２４およびコンデンサ２５を含む。ダイオード２４のアノードは、ＮチャネルＭＯＳトランジスタ５のドレインに接続される。コンデンサ２５は、ダイオード２４のカソードとＮチャネルＭＯＳトランジスタ５のソースとの間に接続される。

スナバ回路２３の動作は、スナバ回路９と同じである。ＮチャネルＭＯＳトランジスタ５がオフされると、ＮチャネルＭＯＳトランジスタ５のドレインにサージ電圧が発生する。このサージ電圧のエネルギーはダイオード２４を介してコンデンサ２５に吸収された後、ダイオード２４の逆回復時間ｔｒｒ内にダイオード２４を介して放出される。この実施の形態２でも、実施の形態１と同じ効果が得られる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１直流電源、２，２０トランス、３一次巻線、３ａ，４ａ漏れインダクタンス、４二次巻線、５ＮチャネルＭＯＳトランジスタ、６制御回路、７，８，１０，２２，２４ダイオード、９，２３スナバ回路、１１，１３，２５コンデンサ、１２チョークコイル、２１補助巻線、ＴＩ１正側入力端子、ＴＩ２負側入力端子、ＴＯ１正側出力端子、ＴＯ２負側出力端子。

Claims

一次巻線および二次巻線を含むトランスと、前記一次巻線に直流電源電圧を断続的に与えるスイッチング素子と、前記二次巻線に接続された整流回路と、前記整流回路の後段に接続された平滑回路とを備えたスイッチング電源装置において、前記スイッチング素子または前記整流回路に発生するサージ電圧を抑制するスナバ回路であって、
アノードが前記スイッチング素子または前記整流回路の一方端子に接続されたダイオードと、
前記ダイオードのカソードと前記スイッチング素子または前記整流回路の他方端子との間に接続されたコンデンサとを備え、
前記サージ電圧のエネルギーは、前記ダイオードを介してコンデンサに蓄えられた後に、前記ダイオードの逆回復時間内に前記ダイオードを介して放出される、スナバ回路。
前記ダイオードの逆回復時間と、前記コンデンサに蓄えられた前記サージ電圧のエネルギーが放出される時間とが略等しくなるように、前記スイッチング素子または前記整流回路の寄生容量値と、前記コンデンサの容量値と、前記トランスの前記一次巻線または前記二次巻線の寄生インダクタンスとが調整されている、請求項１に記載のスナバ回路。
前記ダイオードの逆回復時間は、前記サージ電圧が無くなり前記スイッチング素子または前記整流回路に印加されている電圧が降下するまでに前記ダイオードがオフするように設定されている、請求項１または請求項２に記載のスナバ回路。