JPH11233575A - 半導体デバイス測定用の回路基板 - Google Patents
半導体デバイス測定用の回路基板Info
- Publication number
- JPH11233575A JPH11233575A JP10029603A JP2960398A JPH11233575A JP H11233575 A JPH11233575 A JP H11233575A JP 10029603 A JP10029603 A JP 10029603A JP 2960398 A JP2960398 A JP 2960398A JP H11233575 A JPH11233575 A JP H11233575A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- board
- semiconductor device
- test board
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 いわゆるＬＳＩテスタにおいて、限られたテ
ストボード上の配置スペースを有効に利用しつつ、大規
模な回路も組み込むことが可能な回路基板を提供する。 【解決手段】 ＤＵＴ３の電気的特性を測定する際、円
板状のテストボード１とともに用いられるとともに、そ
のテストボード１の上面中心部１ａにＤＵＴ３が装着さ
れた状態で、テストボード１の上面中心部１ａ以外の上
面周辺部１ｂに相対して搭載される半導体デバイス測定
用の回路基板４であって、テストボード１の外周にそっ
て円弧状の外縁部４ａを有し、かつ、テストボード１の
上面中心部１ｂに近接しつつ、上記外縁部４ａに相対し
て円弧状の内縁部４ｂを有することにより、その全体的
な平面形状が扇形に形成されている。
ストボード上の配置スペースを有効に利用しつつ、大規
模な回路も組み込むことが可能な回路基板を提供する。 【解決手段】 ＤＵＴ３の電気的特性を測定する際、円
板状のテストボード１とともに用いられるとともに、そ
のテストボード１の上面中心部１ａにＤＵＴ３が装着さ
れた状態で、テストボード１の上面中心部１ａ以外の上
面周辺部１ｂに相対して搭載される半導体デバイス測定
用の回路基板４であって、テストボード１の外周にそっ
て円弧状の外縁部４ａを有し、かつ、テストボード１の
上面中心部１ｂに近接しつつ、上記外縁部４ａに相対し
て円弧状の内縁部４ｂを有することにより、その全体的
な平面形状が扇形に形成されている。
Description
【０００１】
【発明の属する技術分野】本願発明は、たとえばＬＳＩ
やＩＣなどの半導体デバイスについて動作確認・特性評
価を行う際に用いられる半導体デバイス測定用の回路基
板に関する。
やＩＣなどの半導体デバイスについて動作確認・特性評
価を行う際に用いられる半導体デバイス測定用の回路基
板に関する。
【０００２】
【従来の技術】従来、ＬＳＩやＩＣなどといった半導体
デバイスについて動作確認や特性評価を行うためには、
電気的特性を測定する装置、いわゆるＬＳＩテスタが使
用されており、一般的なＬＳＩテスタにおいては、作業
ステーション上に円板状のテストボードが備えられてい
る。テストボードの上面中心部には、上記半導体デバイ
スがソケットを介して装着され、作業ステーションから
テストボードを通じて半導体デバイスにテストパターン
信号などが入出力されている。
デバイスについて動作確認や特性評価を行うためには、
電気的特性を測定する装置、いわゆるＬＳＩテスタが使
用されており、一般的なＬＳＩテスタにおいては、作業
ステーション上に円板状のテストボードが備えられてい
る。テストボードの上面中心部には、上記半導体デバイ
スがソケットを介して装着され、作業ステーションから
テストボードを通じて半導体デバイスにテストパターン
信号などが入出力されている。
【０００３】具体的に説明すると、作業ステーション内
には、円筒型のテストヘッドが備えられており、このテ
ストヘッドに対して上記テストボードが装着されてい
る。さらに、テストヘッドには、上記半導体デバイスの
測定に必要なインターフェースカードなどが装備されて
おり、このインターフェースカードからのテストパター
ン信号などがテストボードを通じて半導体デバイスの端
子に入出力されている。つまり、測定性能に影響の大き
い入出力インターフェースは、信号経路長を最短とする
ために、半導体デバイス近傍のテストヘッドに装備され
た状況とされている。
には、円筒型のテストヘッドが備えられており、このテ
ストヘッドに対して上記テストボードが装着されてい
る。さらに、テストヘッドには、上記半導体デバイスの
測定に必要なインターフェースカードなどが装備されて
おり、このインターフェースカードからのテストパター
ン信号などがテストボードを通じて半導体デバイスの端
子に入出力されている。つまり、測定性能に影響の大き
い入出力インターフェースは、信号経路長を最短とする
ために、半導体デバイス近傍のテストヘッドに装備され
た状況とされている。
【０００４】この種のＬＳＩテスタにおいて最近では、
半導体デバイス測定用の回路基板が用いられており、こ
の回路基板がテストボードの上面中心部以外の上面周辺
部に搭載された状態で、その回路基板を介して信号が伝
送されている。この回路基板は、一般的なプリント配線
基板と同様に矩形平板状であり、その基板面には、テス
ト信号に対して電気的な各種処理を施すアナログ回路な
どが組み込まれている。このような回路基板を利用する
ことによって、信号に基づく測定処理の効率化が図られ
ている。
半導体デバイス測定用の回路基板が用いられており、こ
の回路基板がテストボードの上面中心部以外の上面周辺
部に搭載された状態で、その回路基板を介して信号が伝
送されている。この回路基板は、一般的なプリント配線
基板と同様に矩形平板状であり、その基板面には、テス
ト信号に対して電気的な各種処理を施すアナログ回路な
どが組み込まれている。このような回路基板を利用する
ことによって、信号に基づく測定処理の効率化が図られ
ている。
【０００５】図４は、従来におけるＬＳＩテスタのテス
トボード周辺を示した外観平面図であって、この図に示
すように、テストボード９０は、円板状に形成されてお
り、その上面中心部９０ａには、被測定物となる半導体
デバイス９１が装着されている。また、回路基板９２
は、テストボード９０の上面中心部９０ａ以外の上面周
辺部９０ｂに相対して搭載された状態とされている。
トボード周辺を示した外観平面図であって、この図に示
すように、テストボード９０は、円板状に形成されてお
り、その上面中心部９０ａには、被測定物となる半導体
デバイス９１が装着されている。また、回路基板９２
は、テストボード９０の上面中心部９０ａ以外の上面周
辺部９０ｂに相対して搭載された状態とされている。
【０００６】
【発明が解決しようとする課題】しかし、上記従来のＬ
ＳＩテスタにおいて用いられる半導体デバイス測定用の
回路基板では、以下に説明するような不具合があった。
ＳＩテスタにおいて用いられる半導体デバイス測定用の
回路基板では、以下に説明するような不具合があった。
【０００７】つまり、図４に示すように、テストボード
９０の上面中心部９０ａには、被測定物となる半導体デ
バイス９１が装着されることから、回路基板９２の配置
スペースは、上面中心部９０ａ以外のドーナツ形の上面
周辺部９０ｂに限定される。したがって、そのような湾
曲した配置スペースの上面周辺部９０ｂに対して矩形平
板状の回路基板９２を配置させる場合、自ずとその回路
基板９２全体の縦横寸法に限界が生じ、回路基板９２に
組み込むべき回路も必然的に制限されるという不具合が
あった。
９０の上面中心部９０ａには、被測定物となる半導体デ
バイス９１が装着されることから、回路基板９２の配置
スペースは、上面中心部９０ａ以外のドーナツ形の上面
周辺部９０ｂに限定される。したがって、そのような湾
曲した配置スペースの上面周辺部９０ｂに対して矩形平
板状の回路基板９２を配置させる場合、自ずとその回路
基板９２全体の縦横寸法に限界が生じ、回路基板９２に
組み込むべき回路も必然的に制限されるという不具合が
あった。
【０００８】本願発明は、上記した事情のもとで考え出
されたものであって、限られたテストボード上の配置ス
ペースを有効に利用しつつ、大規模な回路も組み込むこ
とが可能な半導体デバイス測定用の回路基板を提供する
ことをその課題とする。
されたものであって、限られたテストボード上の配置ス
ペースを有効に利用しつつ、大規模な回路も組み込むこ
とが可能な半導体デバイス測定用の回路基板を提供する
ことをその課題とする。
【０００９】
【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【００１０】すなわち、本願発明により提供される半導
体デバイス測定用の回路基板は、半導体デバイスの電気
的特性を測定する際、円板状のテストボードとともに用
いられるとともに、そのテストボードの上面中心部に上
記半導体デバイスが装着された状態で、上記テストボー
ドの上面中心部以外の上面周辺部に相対して搭載される
半導体デバイス測定用の回路基板であって、上記テスト
ボードの外周形状に同調して湾曲した輪郭形状の外縁部
を有し、かつ、上記テストボードの上面中心部に近接し
つつ、上記外縁部に相対して湾曲した輪郭形状の内縁部
を有することを特徴としている。
体デバイス測定用の回路基板は、半導体デバイスの電気
的特性を測定する際、円板状のテストボードとともに用
いられるとともに、そのテストボードの上面中心部に上
記半導体デバイスが装着された状態で、上記テストボー
ドの上面中心部以外の上面周辺部に相対して搭載される
半導体デバイス測定用の回路基板であって、上記テスト
ボードの外周形状に同調して湾曲した輪郭形状の外縁部
を有し、かつ、上記テストボードの上面中心部に近接し
つつ、上記外縁部に相対して湾曲した輪郭形状の内縁部
を有することを特徴としている。
【００１１】上記技術的手段が講じられた本願発明によ
り提供される半導体デバイス測定用の回路基板では、半
導体デバイスの電気的特性を測定する際、たとえばＬＳ
Ｉテスタにおける円板状のテストボードに装着された状
態で用いられる。つまり、テストボードの上面中心部に
は、測定対象物となる半導体デバイスが装着される一
方、回路基板は、テストボードの上面中心部以外の上面
周辺部に相対して搭載される。そして、回路基板の基板
面は、測定時の信号に電気的な各種処理を施すための回
路が組み込まれるが、そのような回路基板の平面形状
は、テストボードの外周形状に同調して湾曲した輪郭形
状の外縁部を有し、かつ、テストボードの上面中心部に
近接しつつ、外縁部に相対して湾曲した輪郭形状の内縁
部を有する形状とされている。すなわち、回路基板は、
テストボードにおける上面周辺部の配置スペースに整合
した形状、その一例としてたとえば扇形のような形状と
されており、限られた配置スペースを余すことなく利用
可能な平面形状とされている。
り提供される半導体デバイス測定用の回路基板では、半
導体デバイスの電気的特性を測定する際、たとえばＬＳ
Ｉテスタにおける円板状のテストボードに装着された状
態で用いられる。つまり、テストボードの上面中心部に
は、測定対象物となる半導体デバイスが装着される一
方、回路基板は、テストボードの上面中心部以外の上面
周辺部に相対して搭載される。そして、回路基板の基板
面は、測定時の信号に電気的な各種処理を施すための回
路が組み込まれるが、そのような回路基板の平面形状
は、テストボードの外周形状に同調して湾曲した輪郭形
状の外縁部を有し、かつ、テストボードの上面中心部に
近接しつつ、外縁部に相対して湾曲した輪郭形状の内縁
部を有する形状とされている。すなわち、回路基板は、
テストボードにおける上面周辺部の配置スペースに整合
した形状、その一例としてたとえば扇形のような形状と
されており、限られた配置スペースを余すことなく利用
可能な平面形状とされている。
【００１２】したがって、本願発明により提供される半
導体デバイス測定用の回路基板によれば、テストボード
における上面周辺部の配置スペースに整合した形状の回
路基板は、限られた配置スペースを存分に利用できる平
面形状とされるので、そのような限られたテストボード
上の配置スペースを有効に利用しつつ、その回路基板の
基板面に大規模な回路を組み込むことができ、ひいて
は、半導体デバイスの測定性能を向上させることができ
る。
導体デバイス測定用の回路基板によれば、テストボード
における上面周辺部の配置スペースに整合した形状の回
路基板は、限られた配置スペースを存分に利用できる平
面形状とされるので、そのような限られたテストボード
上の配置スペースを有効に利用しつつ、その回路基板の
基板面に大規模な回路を組み込むことができ、ひいて
は、半導体デバイスの測定性能を向上させることができ
る。
【００１３】なお、半導体デバイスとしては、たとえば
ＬＳＩやＩＣなどといった集積回路チップが適用可能で
ある。
ＬＳＩやＩＣなどといった集積回路チップが適用可能で
ある。
【００１４】好ましい実施の形態においては、上記半導
体デバイス測定用の回路基板は、上記外縁部および上記
内縁部を内外周として環状に形成されている。
体デバイス測定用の回路基板は、上記外縁部および上記
内縁部を内外周として環状に形成されている。
【００１５】このような半導体デバイス測定用の回路基
板によれば、テストボードにおける上面周辺部の配置ス
ペース全体にわたって環状の回路基板が配置されるの
で、そのような回路基板の基板面は、限られた配置スペ
ースを余すことなく最大限に拡充されることとなり、よ
り大幅に大規模な回路を組み込むことができる。
板によれば、テストボードにおける上面周辺部の配置ス
ペース全体にわたって環状の回路基板が配置されるの
で、そのような回路基板の基板面は、限られた配置スペ
ースを余すことなく最大限に拡充されることとなり、よ
り大幅に大規模な回路を組み込むことができる。
【００１６】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００１７】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。
形態について、図面を参照して具体的に説明する。
【００１８】図１は、本願発明にかかる半導体デバイス
測定用の回路基板を用いたＬＳＩテスタの一実施形態を
示した外観平面図、図２は、図１におけるＸ−Ｘ断面を
示した断面図である。なお、ＬＳＩテスタ自体は、従来
より周知のものであることから、その全体を図示しな
い。本実施形態で示されるＬＳＩテスタとは、ＬＳＩや
ＩＣなどといった半導体デバイスについて動作確認や特
性評価を行うための電気的特性を測定する装置である。
測定用の回路基板を用いたＬＳＩテスタの一実施形態を
示した外観平面図、図２は、図１におけるＸ−Ｘ断面を
示した断面図である。なお、ＬＳＩテスタ自体は、従来
より周知のものであることから、その全体を図示しな
い。本実施形態で示されるＬＳＩテスタとは、ＬＳＩや
ＩＣなどといった半導体デバイスについて動作確認や特
性評価を行うための電気的特性を測定する装置である。
【００１９】図１および図２に示すように、ＬＳＩテス
タは、図示しない作業ステーション上にテストボード１
を備えているとともに、作業ステーション内には、テス
トボード１を組み付けるためのテストヘッド２を備えて
いる。テストボード１は、テストヘッド２の上面に装置
されている。また、テストボード１は、円板状に形成さ
れ、その上面中心部１ａには、被測定物とされた半導体
デバイス（以下、Device Under Test を略して「ＤＵ
Ｔ」という）３が装着されている。一方、半導体デバイ
ス測定用の回路基板４は、テストボードの上面中心部１
ａ以外の上面周辺部１ｂに相対して搭載されている。
タは、図示しない作業ステーション上にテストボード１
を備えているとともに、作業ステーション内には、テス
トボード１を組み付けるためのテストヘッド２を備えて
いる。テストボード１は、テストヘッド２の上面に装置
されている。また、テストボード１は、円板状に形成さ
れ、その上面中心部１ａには、被測定物とされた半導体
デバイス（以下、Device Under Test を略して「ＤＵ
Ｔ」という）３が装着されている。一方、半導体デバイ
ス測定用の回路基板４は、テストボードの上面中心部１
ａ以外の上面周辺部１ｂに相対して搭載されている。
【００２０】テストボード１は、たとえばガラスエポキ
シ材などで円板状に形成され、図示しない作業ステーシ
ョンからＤＵＴ３に対して入出力される信号を中継する
ものである。このテストボード１の上面中心部１ａに
は、図示しないソケットが設けられており、このソケッ
トを介してＤＵＴ３が装着された状態で電気的に接続さ
れる。また、テストボード１の上面周辺部１ｂは、回路
基板４を配置するスペースとされているが、テストボー
ド１の外周に近接する狭小部分は、配置不可能とされて
いる。このようなテストボード１を通じて後述するテス
トヘッド２からＤＵＴ３に対して信号が入出力されてい
る。
シ材などで円板状に形成され、図示しない作業ステーシ
ョンからＤＵＴ３に対して入出力される信号を中継する
ものである。このテストボード１の上面中心部１ａに
は、図示しないソケットが設けられており、このソケッ
トを介してＤＵＴ３が装着された状態で電気的に接続さ
れる。また、テストボード１の上面周辺部１ｂは、回路
基板４を配置するスペースとされているが、テストボー
ド１の外周に近接する狭小部分は、配置不可能とされて
いる。このようなテストボード１を通じて後述するテス
トヘッド２からＤＵＴ３に対して信号が入出力されてい
る。
【００２１】テストヘッド２は、円筒型の外観形状を有
しており、その内部は図示しないが、ＤＵＴ３の測定に
必要なインターフェースカード、一例としてピンエレク
トロニクスカードなどが装備されている。このインター
フェースカードからの信号が上記テストボード１を通じ
てＤＵＴ３の図示しない端子に入出力されている。つま
り、測定性能に影響の大きい入出力インターフェースな
どは、信号経路長を最短とするために、ＤＵＴ３に近く
位置するテストヘッド２に装備されている。
しており、その内部は図示しないが、ＤＵＴ３の測定に
必要なインターフェースカード、一例としてピンエレク
トロニクスカードなどが装備されている。このインター
フェースカードからの信号が上記テストボード１を通じ
てＤＵＴ３の図示しない端子に入出力されている。つま
り、測定性能に影響の大きい入出力インターフェースな
どは、信号経路長を最短とするために、ＤＵＴ３に近く
位置するテストヘッド２に装備されている。
【００２２】ＤＵＴ３は、たとえばＬＳＩやＩＣなどと
いった集積回路チップであり、メモリやマイクロプロセ
ッサ、またはＡＳＩＣなどのロジックデバイス、あるい
はアナログ・デジタルなどが混在したロジックデバイス
などが適用される。
いった集積回路チップであり、メモリやマイクロプロセ
ッサ、またはＡＳＩＣなどのロジックデバイス、あるい
はアナログ・デジタルなどが混在したロジックデバイス
などが適用される。
【００２３】回路基板４は、ＤＵＴ３の測定オプション
などとして用意されたものであり、一般的なプリント配
線基板と同様に、基板面にたとえばアナログ回路などが
組み込まれているが、その外観形状が一般的なものとは
異なっている。つまり、回路基板４の外縁部４ａは、テ
ストボード１の外周にそって円弧状に形成され、かつ、
外縁部４ａに相対する内縁部４ｂも、外縁部４ａと同様
に円弧状に形成されており、その内縁部４ｂがテストボ
ード１の上面中心部１ａに近接している。すなわち、回
路基板４は、扇形のような平面形状とされている。ま
た、回路基板４は、図２によく示されるように、スペー
サ４ｃを介してテストボード１の上面周辺部１ｂと接続
されており、このスペーサ４ｃによって回路基板４が直
接テストボード１と接触することのないようになされて
いる。なお、スペーサ４ｃに代えてコネクタを介して回
路基板４が接続されていてもよい。このような回路基板
４およびＤＵＴ３がテストボード１上の各所定位置に搭
載された状況で入出力信号に基づく測定が行われてお
り、テストヘッド２からの信号は、テストボード１を通
じつつ回路基板４を介してＤＵＴ３に入出力されてい
る。
などとして用意されたものであり、一般的なプリント配
線基板と同様に、基板面にたとえばアナログ回路などが
組み込まれているが、その外観形状が一般的なものとは
異なっている。つまり、回路基板４の外縁部４ａは、テ
ストボード１の外周にそって円弧状に形成され、かつ、
外縁部４ａに相対する内縁部４ｂも、外縁部４ａと同様
に円弧状に形成されており、その内縁部４ｂがテストボ
ード１の上面中心部１ａに近接している。すなわち、回
路基板４は、扇形のような平面形状とされている。ま
た、回路基板４は、図２によく示されるように、スペー
サ４ｃを介してテストボード１の上面周辺部１ｂと接続
されており、このスペーサ４ｃによって回路基板４が直
接テストボード１と接触することのないようになされて
いる。なお、スペーサ４ｃに代えてコネクタを介して回
路基板４が接続されていてもよい。このような回路基板
４およびＤＵＴ３がテストボード１上の各所定位置に搭
載された状況で入出力信号に基づく測定が行われてお
り、テストヘッド２からの信号は、テストボード１を通
じつつ回路基板４を介してＤＵＴ３に入出力されてい
る。
【００２４】要点について説明すると、ＤＵＴ３の電気
的特性を測定する際、回路基板４は、ＬＳＩテスタにお
ける円板状のテストボード１に装着された状態で用いら
れる。つまり、テストボード１の上面中心部１ａには、
ＤＵＴ３が装着される一方、回路基板４は、テストボー
ド１の上面中心部１ａ以外の上面周辺部１ｂに相対して
搭載される。そして、回路基板４の基板面には、測定信
号に電気的な各種処理を施すための回路が組み込まれて
いるが、そのような回路基板４の平面形状は、テストボ
ード１の外周にそった円弧状の外縁部４ａおよび内縁部
４ｂを有して扇形に形成されている。すなわち、回路基
板４は、テストボード１における上面周辺部１ｂの配置
スペースに整合した扇形の形状とされており、限られた
配置スペースを余すことなく利用可能な平面形状とされ
ている。
的特性を測定する際、回路基板４は、ＬＳＩテスタにお
ける円板状のテストボード１に装着された状態で用いら
れる。つまり、テストボード１の上面中心部１ａには、
ＤＵＴ３が装着される一方、回路基板４は、テストボー
ド１の上面中心部１ａ以外の上面周辺部１ｂに相対して
搭載される。そして、回路基板４の基板面には、測定信
号に電気的な各種処理を施すための回路が組み込まれて
いるが、そのような回路基板４の平面形状は、テストボ
ード１の外周にそった円弧状の外縁部４ａおよび内縁部
４ｂを有して扇形に形成されている。すなわち、回路基
板４は、テストボード１における上面周辺部１ｂの配置
スペースに整合した扇形の形状とされており、限られた
配置スペースを余すことなく利用可能な平面形状とされ
ている。
【００２５】したがって、上記説明した半導体デバイス
測定用の回路基板４によれば、テストボード１における
上面周辺部１ｂの配置スペースに整合した形状の回路基
板４は、限られた配置スペースを存分に利用できる扇形
の平面形状とされるので、そのような限られたテストボ
ード１上の配置スペースを有効に利用しつつ、その回路
基板４の基板面に大規模な回路を組み込むことができ、
ひいては、ＤＵＴ３の測定性能を向上させることができ
る。
測定用の回路基板４によれば、テストボード１における
上面周辺部１ｂの配置スペースに整合した形状の回路基
板４は、限られた配置スペースを存分に利用できる扇形
の平面形状とされるので、そのような限られたテストボ
ード１上の配置スペースを有効に利用しつつ、その回路
基板４の基板面に大規模な回路を組み込むことができ、
ひいては、ＤＵＴ３の測定性能を向上させることができ
る。
【００２６】次に、図３は、本願発明にかかる半導体デ
バイス測定用の回路基板を用いたＬＳＩテスタの他の実
施形態を示した外観平面図であって、この図を参照して
他の実施形態について説明する。なお、この他の実施形
態については、先に説明した実施形態と回路基板のみが
相違する点であることから、回路基板以外の部材につい
ては、図１と同一の符号を付してその詳細な説明を省略
する。
バイス測定用の回路基板を用いたＬＳＩテスタの他の実
施形態を示した外観平面図であって、この図を参照して
他の実施形態について説明する。なお、この他の実施形
態については、先に説明した実施形態と回路基板のみが
相違する点であることから、回路基板以外の部材につい
ては、図１と同一の符号を付してその詳細な説明を省略
する。
【００２７】図３に示すように、回路基板１４は、外縁
部１４ａおよび内縁部１４ｂを内外周としてドーナツ形
に形成されており、その中空部がテストボード１の上面
中心部１ａに相対してテストボード１上に搭載されてい
る。
部１４ａおよび内縁部１４ｂを内外周としてドーナツ形
に形成されており、その中空部がテストボード１の上面
中心部１ａに相対してテストボード１上に搭載されてい
る。
【００２８】このような他の実施形態によれば、テスト
ボード１における上面周辺部１ｂの配置スペース全体に
わたってドーナツ形の回路基板４が配置されるので、そ
のような回路基板１４の基板面は、限られた配置スペー
スを余すことなく最大限に拡充されることとなり、より
大幅に大規模な回路を回路基板１４に組み込むことがで
きる。
ボード１における上面周辺部１ｂの配置スペース全体に
わたってドーナツ形の回路基板４が配置されるので、そ
のような回路基板１４の基板面は、限られた配置スペー
スを余すことなく最大限に拡充されることとなり、より
大幅に大規模な回路を回路基板１４に組み込むことがで
きる。
【図１】本願発明にかかる半導体デバイス測定用の回路
基板を用いたＬＳＩテスタの一実施形態を示した外観平
面図である。
基板を用いたＬＳＩテスタの一実施形態を示した外観平
面図である。
【図２】図１におけるＸ−Ｘ断面を示した断面図であ
る。
る。
【図３】本願発明にかかる半導体デバイス測定用の回路
基板を用いたＬＳＩテスタの他の実施形態を示した外観
平面図である。
基板を用いたＬＳＩテスタの他の実施形態を示した外観
平面図である。
【図４】従来におけるＬＳＩテスタのテストボード周辺
を示した外観平面図である。
を示した外観平面図である。
１ テストボード １ａ 上面中心部 １ｂ 上面周辺部 ２ テストヘッド ３ ＤＵＴ（半導体デバイス） ４ 回路基板 ４ａ 外縁部 ４ｂ 内縁部 １４ 回路基板
Claims (2)
- 【請求項１】 半導体デバイスの電気的特性を測定する
際、円板状のテストボードとともに用いられるととも
に、そのテストボードの上面中心部に上記半導体デバイ
スが装着された状態で、上記テストボードの上面中心部
以外の上面周辺部に相対して搭載される半導体デバイス
測定用の回路基板であって、 上記テストボードの外周形状に同調して湾曲した輪郭形
状の外縁部を有し、かつ、上記テストボードの上面中心
部に近接しつつ、上記外縁部に相対して湾曲した輪郭形
状の内縁部を有することを特徴とする、半導体デバイス
測定用の回路基板。 - 【請求項２】 上記外縁部および上記内縁部を内外周と
して環状に形成されている、請求項１に記載の半導体デ
バイス測定用の回路基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10029603A JPH11233575A (ja) | 1998-02-12 | 1998-02-12 | 半導体デバイス測定用の回路基板 |
| TW090208509U TW481353U (en) | 1998-02-12 | 1998-12-19 | Circuit board for testing a semiconductor device |
| KR1019980057503A KR100573053B1 (ko) | 1998-02-12 | 1998-12-23 | 반도체장치 측정용의 회로기판 |
| CNB98111766XA CN1185498C (zh) | 1998-02-12 | 1998-12-28 | 测定半导体器件用的电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10029603A JPH11233575A (ja) | 1998-02-12 | 1998-02-12 | 半導体デバイス測定用の回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233575A true JPH11233575A (ja) | 1999-08-27 |
Family
ID=12280653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10029603A Pending JPH11233575A (ja) | 1998-02-12 | 1998-02-12 | 半導体デバイス測定用の回路基板 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH11233575A (ja) |
| KR (1) | KR100573053B1 (ja) |
| CN (1) | CN1185498C (ja) |
| TW (1) | TW481353U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102176472B1 (ko) * | 2014-01-28 | 2020-11-09 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 발광장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3382059B2 (ja) * | 1995-04-28 | 2003-03-04 | 株式会社アドバンテスト | 半導体試験装置 |
-
1998
- 1998-02-12 JP JP10029603A patent/JPH11233575A/ja active Pending
- 1998-12-19 TW TW090208509U patent/TW481353U/zh not_active IP Right Cessation
- 1998-12-23 KR KR1019980057503A patent/KR100573053B1/ko not_active IP Right Cessation
- 1998-12-28 CN CNB98111766XA patent/CN1185498C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1185498C (zh) | 2005-01-19 |
| KR100573053B1 (ko) | 2006-08-21 |
| CN1227923A (zh) | 1999-09-08 |
| TW481353U (en) | 2002-03-21 |
| KR19990071445A (ko) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7960986B2 (en) | Methods and apparatus for multi-modal wafer testing | |
| US6373143B1 (en) | Integrated circuit having wirebond pads suitable for probing | |
| TW201448082A (zh) | 平面延伸電導體超越基材邊緣的方法和設備 | |
| JPH07263506A (ja) | 集積回路のテスト装置 | |
| JP2000164620A (ja) | 半導体集積回路装置及び半導体集積回路装置の組立方法 | |
| JP2003007784A (ja) | 半導体検査装置 | |
| JPH11233575A (ja) | 半導体デバイス測定用の回路基板 | |
| JP2657315B2 (ja) | プローブカード | |
| JP3130769B2 (ja) | 半導体装置 | |
| JP2557685B2 (ja) | プロ−ブカ−ド | |
| TW202426933A (zh) | 改善熱變形之剛性探針卡 | |
| JPH07111280A (ja) | プローブカード | |
| KR20030068629A (ko) | 테스트 보드 어셈블리 | |
| JP2000323535A (ja) | ウエハ測定用ボード | |
| JPH04288847A (ja) | 半導体試験装置 | |
| JPH06222109A (ja) | 集積回路 | |
| KR950009876Y1 (ko) | 반도체 테스트 장비의 테스트 보드장치 | |
| JP2003294808A (ja) | Ｂｇａタイプｉｃの測定用位置決め機能付ｉｃソケット | |
| KR20040022647A (ko) | 집적 회로 칩 테스트를 위한 캔티레버형 푸르브 카드 | |
| JPS62219942A (ja) | ウエハ−状態における半導体集積回路 | |
| JPH05302939A (ja) | プローブカードおよび高周波素子の測定法 | |
| JP2978883B1 (ja) | 半導体装置 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| JPH0835988A (ja) | 検査プローバ | |
| JP2002176078A (ja) | プローブカード |