CN1185498C - 测定半导体器件用的电路板 - Google Patents

测定半导体器件用的电路板 Download PDF

Info

Publication number
CN1185498C
CN1185498C CNB98111766XA CN98111766A CN1185498C CN 1185498 C CN1185498 C CN 1185498C CN B98111766X A CNB98111766X A CN B98111766XA CN 98111766 A CN98111766 A CN 98111766A CN 1185498 C CN1185498 C CN 1185498C
Authority
CN
China
Prior art keywords
circuit board
test board
board
semiconductor device
central part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB98111766XA
Other languages
English (en)
Other versions
CN1227923A (zh
Inventor
太田明男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1227923A publication Critical patent/CN1227923A/zh
Application granted granted Critical
Publication of CN1185498C publication Critical patent/CN1185498C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种电路板是在测定DUT3电特性时,在使用圆板状测试台1的同时,以在其测试台1上面中心部1a上安装DUT3的状态,相对装载在测试台1上面中心部1a以外上面周边部1b的测定半导体器件用的电路板4,具有沿测试台1外周圆弧状的外缘部4a,并且接近测试台1上面中心部1b,有相对上述外缘部4a的圆弧状内缘部4b,其整体的平面形状形成扇形。该电路板在LSI测试器中有效利用被限定的测试台上的配置空间也可安装大规模电路。

Description

测定半导体器件用的电路板
技术领域
本发明涉及如LSI和IC等半导体器件在进行功能确认·特性评价时使用的测定半导体器件用的电路板。
背景技术
以往,为进行称为LSI和IC等的半导体器件的功能确认和特性评价,测定电特性的装置使用所谓LSI测试器,是在一般的LSI测试器中,在作业位置上具备圆板状的测试台。在测试台的上面中心部通过插座装载上述半导体器件,由作业位置开始通过测试台,向半导体器件输入输出测试样品信号等。
具体来说,是在作业位置内,具备圆筒型的测试头,在该测试头上装载上述测试台。而且,测试头装备测定上述半导体器件必要的接口卡,来自该接口卡的测试样品信号等通过测试台向半导体器件的端子输入、输出。为使信号路线最短对测定性能影响大的输入输出接口,安装在紧邻半导体器件附近的测试头上。
在这种LSI测试器中,使用测定半导体器件用的电路板,该电路板安装在测试台上面中心部以外的周边部,通过电路板传送信号。该电路板是与一般的印刷电路布线板相同的矩形平板状,在该板上,安装对测试信号施行各种处理的模拟电路。由于利用这样的电路板,希望提高信号测定处理的效率。
图4表示以往的LSI测试器的测试台的外观俯视图,如该图所示那样,测试台90形成圆板状,在其上面中心部90a装载被测定的半导体器件91。另外,电路板92为相对搭载在测试台90的上面中心部90a以外的上面周边部90b的位置。
但是,上述以往的LSI测试器中,使用的测定半导体器件的电路板,具有以下不足之处。
也就是,如图4所示那样,在测试台90的上面中心部90a装载是被测定物的半导体器件91,电路板92的配置空间使上面中心部90a以外的环形的上面周边部9b被限定。因此,对那样弯曲的配置空间的上面周边部90b,配置矩形平板状的电路板92时,自然存在其电路板92整体的纵横尺寸产生限定,应装入电路板92的电路必然被限制的问题。
发明内容
本发明鉴于上述考虑,以提供一种有效地利用被限定的测试台上的配置空间,也可装入大规模电路的测定半导体器件的电路板作为其目的。
为实现上述目的,在本申请发明中,提供以下技术手段。
也就是,由本发明提供的测定半导体器件用的电路板是,在测定半导体器件的电特性时,在同时使用圆板状的测试台时,用在其测试台的上面中心部装载上述半导体器件的状态,相对上述测试台的上面中心部以外的上面周边部装载的测定半导体器件用的电路板,其特征是,在电路板的板面,装设对测定信号进行处理的电路;电路板的形状与测试台的上面周边部的配置空间相匹配;有与上述测试台的外围形状同样曲线的轮郭形状的外缘部,并且接近上述测试台的上面中心部,有相对上述外缘部曲线的轮郭形状的内缘部。
上述技术手段讲述的由本发明提供的测定半导体器件的电路板,在测定半导体器件的电特性时,被用于如对LSI测试器的圆板状的测试台装载的状态。也就是,在测试台上面中心部,安装是测定对象的半导体器件,另一方面,相对测试台的上面中心部以外的上面周边部装载电路板。然后,在电路板的板面安装对测定时的信号施以各种处理的电路,那样的电路板的平面形状有与测试台的外围形状同样曲线的轮郭形状的外缘部,并且接近测试台的上面中心部,有相对外缘部曲线的轮郭形状的内缘部。也就是,电路板成为与测试台的上面周边部的配置空间相匹配的形状,作为其中一例,如成为扇形的形状,成为可充分利用无多余配置空间的平面形状。
因此,如按照由本发明提供的测定半导体器件用的电路板,由于是与测试台的上面周边部的配置空间相匹配形状的电路板,成为可充分利用有限的配置空间的平面形状,所以,能有效地利用被限定的配置空间,可在其电路板的板面安装大规模的电路,进而,可进一步提高半导体器件的测定性能。
还有,作为半导体器件,可适用于如LSI和IC等的集成电路芯片。
在理想的实施例中,上述测定半导体器件用的电路板,以上述外缘部及上述内缘部为内外周,形成环状。
如按照这样的测定半导体器件用的电路板,由于在测试台的上面周边部的配置空间的范围内配置环状的电路板,因此,其电路板的板面没有多余的被限定配置空间,可最大限度地利用配置空间,能够在电路板上安装较大尺寸的大规模电路。
附图说明
图1是表示使用关于本发明的测定半导体器件用的电路板的LSI测试器的一实施例的外观俯视图。
图2是表示图1的X-X剖面的剖视图。
图3是表示使用关于本发明的测定半导体器件用电路板的LSI测试器的另一实施例的外观俯视图。
图4是表示以往的LSI测试器的测试台周边的外观俯视图。
图中,1——测试台;1a——上面中心部;1b——上面周边部;2——测试头;3——DUT(半导体器件);4——电路板;4a——外缘部;4b——内缘部;14——电路板。
具体实施方式
下面,参照附图,详细说明本发明的其他特征及优点,具体说明关于本发明的理想的实施例。
图1是表示使用关于本申请发明的测定半导体器件电路板的LSI测试器的一实施例的外观俯视图,图2是表示图1的X-X剖面的剖视图。还有,LSI测试器本身是众所周知的已有技术,没有图示其整体。用本实施例表示的LSI测试器是为进行关于LSI和IC等的半导体器件的功能确认和特性评价而测定电特性的装置。
如图1及图2所示那样,LSI测试器具备在无图示的作业位置上的测试台,同时,在作业位置内,具备为安装测试台1的测试头2。测试台1装置在测试头2的上面。另外,测试台1形成圆板状,在其上面中心1a装载作为被测定物的半导体器件3(下面将Device Under Test简略称为「DUT」)。另外,测定半导体器件用的电路板4安装在测试台的上面中心部1a以外的上面周边部1b。
测试台1是用如玻璃环氧材料等制成圆板状,由无图示的作业位置开始中转对DUT3的输入输出信号。在该测试台1的上面中心部1a,设置无图示的插座,通过该插座,在装载DUT3时,接通电路。并且,测试台1的上面周边部1b作为配置电路板4的空间,接近测试台1的外围的狭小部分,不可能配置。通过这样的测试台1由下面叙述的测试头2对DUT3输入输出信号。
测试头2有圆筒型的外形,其内部虽未图示、但装备有为测定DUT3必需的接口卡,作为一例是装备带插针的电子卡。来自该接口卡的信号通过上述测试台向DUT3的无图示的端子输入输出。也就是,为使信号路线最短,将对测定性能影响大的输入输出接口等,安装在离DUT3最近的测试头2的位置上。
DUT3例如是称之为LSI和IC等的集成电路芯片,适用于存储器、微处理器、或ASIC等的逻辑器件、或模拟·数字等混杂的逻辑器件。
电路板4是作为DUT3的测定操作等而准备的,与一般的印刷电路布线板同样,在板面上安装如模拟电路等,但是其外观形状与一般的电路板不同。也就是,电路板4的外缘部4a沿着测试台1的外周形成圆弧状,并且,相对外缘部4a的内缘部4b也形成与外缘部4a同样的圆弧状,其内缘部4b接近测试台1的上面中心部1a。也就是,电路板4成为扇形那样的平面形状。并且,电路板4如图2所示那样,通过支撑4c连接测试台1的上面周边部1b,由于该支撑4c,电路板4不直接接触测试台1。还有,也可通过代替支撑4c的连接器连接电路板4。用在测试台1上的各规定位置安装这样的电路板4及DUT3,根据输入输出信号进行测定,来自测试头2的信号通过经测试台1的电路板,向DUT3输入输出。
当说明有关要点时,在测定DUT3的电特性时,在安装LSI测试器的圆板状的测试台1的状态下使用电路板4。也就是,在测试台1的上面中心部1a,装载DUT3,另外,在测试台1的上面中心部1a以外的上面周边部1b装载电路板4。然后,在电路板4的板面,安装对测定信号施以各种处理的电路,但是,其电路板4的平面形状形成沿测试台1的外周,有圆弧状的外缘部4a及内缘部4b的扇形。也就是,电路板4作为与测试台1的上面周边部1b的配置空间相匹配的扇形形状,成为没有多余的,充分利用被限定配置空间的平面形状。
因此,如按照上述说明的测定半导体器件的电路板4,由于与测试台1的上面周边部1b的配置空间相匹配的形状的电路板4作为可充分利用被限定的配置空间的扇形的平面形状,因此,能有效利用其被限定的测试台1上的配置空间,同时可在其电路板4的板面上安装大规模电路,进而,能够提高DUT3的测定性能。
下面,图3是表示使用关于本申请发明的测定半导体器件的电路板的LSI测试器的另一实施例的外观俯视图。参照该图,说明有关其他的实施例。还有,关于该其他的实施例,仅说明与上述的实施例电路板不同之处,省略电路板以外的部分与图1相同符号的其详细说明。
如图3所示那样,电路板14以外缘部14a及内缘部14b作为内外周,形成环形,其中空部相对测试台1的上面中心,安装在测试台1上。
如按照这样的其他实施例,由于在测试台1的上面周边部1b的配置空间整体范围内配置环形的电路板4,那样的电路板14的板面,没有多余的被限定的配置空间,最大限度地利用配置空间,能够在电路板14上安装较大尺寸的大规模电路。

Claims (2)

1.一种测定半导体器件用的电路板,在测定半导体器件的电特性时,以其在测试台的上面中心部装载上述半导体器件的状态,相对上述测试台的上面中心部以外的上面周边部装载的半导体器件测定用的电路板,其特征在于:
在电路板的板面,装设对测定信号进行处理的电路;
电路板的形状与测试台的上面周边部的配置空间相匹配;
具有与上述测试台的外围形状同样曲线轮郭形状的外缘部,并且接近上述测试台的上面中心部,有相对上述外缘部曲线轮郭形状的内缘部。
2.根据权利要求1所述的测定半导体器件用的电路板,其特征在于,以上述外缘部及上述内缘部作为内外周,形成环状。
CNB98111766XA 1998-02-12 1998-12-28 测定半导体器件用的电路板 Expired - Fee Related CN1185498C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10029603A JPH11233575A (ja) 1998-02-12 1998-02-12 半導体デバイス測定用の回路基板
JP029603/1998 1998-02-12

Publications (2)

Publication Number Publication Date
CN1227923A CN1227923A (zh) 1999-09-08
CN1185498C true CN1185498C (zh) 2005-01-19

Family

ID=12280653

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB98111766XA Expired - Fee Related CN1185498C (zh) 1998-02-12 1998-12-28 测定半导体器件用的电路板

Country Status (4)

Country Link
JP (1) JPH11233575A (zh)
KR (1) KR100573053B1 (zh)
CN (1) CN1185498C (zh)
TW (1) TW481353U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150089674A (ko) * 2014-01-28 2015-08-05 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 발광장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382059B2 (ja) * 1995-04-28 2003-03-04 株式会社アドバンテスト 半導体試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150089674A (ko) * 2014-01-28 2015-08-05 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 발광장치
KR102176472B1 (ko) 2014-01-28 2020-11-09 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 발광장치

Also Published As

Publication number Publication date
KR100573053B1 (ko) 2006-08-21
CN1227923A (zh) 1999-09-08
JPH11233575A (ja) 1999-08-27
TW481353U (en) 2002-03-21
KR19990071445A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
US6762612B2 (en) Probe contact system having planarity adjustment mechanism
US20020050832A1 (en) Probe contact system having planarity adjustment mechanism
US20040017216A1 (en) Multi-socket board for open/short tester
CN1185498C (zh) 测定半导体器件用的电路板
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
KR101399542B1 (ko) 프로브 카드
CN2881651Y (zh) 用于电气封装体的电性测试的测试插座
JPS62269075A (ja) プリント基板検査装置
US20080036483A1 (en) Probe card for flip chip testing
JP2002214274A (ja) 回路配線の検査方法
JPH10221369A (ja) コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置
JP2520823B2 (ja) 半導体ウエハ―測定方法
JPH0636581Y2 (ja) プロ−ブボ−ド
TW202316129A (zh) 晶片檢測裝置
JPH01201166A (ja) プローブカード
JPH04252964A (ja) テスターヘッド
JPH067067U (ja) プローブカード
CN1196939C (zh) 组合式零件测试装置
JPH07130800A (ja) プローブカード
JPH0714922Y2 (ja) サーフェイスマウント半導体素子の測定用アダプタ
JPH02165060A (ja) プローブカード
JPS62162979A (ja) 個別エア−シリンダ方式汎用フイクスチヤ
Woolls-King Inspection tests production
KR20010065678A (ko) 비트 맵퍼 및 프로브스테이션 접속장치
US20030107035A1 (en) Semiconductor chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050119

Termination date: 20111228