JPH11232128A - 装置内データパリティ監視回路 - Google Patents
装置内データパリティ監視回路Info
- Publication number
- JPH11232128A JPH11232128A JP10027615A JP2761598A JPH11232128A JP H11232128 A JPH11232128 A JP H11232128A JP 10027615 A JP10027615 A JP 10027615A JP 2761598 A JP2761598 A JP 2761598A JP H11232128 A JPH11232128 A JP H11232128A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parity
- data
- circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 回路規模の増大と信頼性の低下とを招くこと
なく、データ監視を行うことが可能な装置内データパリ
ティ監視回路を提供する。 【解決手段】 送信部１のビット長変換回路１１はデー
タ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビ
ット以上のビット幅に変換する。パリティ計数回路１２
はフレーム信号を基にデータのフレーム単位でｎ本のパ
リティ信号を演算する。付加回路１３はフレーム信号と
パリティ信号とを多重してデータ制御信号を出力する。
受信部２のビット長変換回路２１は受信したデータ制御
信号からｎ＋１ビット以上のビット幅の信号を検出し、
受信フレーム信号を出力する。分離回路２２は受信フレ
ーム信号を基にデータ制御信号からパリティ信号を分離
する。パリティ検出回路２３は受信フレーム信号を基に
受信したデータ信号から受信パリティを演算し、その受
信パリティとパリティ信号とを比較する。
なく、データ監視を行うことが可能な装置内データパリ
ティ監視回路を提供する。 【解決手段】 送信部１のビット長変換回路１１はデー
タ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビ
ット以上のビット幅に変換する。パリティ計数回路１２
はフレーム信号を基にデータのフレーム単位でｎ本のパ
リティ信号を演算する。付加回路１３はフレーム信号と
パリティ信号とを多重してデータ制御信号を出力する。
受信部２のビット長変換回路２１は受信したデータ制御
信号からｎ＋１ビット以上のビット幅の信号を検出し、
受信フレーム信号を出力する。分離回路２２は受信フレ
ーム信号を基にデータ制御信号からパリティ信号を分離
する。パリティ検出回路２３は受信フレーム信号を基に
受信したデータ信号から受信パリティを演算し、その受
信パリティとパリティ信号とを比較する。
Description
【０００１】
【発明の属する技術分野】本発明は装置内データパリテ
ィ監視回路に関し、特に一般的なディジタル信号処理装
置のパッケージ間やパッケージ内のブロック間でやりと
りされるデータの監視を行う監視回路に関する。
ィ監視回路に関し、特に一般的なディジタル信号処理装
置のパッケージ間やパッケージ内のブロック間でやりと
りされるデータの監視を行う監視回路に関する。
【０００２】
【従来の技術】一般に、ディジタル信号処理装置として
は、信号の多重処置や分離処置、及び編集処理等を行う
機能を備えた装置がある。この装置の中には装置内に自
己監視機能を持ち、パッケージ間やパッケージ内のブロ
ック間での故障情報を装置外部に警報として伝達した
り、故障箇所の切り分けを自装置内で行って故障パッケ
ージの特定や故障箇所の迂回を自動で行うことが必要な
装置がある。
は、信号の多重処置や分離処置、及び編集処理等を行う
機能を備えた装置がある。この装置の中には装置内に自
己監視機能を持ち、パッケージ間やパッケージ内のブロ
ック間での故障情報を装置外部に警報として伝達した
り、故障箇所の切り分けを自装置内で行って故障パッケ
ージの特定や故障箇所の迂回を自動で行うことが必要な
装置がある。
【０００３】上記のパッケージ間やパッケージ内のブロ
ック間でやりとりされるデータの監視機能としては、パ
リティ監視方式がある。このパリティ監視方式では監視
区間のデータ転送の状況によって、縦パリティと横パリ
ティとが存在し、これらが用途に応じて使い分けられて
いる。
ック間でやりとりされるデータの監視機能としては、パ
リティ監視方式がある。このパリティ監視方式では監視
区間のデータ転送の状況によって、縦パリティと横パリ
ティとが存在し、これらが用途に応じて使い分けられて
いる。
【０００４】縦パリティは１〜ｎ本のデータ信号に対し
て１本のパリティ信号を追加して監視するものであり、
送受信回路に当たるパリティ送出回路とパリティのチェ
ック回路とが比較的簡単に実現することができるので、
回路規模が少なくて良い。
て１本のパリティ信号を追加して監視するものであり、
送受信回路に当たるパリティ送出回路とパリティのチェ
ック回路とが比較的簡単に実現することができるので、
回路規模が少なくて良い。
【０００５】また、横パリティはデータの空きタイムス
ロットに、ある一定区間のデータのパリティ演算結果を
挿入し、送受信の監視を実現するものであり、縦パリテ
ィのような余分なパリティ信号の追加は必要ない。
ロットに、ある一定区間のデータのパリティ演算結果を
挿入し、送受信の監視を実現するものであり、縦パリテ
ィのような余分なパリティ信号の追加は必要ない。
【０００６】従来、上記のようなパッケージ間やパッケ
ージ内のブロック間でやりとりされるデータを監視する
装置内データパリティ監視回路としては、横パリティを
データと同時に送られるフレーム信号に多重して送る方
法をとるものがある。この方法については、特開平３−
５８５３６号公報に開示された技術等がある。
ージ内のブロック間でやりとりされるデータを監視する
装置内データパリティ監視回路としては、横パリティを
データと同時に送られるフレーム信号に多重して送る方
法をとるものがある。この方法については、特開平３−
５８５３６号公報に開示された技術等がある。
【０００７】上記の装置内データパリティ監視回路は、
図３に示すように、送信部３がフレーム同期回路３１
と、パリティ計数回路３２と、付加回路３３とから構成
され［図３（ａ）参照］、受信部４が同期検出回路４１
と、分離回路４２と、パリティ検出回路４３とから構成
されている［図３（ｂ）参照］。
図３に示すように、送信部３がフレーム同期回路３１
と、パリティ計数回路３２と、付加回路３３とから構成
され［図３（ａ）参照］、受信部４が同期検出回路４１
と、分離回路４２と、パリティ検出回路４３とから構成
されている［図３（ｂ）参照］。
【０００８】図４は上記の装置内データパリティ監視回
路の動作を示す図である。これら図３及び図４を参照し
て上記の装置内データパリティ監視回路の動作について
説明する。まず、送信部３においてはｎ本のデータ信号
ｃ１がパリティ計数回路３２に送られ、データのフレー
ム単位でｎ本のパリティ信号ｃ３が演算される。
路の動作を示す図である。これら図３及び図４を参照し
て上記の装置内データパリティ監視回路の動作について
説明する。まず、送信部３においてはｎ本のデータ信号
ｃ１がパリティ計数回路３２に送られ、データのフレー
ム単位でｎ本のパリティ信号ｃ３が演算される。
【０００９】また、データの先頭を示すフレーム信号ａ
２はフレーム同期回路３１とパリティ計数回路３２とに
送られ、フレーム同期回路３１でフレーム同期用信号ｃ
４に変換され、パリティ計数回路３２でデータのパリテ
ィ演算用同期信号として使用される。
２はフレーム同期回路３１とパリティ計数回路３２とに
送られ、フレーム同期回路３１でフレーム同期用信号ｃ
４に変換され、パリティ計数回路３２でデータのパリテ
ィ演算用同期信号として使用される。
【００１０】フレーム同期回路３１で変換されたフレー
ム同期用信号ｃ４は付加回路３３によってパリティ計数
回路３２から送られてきたパリティ信号ｃ３に多重さ
れ、データ制御信号ｃ５として出力される。
ム同期用信号ｃ４は付加回路３３によってパリティ計数
回路３２から送られてきたパリティ信号ｃ３に多重さ
れ、データ制御信号ｃ５として出力される。
【００１１】受信部４においては送信部３から送られて
きたデータ制御信号ｄ２が同期検出回路４１と分離回路
４２とに送られる。同期検出回路４１ではデータ制御信
号ｄ２から送信部３のフレーム同期回路３１で作られた
フレーム同期パターンを検出し、検出結果を受信フレー
ム信号ｄ３として分離回路４２に送る。
きたデータ制御信号ｄ２が同期検出回路４１と分離回路
４２とに送られる。同期検出回路４１ではデータ制御信
号ｄ２から送信部３のフレーム同期回路３１で作られた
フレーム同期パターンを検出し、検出結果を受信フレー
ム信号ｄ３として分離回路４２に送る。
【００１２】分離回路４２では受信フレーム信号ｄ３を
基にデータ制御信号ｄ２からパリティ信号ｄ４を分離し
てパリティ検出回路４３に送る。パリティ検出回路４３
では受信フレーム信号ｄ３を基に受信データｄ１から受
信パリティを演算し、送られてきたパリティ信号ｄ４と
比較して受信データｄ１が正常であることを確認し、そ
の確認結果をデータ一致信号ｄ５として出力する。
基にデータ制御信号ｄ２からパリティ信号ｄ４を分離し
てパリティ検出回路４３に送る。パリティ検出回路４３
では受信フレーム信号ｄ３を基に受信データｄ１から受
信パリティを演算し、送られてきたパリティ信号ｄ４と
比較して受信データｄ１が正常であることを確認し、そ
の確認結果をデータ一致信号ｄ５として出力する。
【００１３】
【発明が解決しようとする課題】上述した従来の装置内
データパリティ監視回路では、受信側でのフレームパル
スとパリティ演算信号との分離を行う分離回路にフレー
ム同期を確立する回路が必要となり、回路規模の増大と
信頼性の低下とを招いてしまう。
データパリティ監視回路では、受信側でのフレームパル
スとパリティ演算信号との分離を行う分離回路にフレー
ム同期を確立する回路が必要となり、回路規模の増大と
信頼性の低下とを招いてしまう。
【００１４】そこで、本発明の目的は上記の問題点を解
消し、回路規模の増大と信頼性の低下とを招くことな
く、パッケージ間やパッケージ内のブロック間でやりと
りされるデータを監視することができる装置内データパ
リティ監視回路を提供することにある。
消し、回路規模の増大と信頼性の低下とを招くことな
く、パッケージ間やパッケージ内のブロック間でやりと
りされるデータを監視することができる装置内データパ
リティ監視回路を提供することにある。
【００１５】
【課題を解決するための手段】本発明による装置内デー
タパリティ監視回路は、パッケージ間やパッケージ内の
ブロック間でやりとりされるｎ本（ｎは正の整数）のデ
ータ信号の監視を行う装置内データパリティ監視回路で
あって、前記データ信号の先頭を示すフレーム信号のビ
ット幅をｎ＋１ビット以上のビット幅に変換する変換手
段を送信側に備え、前記送信側から送られてきた信号か
ら前記ｎ＋１ビット以上のビット幅の信号を検出する検
出手段を受信側に備えている。
タパリティ監視回路は、パッケージ間やパッケージ内の
ブロック間でやりとりされるｎ本（ｎは正の整数）のデ
ータ信号の監視を行う装置内データパリティ監視回路で
あって、前記データ信号の先頭を示すフレーム信号のビ
ット幅をｎ＋１ビット以上のビット幅に変換する変換手
段を送信側に備え、前記送信側から送られてきた信号か
ら前記ｎ＋１ビット以上のビット幅の信号を検出する検
出手段を受信側に備えている。
【００１６】本発明による他の装置内データパリティ監
視回路は、パッケージ間やパッケージ内のブロック間に
おいて送信部と受信部との間でやりとりされるｎ本（ｎ
は正の整数）のデータ信号の監視を行う装置内データパ
リティ監視回路であって、前記データ信号の先頭を示す
フレーム信号のビット幅をｎ＋１ビット以上のビット幅
に変換する変換手段と、前記フレーム信号を基にデータ
信号のフレーム単位でｎ本のパリティ信号を演算するパ
リティ計数手段と、前記変換手段で変換された前記フレ
ーム信号と前記パリティ計数手段で演算されたパリティ
信号とを多重して前記受信部に送信する付加手段とを前
記送信部に備え、前記付加手段から送られてきた信号か
ら前記ｎ＋１ビット以上のビット幅の信号を検出する検
出手段と、前記検出手段で検出された信号を基に前記付
加手段から送られてきた信号から前記パリティ信号を分
離する分離手段と、前記検出手段で検出された信号を基
に前記送信部からのデータ信号から受信パリティを演算
しかつその受信パリティを前記分離手段で分離された前
記パリティ信号と比較するパリティ検出手段とを前記受
信部に備えている。
視回路は、パッケージ間やパッケージ内のブロック間に
おいて送信部と受信部との間でやりとりされるｎ本（ｎ
は正の整数）のデータ信号の監視を行う装置内データパ
リティ監視回路であって、前記データ信号の先頭を示す
フレーム信号のビット幅をｎ＋１ビット以上のビット幅
に変換する変換手段と、前記フレーム信号を基にデータ
信号のフレーム単位でｎ本のパリティ信号を演算するパ
リティ計数手段と、前記変換手段で変換された前記フレ
ーム信号と前記パリティ計数手段で演算されたパリティ
信号とを多重して前記受信部に送信する付加手段とを前
記送信部に備え、前記付加手段から送られてきた信号か
ら前記ｎ＋１ビット以上のビット幅の信号を検出する検
出手段と、前記検出手段で検出された信号を基に前記付
加手段から送られてきた信号から前記パリティ信号を分
離する分離手段と、前記検出手段で検出された信号を基
に前記送信部からのデータ信号から受信パリティを演算
しかつその受信パリティを前記分離手段で分離された前
記パリティ信号と比較するパリティ検出手段とを前記受
信部に備えている。
【００１７】すなわち、本発明の装置内データパリティ
監視回路は、従来の送信側に配置された付加回路にフレ
ーム信号用のシフトレジスタ回路を設け、通常データ幅
１ビットで伝送されるフレーム信号を、多重するパリテ
ィビットより多いビット幅で送っている。
監視回路は、従来の送信側に配置された付加回路にフレ
ーム信号用のシフトレジスタ回路を設け、通常データ幅
１ビットで伝送されるフレーム信号を、多重するパリテ
ィビットより多いビット幅で送っている。
【００１８】これによって、同一信号上のフレーム信号
とパリティビットとを簡単に分離することが可能とな
り、受信側で必要となっていたフレーム同期検出回路が
不要となる。よって、本発明では従来のパリティ監視回
路よりも回路規模を削減することが可能となり、信頼性
の低下を防ぐことが可能となる。
とパリティビットとを簡単に分離することが可能とな
り、受信側で必要となっていたフレーム同期検出回路が
不要となる。よって、本発明では従来のパリティ監視回
路よりも回路規模を削減することが可能となり、信頼性
の低下を防ぐことが可能となる。
【００１９】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
る装置内データパリティ監視回路の構成をブロック図で
ある。図１（ａ）は装置内データパリティ監視回路の送
信部の構成を示し、図１（ｂ）は装置内データパリティ
監視回路の受信部の構成を示し、図１（ｃ）は図１
（ｂ）の受信部のビット長変換回路の構成を示してい
る。
図面を参照して説明する。図１は本発明の一実施例によ
る装置内データパリティ監視回路の構成をブロック図で
ある。図１（ａ）は装置内データパリティ監視回路の送
信部の構成を示し、図１（ｂ）は装置内データパリティ
監視回路の受信部の構成を示し、図１（ｃ）は図１
（ｂ）の受信部のビット長変換回路の構成を示してい
る。
【００２０】これらの図において、送信部１はビット長
変換回路１１とパリティ計数回路１２と付加回路１３と
から構成され、受信部２はビット長変換回路２１と分離
回路２２とパリティ検出回路２３とから構成されてい
る。受信部２のビット長変換回路２１はｎ＋１シフトレ
ジスタ２１ａと、アンド回路２１ｂとから構成されてい
る。
変換回路１１とパリティ計数回路１２と付加回路１３と
から構成され、受信部２はビット長変換回路２１と分離
回路２２とパリティ検出回路２３とから構成されてい
る。受信部２のビット長変換回路２１はｎ＋１シフトレ
ジスタ２１ａと、アンド回路２１ｂとから構成されてい
る。
【００２１】図２は本発明の一実施例による装置内デー
タパリティ監視回路の動作を示すタイミングチャートで
ある。これら図１及び図２を参照して本発明の一実施例
による装置内データパリティ監視回路の動作について説
明する。
タパリティ監視回路の動作を示すタイミングチャートで
ある。これら図１及び図２を参照して本発明の一実施例
による装置内データパリティ監視回路の動作について説
明する。
【００２２】送信部１において、ビット長変換回路１１
はｎ本（ｎは正の整数）のデータ信号ａ１の先頭を示す
フレーム信号ａ２のビット幅をｎ＋１ビット以上のビッ
ト幅に変換し、変換した信号をフレーム信号ａ４として
付加回路１３に出力する。
はｎ本（ｎは正の整数）のデータ信号ａ１の先頭を示す
フレーム信号ａ２のビット幅をｎ＋１ビット以上のビッ
ト幅に変換し、変換した信号をフレーム信号ａ４として
付加回路１３に出力する。
【００２３】パリティ計数回路１２はフレーム信号ａ２
をデータ信号ａ１のパリティ演算用同期信号として使用
し、データのフレーム単位でｎ本のパリティ信号ａ３を
演算し、そのパリティ信号ａ３を付加回路１３に出力す
る。
をデータ信号ａ１のパリティ演算用同期信号として使用
し、データのフレーム単位でｎ本のパリティ信号ａ３を
演算し、そのパリティ信号ａ３を付加回路１３に出力す
る。
【００２４】付加回路１３はパリティ計数回路１２から
のパリティ信号ａ３とビット長変換回路１１からのフレ
ーム信号ａ４とを多重し、多重した信号をデータ制御信
号ａ５として伝送路（図示せず）に出力する。
のパリティ信号ａ３とビット長変換回路１１からのフレ
ーム信号ａ４とを多重し、多重した信号をデータ制御信
号ａ５として伝送路（図示せず）に出力する。
【００２５】受信部２において、ビット長変換回路２１
は受信したデータ制御信号ｂ２からｎ＋１ビット以上の
ビット幅の信号をｎ＋１シフトレジスタ２１ａ及びアン
ド回路２１ｂを用いて検出し、その検出結果を受信フレ
ーム信号ｂ３として分離回路２２及びパリティ検出回路
２３に出力する。
は受信したデータ制御信号ｂ２からｎ＋１ビット以上の
ビット幅の信号をｎ＋１シフトレジスタ２１ａ及びアン
ド回路２１ｂを用いて検出し、その検出結果を受信フレ
ーム信号ｂ３として分離回路２２及びパリティ検出回路
２３に出力する。
【００２６】分離回路２２はビット長変換回路２１から
の受信フレーム信号ｂ３を基にデータ制御信号ｂ２から
パリティ信号ｂ４を分離し、そのパリティ信号ｂ４をパ
リティ検出回路２３に出力する。
の受信フレーム信号ｂ３を基にデータ制御信号ｂ２から
パリティ信号ｂ４を分離し、そのパリティ信号ｂ４をパ
リティ検出回路２３に出力する。
【００２７】パリティ検出回路２３はビット長変換回路
２１からの受信フレーム信号ｂ３を基に受信したデータ
信号ｂ１から受信パリティを演算する。パリティ検出回
路２３は演算した受信パリティと分離回路２２で分離さ
れたパリティ信号ｂ４とを比較して受信したデータ信号
ｂ１が正常であることを確認し、その確認結果をデータ
一致信号ｂ５として出力する。
２１からの受信フレーム信号ｂ３を基に受信したデータ
信号ｂ１から受信パリティを演算する。パリティ検出回
路２３は演算した受信パリティと分離回路２２で分離さ
れたパリティ信号ｂ４とを比較して受信したデータ信号
ｂ１が正常であることを確認し、その確認結果をデータ
一致信号ｂ５として出力する。
【００２８】このように、送信部１においてビット長変
換回路１１でフレーム信号ａ２のビット幅をｎ＋１ビッ
ト以上のビット幅に変換し、付加回路１３でパリティ計
数回路１２からのパリティ信号ａ３に多重してデータ制
御信号ａ５として出力するとともに、受信部２において
ビット長変換回路２１でデータ制御信号ｂ２からｎ＋１
ビット以上のビット幅の信号を検出し、その検出結果を
基に分離回路２２でデータ制御信号ｂ２からパリティ信
号ｂ４を分離し、パリティ検出回路２３でデータ信号ｂ
１から演算した受信パリティとパリティ信号ｂ４とを比
較して受信したデータ信号ｂ１が正常であることを確認
することによって、フレーム信号ａ２を同期信号方式と
はせずに、単にフレーム信号ａ２のレベル幅を延ばすだ
けでパッケージ間やパッケージ内のブロック間でやりと
りされるデータを監視することができる。
換回路１１でフレーム信号ａ２のビット幅をｎ＋１ビッ
ト以上のビット幅に変換し、付加回路１３でパリティ計
数回路１２からのパリティ信号ａ３に多重してデータ制
御信号ａ５として出力するとともに、受信部２において
ビット長変換回路２１でデータ制御信号ｂ２からｎ＋１
ビット以上のビット幅の信号を検出し、その検出結果を
基に分離回路２２でデータ制御信号ｂ２からパリティ信
号ｂ４を分離し、パリティ検出回路２３でデータ信号ｂ
１から演算した受信パリティとパリティ信号ｂ４とを比
較して受信したデータ信号ｂ１が正常であることを確認
することによって、フレーム信号ａ２を同期信号方式と
はせずに、単にフレーム信号ａ２のレベル幅を延ばすだ
けでパッケージ間やパッケージ内のブロック間でやりと
りされるデータを監視することができる。
【００２９】よって、本発明の一実施例による装置内デ
ータパリティ監視回路では回路規模の増大と信頼性の低
下とを招くことなく、パッケージ間やパッケージ内のブ
ロック間でやりとりされるデータを監視することができ
る。
ータパリティ監視回路では回路規模の増大と信頼性の低
下とを招くことなく、パッケージ間やパッケージ内のブ
ロック間でやりとりされるデータを監視することができ
る。
【００３０】
【発明の効果】以上説明したように本発明によれば、パ
ッケージ間やパッケージ内のブロック間でやりとりされ
るｎ本（ｎは正の整数）のデータ信号の監視を行う装置
内データパリティ監視回路において、送信側でデータ信
号の先頭を示すフレーム信号のビット幅をｎ＋１ビット
以上のビット幅に変換し、受信側で送信側から送られて
きた信号からｎ＋１ビット以上のビット幅の信号を検出
することによって、回路規模の増大と信頼性の低下とを
招くことなく、パッケージ間やパッケージ内のブロック
間でやりとりされるデータを監視することができるとい
う効果がある。
ッケージ間やパッケージ内のブロック間でやりとりされ
るｎ本（ｎは正の整数）のデータ信号の監視を行う装置
内データパリティ監視回路において、送信側でデータ信
号の先頭を示すフレーム信号のビット幅をｎ＋１ビット
以上のビット幅に変換し、受信側で送信側から送られて
きた信号からｎ＋１ビット以上のビット幅の信号を検出
することによって、回路規模の増大と信頼性の低下とを
招くことなく、パッケージ間やパッケージ内のブロック
間でやりとりされるデータを監視することができるとい
う効果がある。
【図１】（ａ）は本発明の一実施例による装置内データ
パリティ監視回路の送信部の構成を示すブロック図、
（ｂ）は本発明の一実施例による装置内データパリティ
監視回路の受信部の構成を示すブロック図、（ｃ）は
（ｂ）の受信部のビット長変換回路の構成を示すブロッ
ク図である。
パリティ監視回路の送信部の構成を示すブロック図、
（ｂ）は本発明の一実施例による装置内データパリティ
監視回路の受信部の構成を示すブロック図、（ｃ）は
（ｂ）の受信部のビット長変換回路の構成を示すブロッ
ク図である。
【図２】本発明の一実施例による装置内データパリティ
監視回路の動作を示すタイミングチャートである。
監視回路の動作を示すタイミングチャートである。
【図３】（ａ）は従来例による装置内データパリティ監
視回路の送信部の構成を示すブロック図、（ｂ）は従来
例による装置内データパリティ監視回路の受信部の構成
を示すブロック図である。
視回路の送信部の構成を示すブロック図、（ｂ）は従来
例による装置内データパリティ監視回路の受信部の構成
を示すブロック図である。
【図４】従来例による装置内データパリティ監視回路の
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
１ 送信部 ２ 受信部 １１ ビット長変換回路 １２ パリティ計数回路 １３ 付加回路 ２１ ビット長変換回路 ２１ａ ｎ＋１シフトレジスタ ２１ｂ アンド回路 ２２ 分離回路 ２３ パリティ検出回路
Claims (4)
- 【請求項１】 パッケージ間やパッケージ内のブロック
間でやりとりされるｎ本（ｎは正の整数）のデータ信号
の監視を行う装置内データパリティ監視回路であって、 前記データ信号の先頭を示すフレーム信号のビット幅を
ｎ＋１ビット以上のビット幅に変換する変換手段を送信
側に有し、 前記送信側から送られてきた信号から前記ｎ＋１ビット
以上のビット幅の信号を検出する検出手段を受信側に有
することを特徴とする装置内データパリティ監視回路。 - 【請求項２】 前記検出手段は、前記送信側から送られ
てきた信号をシフトするｎ＋１シフトレジスタと、前記
ｎ＋１シフトレジスタの各ビットの論理演算を行う演算
手段とを含むことを特徴とする請求項１記載の装置内デ
ータパリティ監視回路。 - 【請求項３】 パッケージ間やパッケージ内のブロック
間において送信部と受信部との間でやりとりされるｎ本
（ｎは正の整数）のデータ信号の監視を行う装置内デー
タパリティ監視回路であって、 前記データ信号の先頭を示すフレーム信号のビット幅を
ｎ＋１ビット以上のビット幅に変換する変換手段と、前
記フレーム信号を基にデータ信号のフレーム単位でｎ本
のパリティ信号を演算するパリティ計数手段と、前記変
換手段で変換された前記フレーム信号と前記パリティ計
数手段で演算されたパリティ信号とを多重して前記受信
部に送信する付加手段とを前記送信部に有し、 前記付加手段から送られてきた信号から前記ｎ＋１ビッ
ト以上のビット幅の信号を検出する検出手段と、前記検
出手段で検出された信号を基に前記付加手段から送られ
てきた信号から前記パリティ信号を分離する分離手段
と、前記検出手段で検出された信号を基に前記送信部か
らのデータ信号から受信パリティを演算しかつその受信
パリティを前記分離手段で分離された前記パリティ信号
と比較するパリティ検出手段とを前記受信部に有するこ
とを特徴とする装置内データパリティ監視回路。 - 【請求項４】 前記検出手段は、前記送信側から送られ
てきた信号をシフトするｎ＋１シフトレジスタと、前記
ｎ＋１シフトレジスタの各ビットの論理演算を行う演算
手段とを含むことを特徴とする請求項３記載の装置内デ
ータパリティ監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02761598A JP3769375B2 (ja) | 1998-02-09 | 1998-02-09 | 装置内データパリティ監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02761598A JP3769375B2 (ja) | 1998-02-09 | 1998-02-09 | 装置内データパリティ監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11232128A true JPH11232128A (ja) | 1999-08-27 |
| JP3769375B2 JP3769375B2 (ja) | 2006-04-26 |
Family
ID=12225854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02761598A Expired - Fee Related JP3769375B2 (ja) | 1998-02-09 | 1998-02-09 | 装置内データパリティ監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769375B2 (ja) |
-
1998
- 1998-02-09 JP JP02761598A patent/JP3769375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3769375B2 (ja) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| US4876686A (en) | Fault detection signal transmission system | |
| JPH11232128A (ja) | 装置内データパリティ監視回路 | |
| US6339600B1 (en) | Information transfer equipment | |
| JP2003289554A (ja) | テレビジョンカメラ装置の故障診断方法 | |
| JP3341326B2 (ja) | フレーム同期方法及び伝送装置 | |
| JPH0710061B2 (ja) | 多重分離回路 | |
| JPH03190437A (ja) | 入力信号周波数異常検出回路 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| KR100532290B1 (ko) | 이동통신 시스템에서 기지국의 동기 장치 및 방법 | |
| JP2531720B2 (ja) | デジタル多重変換装置の同期回路方式 | |
| JPS63167537A (ja) | 信号多重伝送方式 | |
| JPS5991752A (ja) | 伝送速度切替方式 | |
| JPH0927973A (ja) | テレビジョンカメラ装置の故障診断方法 | |
| JPH02222235A (ja) | スタッフ多重変換装置の監視装置 | |
| JP2003289555A (ja) | テレビジョンカメラ装置の故障診断方法 | |
| JPS62160833A (ja) | 従属同期形伝送装置の障害検出回路 | |
| JPS5991753A (ja) | 伝送速度切替方式 | |
| JPS5989053A (ja) | 同期・誤り検出装置 | |
| JPS59112743A (ja) | Ａｉｓ検出回路 | |
| JPH0514435A (ja) | 装置内監視方式 | |
| JPH05130114A (ja) | ポーリングデータ収集システム | |
| JPH10222386A (ja) | パリティエラー検出方式 | |
| JPH05146051A (ja) | 電力系統保護システム | |
| JP2002290421A (ja) | データ伝送異常監視方法及びシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |