JPS5991753A - 伝送速度切替方式 - Google Patents

伝送速度切替方式

Info

Publication number
JPS5991753A
JPS5991753A JP57202615A JP20261582A JPS5991753A JP S5991753 A JPS5991753 A JP S5991753A JP 57202615 A JP57202615 A JP 57202615A JP 20261582 A JP20261582 A JP 20261582A JP S5991753 A JPS5991753 A JP S5991753A
Authority
JP
Japan
Prior art keywords
circuit
speed
transmission
control
station
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57202615A
Other languages
English (en)
Inventor
Yoshiharu Adachi
足立 義治
Takehiko Kawamura
川村 武彦
Yuji Kubota
久保田 雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JAPANESE NATIONAL RAILWAYS<JNR>
Japan National Railways
NEC Corp
Nippon Kokuyu Tetsudo
Original Assignee
JAPANESE NATIONAL RAILWAYS<JNR>
Japan National Railways
NEC Corp
Nippon Kokuyu Tetsudo
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JAPANESE NATIONAL RAILWAYS<JNR>, Japan National Railways, NEC Corp, Nippon Kokuyu Tetsudo, Nippon Electric Co Ltd filed Critical JAPANESE NATIONAL RAILWAYS<JNR>
Priority to JP57202615A priority Critical patent/JPS5991753A/ja
Publication of JPS5991753A publication Critical patent/JPS5991753A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は中継口m−タ伝送速度の切替方式に関する。
一般に、多重化分離装置又は多重化集線分離装置は、端
末装置とセンター局に設けられる通信制御装置との間に
中継回線と変復調装置とを介して対向して設置される。
通信制御装置と、端末装置との間のデータ伝送において
は、回線の利用効率を上げる為に中継回線の通信速度を
よシ高速度とする場合が多い。このどき、通信速度が高
速となるほど、信号は回線の雑音等の影響を受は易すく
なシ、中継回線のデータ誤り率が増し、その通信速度で
のデータ伝送に支障を生じる。
この様なときに、データ伝送速度を低下させると、中継
回線のデータ誤シ率が減少する。従来は、一方の局から
対向局に電話等の手段を用いてデータ通信速度の低下を
連絡し、各々の局で個別に人手を介して多重化分離装置
あるいは多重化集線分離装置と、変復調装置との速度変
更を行なっている0 従来の方式では、中継回線の誤シ率の増大判定・対向局
への連絡、多重化分離装置あるいは多重化集線分離装置
および変復調装置の速度変更等、障害判定・復旧に人手
を介在させるため、データ伝送中の障害発生から障害復
旧までの中断時間が長く、データ伝送に支障上もたらす
うえにセンター局および対向局の両者に保守要員を配置
しなければならないという欠点がある。
本発明の目的は多重化分離装置・多重化集線分離装置を
用いたデータ通信システムにおいて中継回線の障害時に
人手の介在なしに障害を判定し変復調装置・多重化分離
装置または多重化集線分離装置の通信速度の自動的な変
更と障害による中断時間の短縮を図った通信速度切替方
式を提供することにある。
本発明の方式は、複数局間の中継回線の伝送品質劣化を
検出したときに伝送速度を凌更するだめの伝送速度切替
方式において、各局が、多重化分離手段と、変復調手段
と、伝送品質の劣化を検出する監視手段と、該監視手段
が相手局からの確認用制御信号を受信するかまたは伝送
品質の劣化を検出したとぎに自局の前記多重化分離手段
および変復調手段の伝送速度を低下させる速度制御手段
と、前記監視手段が伝送品質の劣化を検出したときには
前記確認用制御信号を発生し前記監視手段が相手局から
の確1紀用制御伯号に誤シを検出したときには前記確認
用制御信号を発生し誤シを検出しないときには応答用制
御信号を発生する制御信号発生手段と、前記確認用およ
び応答用制御信号を相手局に送出する送出手段とを備え
ている。
次に本発明について図面を参照して詳細に説明する。
第1図は本発明の詳細な説明するだめのシステム構成図
である。センター側に設けられた通(i制御装置1から
の低速回線2−17〜2.−nは多重化分離装置または
多重化集線分離装置3と接続される0この分離装置3と
端末側に設けられた多重化分離回路酊または多重化集線
分融装置10とは、高速変復調装置4+5+6および7
ならひに中継回線(高速回杵)82よひ9を弁して相互
fζ接続される。端床装叡12−1〜12−nは低速回
線11−1〜11−nを介して多重化分離装置または多
重化集線分離装置10と接続される。
第2図は、第1図に使用する多重化分離装置または多重
化集結分岨装飯3および10を示すフ゛ロック図である
。図において、分離装置は、低速回線対応に設けたレベ
ル変換回路13,14,15および16と、送受信回路
17,18.19および20と、多重化分離回路21と
、高速回線対応に設けた送受信口li¥522および2
3と、レベル変換回路24および25とを備えた従来の
分離装置に、フレーム監視回路26と、制御フレーム発
生回路27と、速度制御回路28と、レベル変換回路2
9および30とが付加されている。低速回想に入力され
だ低速データはレベル変換回路13,14.15および
16によpレベル変換されたあと、送受信回路17,1
8.19および20等で直並列変換され、多重化分離回
路21に送られる。多重化分離回路21では低速回線か
らの並列データが時分割多重化されて、高速回線用の送
受信回路22および23を介してレベル変換回路24.
25に送られレベル変換されて高速回線用変復調装置に
送出される。一方、中継回線8および9を介して対向局
から送られてきた多l化データは、レベル変換回路24
および25を介して送受信回路22および23で直並列
変換され、多重化分離回路21で各低速回線対応に分し
されて、各低速回想の送受信回路17,18.19およ
び20に送られ、ここで並直列変換されたあとレベル変
換回路13,14゜15および16を介して低速回線に
送出される。
次にフォールバック動作について説明する。例えは、第
1図に示すシステム構成において、多重化分離装置3が
中継回線8を介して対向局よシ受信したデータ中に誤シ
が多く、データ伝送カニ正常に行なわれなくなったとき
、データ通信速度をフォールバックしてデータ伝送を継
続させる場合について第5図のタイムチャートを参照し
て説明する0 第5図は第1図の多重化分離装置3のレベル変換回路2
4の送信部S2と受信部R2,多重化分離装置10のレ
ベル変換回路24の送信部Slおよび受信部R1の各部
の動作を示している。
通常、中継口?#8または9f:通して行なわれる多重
化分離装置3および1o間のデータ伝送においては、第
3図に示すようなフレーム構成を有する信号が使用され
る。これは、フレーム同期用の7ラグキヤラクタ31と
、アドレスキャラクタ32と、データを示す制御キャラ
クタ33と、多重化データ用の情報フィールド34と、
フレームチェックキャラクタ35とから構成される。
中継回線8を介して対向局から受信されたデータフレー
ムは送受信回路22の受信部に入力されたあと、フラグ
キャラクタ31が検出され、これに続くデータ列が直並
列変換されて多重化分離回路21およびフレーム監視回
路26に加えられる。
フレーム監視回路26では受信したデータの巡回符号検
査を行ない、受信フレーム中のフレームチェックキャラ
クタ35との照合を行ないフレーム誤シを検出する。こ
のとき、受信フレーム中に第5図に示した受信部R2の
動作のIlに斜線を付した如く誤ジが一定期間以上ある
と、フレーム監視回路26から制御フレーム発生回路2
7および速度制御回路28に該中継回線の瞑シ検出信号
が送出される。速度制御回路28はこの検出信号を受信
すると、多重化分離回路21および送受信回路22に対
して速度低下信号を第5図■の如く出力し、多重化分離
装置が高速変後調装置と授受するデータ信号の伝送速度
を低下させる。例えは、通常、9600(bit/5)
(7:)伝送速度トすると、4800 (b i t 
/ s )に低下させる。このとき、同時に、該変復調
装置4に対してもレベル変換回路29を介して速度低下
信号を送出し、変復調装置4の伝送速度を低下させる。
制御フレーム発生回路27は上記検出記号を受信すると
、該送受信回路22に対し、伝送速度低下後の中継回線
8.変復調装置4および6を含めた伝送路の状態を確認
するために制御フレームを送出する。送受信回路22は
、この制御フレームを受信すると、多重化分Am回路2
1からの多重化データを送信する替シに第5図の82の
如く、制御フレームA(第4図(a)参照)を出力し、
高速回線側変復調装置4.中継回線8を介して対向局に
送出する。このとき、対向局側の変復調装置6および多
重化分離装置10は従前の伝送速度で受信し第5図R1
の斜線部の如く、多重化分離装置内のフレーム監視回路
26では、フレーム誤シを一定時間以上検出することに
なシ、前述の多重化分離装置4の受信フレーム誤シ時の
動作と同様の過程によシ第5図■の如く速度低下信号が
出力され、変ゆ調装置6および多重化分離装置10の伝
送速度を低下せしめる。また、このとき、第5図の81
の様に制御フレームAが送出される。
この制御フレームAはフラグキャラクタ31と、アドレ
スキャラクタ32と、制御情報C1i示す制御キャラク
タ36と、フレームチェックキャラクタ35とから構成
されている。第5図のR2の様に制御フレームAを先に
送出した多重化分離装置3が、対向する多重化分離装置
1oがら制御フレームAを受信するとフレーム監視回路
26で制御フレームAの受信が確認され、且つ誤シが検
出されない場合には制御フレーム認識信号が第5図の◎
の如く制御フレーム発生回路27に送出される。この認
識信号を制御フレーム発生向jiis27が受信すると
、制御フレームB(第4図(b)参照)を第5図の82
の如く送出する。この制御フレームBは制御フレームA
と同様に送受信回f@22およびレベル変換回路24を
経て中継回線8に送信され、対向局の多重化分離装置3
内のフレーム監視回路26で認識される。制御フレーム
Bは制御フレームAと殆んど同様の構成であシ、制御キ
ャラクタ(C2) 37が異な多、制御キャラクタ(C
1)36の応答として用いられる。第5図のR1に示す
如く、多重化分離装置1oは、[相]にょ多速度低下信
号を受けて通信速度を低下させると、対自局の多重化分
重装・置3から送出された制御フレームAの制御キャラ
クタC1の受信が正しくなされることI/(なり、フレ
ーム監視回路26で制御フレームAが認識され、その認
識信号が第5図ののの如く、制御フレーム発生回路27
に送出される。
この認識信号を受けると制御フレーム発生回路27は今
迄出していた制御フレームAの%−F)に制御フレーム
Bを出力する。
以上の如く自局から対局に送出した制御フレームAに対
して対向局から制御フレームBの応答信号を受信し、こ
れを、フレーム監視回路26で認識すると、制御フレー
ム発生回路27に対し再び認識信号すなわち第5図の■
塘たは■が出力され。
制御フレームBの出力が停止される。これによシ送受信
回路22では制御フレームの替シに多重分離化回路21
の多重化データをレベル変換回路24に送出する。
第6図は本発明゛の一実施例を示すブロック図である。
まず、多1化処理について説明する。各低速回線CH1
〜CH4がらの各低速信号は、各インターフェース回路
101〜104に与えられレベル変換等の処理を受けた
あと送受信回路105および106に送出される。送受
信回路としては、1981年発行のインテル・コンポー
ネント・データ・カタログの第8−163負記戦のHD
LC/5DLCプロトコルコントローラ8273等を使
用できる。この送受信回路105および106において
、前記低速信号は直列信号から並列信号に変換される。
CPU(central  processingun
it)118の制御によシ各チャネルの並列信号は順に
データバス107に送出され、RAM(random 
access memory) 119の各アドレスに
各チャネルの並列信号が格納される。次に、このRAM
I 1 ”A容を適当なjiに並列信号として読み出す
ことによシ多重化処理が行なわれ、この多重化並列信号
を送受信回路115に与える。
送受信回路115は与えられた多重化並列信号を多重化
直列信号に変換して高速回線に送出する。
分離処理は、これ表全く逆の処理をrTなえはよいので
説明は省略する。
次に、速度切替動作について説明する0高速回線からの
高速信号のフレームは送受信回路115内のフレーム監
視回路によって監視されている。
今4、伝送品質の劣化すなわちフレーム監視回路でフレ
ーム誤シが一定時間以上続いたとすると、フレーム監視
回路から118に割シ込み信号が送出され、多重化分離
処理は中断されるとともにftOM(read onl
y memory)内の割込み処理プログラムに基づい
て、各種制御信号がRAM119内に構成され、高速回
線に送出される。さらに、システムタイミングコントロ
ーラ120を制御して伝送速度を変更する。さらに、速
度変更後に送られてくる制御信号によシ伝込品質を確認
したあと、中断していた多重化分離処理を続行する0以
上述べたように、本発明による通信速度切替方式によれ
は、多重化分離装置間の中継回線の誤シ率増大時、受信
側で回線の障害を自動的に判定し、それによシ先ず誤シ
受信側の通信速度を自動的に低下せしめたあと、対向局
側の通信速度を自動的に低下させることが出来、対向局
への連絡および多重化分離装置および変復調装置の速度
変更およびデータ伝送の復旧に人手を介在させる必要が
無くなシ、障害発生から障害復旧迄の時間を短縮し、且
つ、対向する両局に保守要員を配置する必要がなくなる
という効果がある。
【図面の簡単な説明】
第1図は本発明の詳細な説明するためのシステム構成図
、第2図は第1図に使用する多重化分離装置(または多
重化集線分離装置)を示すブロック図、第3図は第1図
のシステム構成における中継回想上に用いられるフレー
ム構成図、第4図(a)および(b)はフォールバック
方式の制御フレームの構成図、第5図は第1図のシステ
ム構成における多重化分離装置のフォールバック動作を
示すタイムチャートおよび第6図は本発明の一実施例を
示すブロック図である。 図において、1・・・・・・通信制御装置、2−1〜2
−n。 11−1〜11−n・・・・・・低速回線、3.10・
・・・・・多重化分離装置(又は多重化集線分離装置)
、4〜7・・・・・・高速変復調装置、8,9・・・・
・・中継回線、12−1〜12−n・・・・・・端末装
置、24,25,29,30・・・・・・レベル変換回
路、13〜16・・・・・・レベル変換回路、26・・
・・・・フレーム監視回路、17〜20送受信回路、2
7・・・・・・制御フレーム発生回路、21・・・・・
・多重化分離回路、28・・・・・・速度制御回路、2
2゜23.105,106,115,116・・・・・
・送受信回路、101〜104・・・・・・インタフェ
ース回路、117・・・・・・読出し専用メモ’J、1
18・・・・・・中央処理装置、119・・・・・・ラ
ンダム・アクセス・メモリ、120・・・・・・システ
ムタイミングコントローラ。 \、、−1−1′

Claims (1)

  1. 【特許請求の範囲】 複数局のうちの各局間の中継回線の伝送品質劣化の検出
    に応答し7て該轟局間の回線の伝送速度を変更するため
    の伝送速度切替方式において、それぞれの局が、多重化
    分離手段と、変復調手段と、伝送品質の劣化を検出する
    監視手段と、該監視手段による伝送品質劣化の検出に応
    答して確認用制御信号の発生と前記監視手段による前記
    相手局からの確認用制御信号における誤シの検出に応答
    して前記確認用制御信号の発生を行ない前記確認用制御
    信号における誤りの非検出に応答して応答用制御信号の
    発生を行なう制御信号発生手段と、前記確認用および前
    記応答用制御信号の前記相手局への送出を行なう送出手
    段と、該監視手段によるの 相手局からの確認用制御信号7受信または伝送品よび前
    記変復調手段のクロック周波数を低下させるクロック制
    御手段とを備えたことを特徴とする伝送速度切替方式。
JP57202615A 1982-11-18 1982-11-18 伝送速度切替方式 Pending JPS5991753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57202615A JPS5991753A (ja) 1982-11-18 1982-11-18 伝送速度切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57202615A JPS5991753A (ja) 1982-11-18 1982-11-18 伝送速度切替方式

Publications (1)

Publication Number Publication Date
JPS5991753A true JPS5991753A (ja) 1984-05-26

Family

ID=16460321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57202615A Pending JPS5991753A (ja) 1982-11-18 1982-11-18 伝送速度切替方式

Country Status (1)

Country Link
JP (1) JPS5991753A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233631A (ja) * 1987-03-05 1988-09-29 アメリカン テレフォン アンド テレグラフ カムパニー 広帯域パケット通信ネットワーク及び情報伝送方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233631A (ja) * 1987-03-05 1988-09-29 アメリカン テレフォン アンド テレグラフ カムパニー 広帯域パケット通信ネットワーク及び情報伝送方法

Similar Documents

Publication Publication Date Title
US5058104A (en) Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits
US4777633A (en) Base station for wireless digital telephone system
US5313456A (en) Data link protecting system
US4876686A (en) Fault detection signal transmission system
JP2988440B2 (ja) 端局装置
JPS5991753A (ja) 伝送速度切替方式
JPH0342533B2 (ja)
JPS5991754A (ja) 通信路切替方式およびその装置
JP2947311B2 (ja) リング形通信システムにおける子局監視システム
JPH0535614B2 (ja)
JPS5991755A (ja) 通信路切替方式およびその装置
JPH05344104A (ja) 伝送路切替装置
JPH0253338A (ja) 監視データ収集方式
JPH01212937A (ja) アドレス重複検出方式
JP3338193B2 (ja) ループ式伝送回線の障害検出方法
JPS59119935A (ja) 障害通知方式
JPH0535613B2 (ja)
JP2956698B1 (ja) 高速監視制御信号伝送装置
JPH0480571B2 (ja)
JPH04360337A (ja) リング通信システムの子局自動設定方式
JP3145849B2 (ja) 加入者線多重伝送装置の障害処理方式
JP2757826B2 (ja) 回線監視システム
JP2616695B2 (ja) 回線切替装置
JPH05292045A (ja) 中間中継装置
CA1339158C (en) Base station for wireless digital telephone system