JP3769375B2 - 装置内データパリティ監視回路 - Google Patents
装置内データパリティ監視回路 Download PDFInfo
- Publication number
- JP3769375B2 JP3769375B2 JP02761598A JP2761598A JP3769375B2 JP 3769375 B2 JP3769375 B2 JP 3769375B2 JP 02761598 A JP02761598 A JP 02761598A JP 2761598 A JP2761598 A JP 2761598A JP 3769375 B2 JP3769375 B2 JP 3769375B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- signal
- data
- unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は装置内データパリティ監視回路に関し、特に一般的なディジタル信号処理装置のパッケージ間やパッケージ内のブロック間でやりとりされるデータの監視を行う監視回路に関する。
【０００２】
【従来の技術】
一般に、ディジタル信号処理装置としては、信号の多重処置や分離処置、及び編集処理等を行う機能を備えた装置がある。この装置の中には装置内に自己監視機能を持ち、パッケージ間やパッケージ内のブロック間での故障情報を装置外部に警報として伝達したり、故障箇所の切り分けを自装置内で行って故障パッケージの特定や故障箇所の迂回を自動で行うことが必要な装置がある。
【０００３】
上記のパッケージ間やパッケージ内のブロック間でやりとりされるデータの監視機能としては、パリティ監視方式がある。このパリティ監視方式では監視区間のデータ転送の状況によって、縦パリティと横パリティとが存在し、これらが用途に応じて使い分けられている。
【０００４】
縦パリティは１〜ｎ本のデータ信号に対して１本のパリティ信号を追加して監視するものであり、送受信回路に当たるパリティ送出回路とパリティのチェック回路とが比較的簡単に実現することができるので、回路規模が少なくて良い。
【０００５】
また、横パリティはデータの空きタイムスロットに、ある一定区間のデータのパリティ演算結果を挿入し、送受信の監視を実現するものであり、縦パリティのような余分なパリティ信号の追加は必要ない。
【０００６】
従来、上記のようなパッケージ間やパッケージ内のブロック間でやりとりされるデータを監視する装置内データパリティ監視回路としては、横パリティをデータと同時に送られるフレーム信号に多重して送る方法をとるものがある。この方法については、特開平３−５８５３６号公報に開示された技術等がある。
【０００７】
上記の装置内データパリティ監視回路は、図３に示すように、送信部３がフレーム同期回路３１と、パリティ計数回路３２と、付加回路３３とから構成され［図３（ａ）参照］、受信部４が同期検出回路４１と、分離回路４２と、パリティ検出回路４３とから構成されている［図３（ｂ）参照］。
【０００８】
図４は上記の装置内データパリティ監視回路の動作を示す図である。これら図３及び図４を参照して上記の装置内データパリティ監視回路の動作について説明する。まず、送信部３においてはｎ本のデータ信号ｃ１がパリティ計数回路３２に送られ、データのフレーム単位でｎ本のパリティ信号ｃ３が演算される。
【０００９】
また、データの先頭を示すフレーム信号ａ２はフレーム同期回路３１とパリティ計数回路３２とに送られ、フレーム同期回路３１でフレーム同期用信号ｃ４に変換され、パリティ計数回路３２でデータのパリティ演算用同期信号として使用される。
【００１０】
フレーム同期回路３１で変換されたフレーム同期用信号ｃ４は付加回路３３によってパリティ計数回路３２から送られてきたパリティ信号ｃ３に多重され、データ制御信号ｃ５として出力される。
【００１１】
受信部４においては送信部３から送られてきたデータ制御信号ｄ２が同期検出回路４１と分離回路４２とに送られる。同期検出回路４１ではデータ制御信号ｄ２から送信部３のフレーム同期回路３１で作られたフレーム同期パターンを検出し、検出結果を受信フレーム信号ｄ３として分離回路４２に送る。
【００１２】
分離回路４２では受信フレーム信号ｄ３を基にデータ制御信号ｄ２からパリティ信号ｄ４を分離してパリティ検出回路４３に送る。パリティ検出回路４３では受信フレーム信号ｄ３を基に受信データｄ１から受信パリティを演算し、送られてきたパリティ信号ｄ４と比較して受信データｄ１が正常であることを確認し、その確認結果をデータ一致信号ｄ５として出力する。
【００１３】
【発明が解決しようとする課題】
上述した従来の装置内データパリティ監視回路では、受信側でのフレームパルスとパリティ演算信号との分離を行う分離回路にフレーム同期を確立する回路が必要となり、回路規模の増大と信頼性の低下とを招いてしまう。
【００１４】
そこで、本発明の目的は上記の問題点を解消し、回路規模の増大と信頼性の低下とを招くことなく、パッケージ間やパッケージ内のブロック間でやりとりされるデータを監視することができる装置内データパリティ監視回路を提供することにある。
【００１５】
【課題を解決するための手段】
本発明による装置内データパリティ監視回路の送信部は、パッケージ間やパッケージ内のブロック間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路であって、前記データ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビット以上のビット幅に変換する変換手段と、前記データ信号のフレーム単位でｎ本のパリティ信号を演算するパリティ計数回路と、前記変換手段で変換された前記フレーム信号と前記パリティ計数手段で演算されたパリティ信号とを多重して送信する付加手段とを有することを特徴とする。
また、本発明による装置内データパリティ監視回路の送信部は、パッケージ間やパッケージ内のブロック間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路であって、請求項１に記載の送信部から送られてきた信号から、前記ｎ＋１ビット以上のビット幅の信号を検出する検出手段と、前記検出手段で検出された信号を基に前記付加手段から送られてきた信号から前記パリティ信号を分離する分離手段と、前記検出手段で検出された信号を基に前記送信部からのデータ信号から受信パリティを演算しかつその受信パリティを前記分離手段で分離された前記パリティ信号と比較するパリティ検出手段とをすることを特徴とする。
【００１６】
本発明による他の装置内データパリティ監視回路は、パッケージ間やパッケージ内のブロック間において送信部と受信部との間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路であって、
前記データ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビット以上のビット幅に変換する変換手段と、前記フレーム信号を基にデータ信号のフレーム単位でｎ本のパリティ信号を演算するパリティ計数手段と、前記変換手段で変換された前記フレーム信号と前記パリティ計数手段で演算されたパリティ信号とを多重して前記受信部に送信する付加手段とを前記送信部に備え、
前記付加手段から送られてきた信号から前記ｎ＋１ビット以上のビット幅の信号を検出する検出手段と、前記検出手段で検出された信号を基に前記付加手段から送られてきた信号から前記パリティ信号を分離する分離手段と、前記検出手段で検出された信号を基に前記送信部からのデータ信号から受信パリティを演算しかつその受信パリティを前記分離手段で分離された前記パリティ信号と比較するパリティ検出手段とを前記受信部に備えている。
【００１７】
すなわち、本発明の装置内データパリティ監視回路は、従来の送信側に配置された付加回路にフレーム信号用のシフトレジスタ回路を設け、通常データ幅１ビットで伝送されるフレーム信号を、多重するパリティビットより多いビット幅で送っている。
【００１８】
これによって、同一信号上のフレーム信号とパリティビットとを簡単に分離することが可能となり、受信側で必要となっていたフレーム同期検出回路が不要となる。よって、本発明では従来のパリティ監視回路よりも回路規模を削減することが可能となり、信頼性の低下を防ぐことが可能となる。
【００１９】
【発明の実施の形態】
次に、本発明の一実施例について図面を参照して説明する。図１は本発明の一実施例による装置内データパリティ監視回路の構成をブロック図である。図１（ａ）は装置内データパリティ監視回路の送信部の構成を示し、図１（ｂ）は装置内データパリティ監視回路の受信部の構成を示し、図１（ｃ）は図１（ｂ）の受信部のビット長変換回路の構成を示している。
【００２０】
これらの図において、送信部１はビット長変換回路１１とパリティ計数回路１２と付加回路１３とから構成され、受信部２はビット長変換回路２１と分離回路２２とパリティ検出回路２３とから構成されている。受信部２のビット長変換回路２１はｎ＋１シフトレジスタ２１ａと、アンド回路２１ｂとから構成されている。
【００２１】
図２は本発明の一実施例による装置内データパリティ監視回路の動作を示すタイミングチャートである。これら図１及び図２を参照して本発明の一実施例による装置内データパリティ監視回路の動作について説明する。
【００２２】
送信部１において、ビット長変換回路１１はｎ本（ｎは正の整数）のデータ信号ａ１の先頭を示すフレーム信号ａ２のビット幅をｎ＋１ビット以上のビット幅に変換し、変換した信号をフレーム信号ａ４として付加回路１３に出力する。
【００２３】
パリティ計数回路１２はフレーム信号ａ２をデータ信号ａ１のパリティ演算用同期信号として使用し、データのフレーム単位でｎ本のパリティ信号ａ３を演算し、そのパリティ信号ａ３を付加回路１３に出力する。
【００２４】
付加回路１３はパリティ計数回路１２からのパリティ信号ａ３とビット長変換回路１１からのフレーム信号ａ４とを多重し、多重した信号をデータ制御信号ａ５として伝送路（図示せず）に出力する。
【００２５】
受信部２において、ビット長変換回路２１は受信したデータ制御信号ｂ２からｎ＋１ビット以上のビット幅の信号をｎ＋１シフトレジスタ２１ａ及びアンド回路２１ｂを用いて検出し、その検出結果を受信フレーム信号ｂ３として分離回路２２及びパリティ検出回路２３に出力する。
【００２６】
分離回路２２はビット長変換回路２１からの受信フレーム信号ｂ３を基にデータ制御信号ｂ２からパリティ信号ｂ４を分離し、そのパリティ信号ｂ４をパリティ検出回路２３に出力する。
【００２７】
パリティ検出回路２３はビット長変換回路２１からの受信フレーム信号ｂ３を基に受信したデータ信号ｂ１から受信パリティを演算する。パリティ検出回路２３は演算した受信パリティと分離回路２２で分離されたパリティ信号ｂ４とを比較して受信したデータ信号ｂ１が正常であることを確認し、その確認結果をデータ一致信号ｂ５として出力する。
【００２８】
このように、送信部１においてビット長変換回路１１でフレーム信号ａ２のビット幅をｎ＋１ビット以上のビット幅に変換し、付加回路１３でパリティ計数回路１２からのパリティ信号ａ３に多重してデータ制御信号ａ５として出力するとともに、受信部２においてビット長変換回路２１でデータ制御信号ｂ２からｎ＋１ビット以上のビット幅の信号を検出し、その検出結果を基に分離回路２２でデータ制御信号ｂ２からパリティ信号ｂ４を分離し、パリティ検出回路２３でデータ信号ｂ１から演算した受信パリティとパリティ信号ｂ４とを比較して受信したデータ信号ｂ１が正常であることを確認することによって、フレーム信号ａ２を同期信号方式とはせずに、単にフレーム信号ａ２のレベル幅を延ばすだけでパッケージ間やパッケージ内のブロック間でやりとりされるデータを監視することができる。
【００２９】
よって、本発明の一実施例による装置内データパリティ監視回路では回路規模の増大と信頼性の低下とを招くことなく、パッケージ間やパッケージ内のブロック間でやりとりされるデータを監視することができる。
【００３０】
【発明の効果】
以上説明したように本発明によれば、パッケージ間やパッケージ内のブロック間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路において、送信側でデータ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビット以上のビット幅に変換し、受信側で送信側から送られてきた信号からｎ＋１ビット以上のビット幅の信号を検出することによって、回路規模の増大と信頼性の低下とを招くことなく、パッケージ間やパッケージ内のブロック間でやりとりされるデータを監視することができるという効果がある。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施例による装置内データパリティ監視回路の送信部の構成を示すブロック図、（ｂ）は本発明の一実施例による装置内データパリティ監視回路の受信部の構成を示すブロック図、（ｃ）は（ｂ）の受信部のビット長変換回路の構成を示すブロック図である。
【図２】本発明の一実施例による装置内データパリティ監視回路の動作を示すタイミングチャートである。
【図３】（ａ）は従来例による装置内データパリティ監視回路の送信部の構成を示すブロック図、（ｂ）は従来例による装置内データパリティ監視回路の受信部の構成を示すブロック図である。
【図４】従来例による装置内データパリティ監視回路の動作を示すタイミングチャートである。
【符号の説明】
１ 送信部
２ 受信部
１１ ビット長変換回路
１２ パリティ計数回路
１３ 付加回路
２１ ビット長変換回路
２１ａ ｎ＋１シフトレジスタ
２１ｂ アンド回路
２２ 分離回路
２３ パリティ検出回路
【発明の属する技術分野】
本発明は装置内データパリティ監視回路に関し、特に一般的なディジタル信号処理装置のパッケージ間やパッケージ内のブロック間でやりとりされるデータの監視を行う監視回路に関する。
【０００２】
【従来の技術】
一般に、ディジタル信号処理装置としては、信号の多重処置や分離処置、及び編集処理等を行う機能を備えた装置がある。この装置の中には装置内に自己監視機能を持ち、パッケージ間やパッケージ内のブロック間での故障情報を装置外部に警報として伝達したり、故障箇所の切り分けを自装置内で行って故障パッケージの特定や故障箇所の迂回を自動で行うことが必要な装置がある。
【０００３】
上記のパッケージ間やパッケージ内のブロック間でやりとりされるデータの監視機能としては、パリティ監視方式がある。このパリティ監視方式では監視区間のデータ転送の状況によって、縦パリティと横パリティとが存在し、これらが用途に応じて使い分けられている。
【０００４】
縦パリティは１〜ｎ本のデータ信号に対して１本のパリティ信号を追加して監視するものであり、送受信回路に当たるパリティ送出回路とパリティのチェック回路とが比較的簡単に実現することができるので、回路規模が少なくて良い。
【０００５】
また、横パリティはデータの空きタイムスロットに、ある一定区間のデータのパリティ演算結果を挿入し、送受信の監視を実現するものであり、縦パリティのような余分なパリティ信号の追加は必要ない。
【０００６】
従来、上記のようなパッケージ間やパッケージ内のブロック間でやりとりされるデータを監視する装置内データパリティ監視回路としては、横パリティをデータと同時に送られるフレーム信号に多重して送る方法をとるものがある。この方法については、特開平３−５８５３６号公報に開示された技術等がある。
【０００７】
上記の装置内データパリティ監視回路は、図３に示すように、送信部３がフレーム同期回路３１と、パリティ計数回路３２と、付加回路３３とから構成され［図３（ａ）参照］、受信部４が同期検出回路４１と、分離回路４２と、パリティ検出回路４３とから構成されている［図３（ｂ）参照］。
【０００８】
図４は上記の装置内データパリティ監視回路の動作を示す図である。これら図３及び図４を参照して上記の装置内データパリティ監視回路の動作について説明する。まず、送信部３においてはｎ本のデータ信号ｃ１がパリティ計数回路３２に送られ、データのフレーム単位でｎ本のパリティ信号ｃ３が演算される。
【０００９】
また、データの先頭を示すフレーム信号ａ２はフレーム同期回路３１とパリティ計数回路３２とに送られ、フレーム同期回路３１でフレーム同期用信号ｃ４に変換され、パリティ計数回路３２でデータのパリティ演算用同期信号として使用される。
【００１０】
フレーム同期回路３１で変換されたフレーム同期用信号ｃ４は付加回路３３によってパリティ計数回路３２から送られてきたパリティ信号ｃ３に多重され、データ制御信号ｃ５として出力される。
【００１１】
受信部４においては送信部３から送られてきたデータ制御信号ｄ２が同期検出回路４１と分離回路４２とに送られる。同期検出回路４１ではデータ制御信号ｄ２から送信部３のフレーム同期回路３１で作られたフレーム同期パターンを検出し、検出結果を受信フレーム信号ｄ３として分離回路４２に送る。
【００１２】
分離回路４２では受信フレーム信号ｄ３を基にデータ制御信号ｄ２からパリティ信号ｄ４を分離してパリティ検出回路４３に送る。パリティ検出回路４３では受信フレーム信号ｄ３を基に受信データｄ１から受信パリティを演算し、送られてきたパリティ信号ｄ４と比較して受信データｄ１が正常であることを確認し、その確認結果をデータ一致信号ｄ５として出力する。
【００１３】
【発明が解決しようとする課題】
上述した従来の装置内データパリティ監視回路では、受信側でのフレームパルスとパリティ演算信号との分離を行う分離回路にフレーム同期を確立する回路が必要となり、回路規模の増大と信頼性の低下とを招いてしまう。
【００１４】
そこで、本発明の目的は上記の問題点を解消し、回路規模の増大と信頼性の低下とを招くことなく、パッケージ間やパッケージ内のブロック間でやりとりされるデータを監視することができる装置内データパリティ監視回路を提供することにある。
【００１５】
【課題を解決するための手段】
本発明による装置内データパリティ監視回路の送信部は、パッケージ間やパッケージ内のブロック間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路であって、前記データ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビット以上のビット幅に変換する変換手段と、前記データ信号のフレーム単位でｎ本のパリティ信号を演算するパリティ計数回路と、前記変換手段で変換された前記フレーム信号と前記パリティ計数手段で演算されたパリティ信号とを多重して送信する付加手段とを有することを特徴とする。
また、本発明による装置内データパリティ監視回路の送信部は、パッケージ間やパッケージ内のブロック間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路であって、請求項１に記載の送信部から送られてきた信号から、前記ｎ＋１ビット以上のビット幅の信号を検出する検出手段と、前記検出手段で検出された信号を基に前記付加手段から送られてきた信号から前記パリティ信号を分離する分離手段と、前記検出手段で検出された信号を基に前記送信部からのデータ信号から受信パリティを演算しかつその受信パリティを前記分離手段で分離された前記パリティ信号と比較するパリティ検出手段とをすることを特徴とする。
【００１６】
本発明による他の装置内データパリティ監視回路は、パッケージ間やパッケージ内のブロック間において送信部と受信部との間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路であって、
前記データ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビット以上のビット幅に変換する変換手段と、前記フレーム信号を基にデータ信号のフレーム単位でｎ本のパリティ信号を演算するパリティ計数手段と、前記変換手段で変換された前記フレーム信号と前記パリティ計数手段で演算されたパリティ信号とを多重して前記受信部に送信する付加手段とを前記送信部に備え、
前記付加手段から送られてきた信号から前記ｎ＋１ビット以上のビット幅の信号を検出する検出手段と、前記検出手段で検出された信号を基に前記付加手段から送られてきた信号から前記パリティ信号を分離する分離手段と、前記検出手段で検出された信号を基に前記送信部からのデータ信号から受信パリティを演算しかつその受信パリティを前記分離手段で分離された前記パリティ信号と比較するパリティ検出手段とを前記受信部に備えている。
【００１７】
すなわち、本発明の装置内データパリティ監視回路は、従来の送信側に配置された付加回路にフレーム信号用のシフトレジスタ回路を設け、通常データ幅１ビットで伝送されるフレーム信号を、多重するパリティビットより多いビット幅で送っている。
【００１８】
これによって、同一信号上のフレーム信号とパリティビットとを簡単に分離することが可能となり、受信側で必要となっていたフレーム同期検出回路が不要となる。よって、本発明では従来のパリティ監視回路よりも回路規模を削減することが可能となり、信頼性の低下を防ぐことが可能となる。
【００１９】
【発明の実施の形態】
次に、本発明の一実施例について図面を参照して説明する。図１は本発明の一実施例による装置内データパリティ監視回路の構成をブロック図である。図１（ａ）は装置内データパリティ監視回路の送信部の構成を示し、図１（ｂ）は装置内データパリティ監視回路の受信部の構成を示し、図１（ｃ）は図１（ｂ）の受信部のビット長変換回路の構成を示している。
【００２０】
これらの図において、送信部１はビット長変換回路１１とパリティ計数回路１２と付加回路１３とから構成され、受信部２はビット長変換回路２１と分離回路２２とパリティ検出回路２３とから構成されている。受信部２のビット長変換回路２１はｎ＋１シフトレジスタ２１ａと、アンド回路２１ｂとから構成されている。
【００２１】
図２は本発明の一実施例による装置内データパリティ監視回路の動作を示すタイミングチャートである。これら図１及び図２を参照して本発明の一実施例による装置内データパリティ監視回路の動作について説明する。
【００２２】
送信部１において、ビット長変換回路１１はｎ本（ｎは正の整数）のデータ信号ａ１の先頭を示すフレーム信号ａ２のビット幅をｎ＋１ビット以上のビット幅に変換し、変換した信号をフレーム信号ａ４として付加回路１３に出力する。
【００２３】
パリティ計数回路１２はフレーム信号ａ２をデータ信号ａ１のパリティ演算用同期信号として使用し、データのフレーム単位でｎ本のパリティ信号ａ３を演算し、そのパリティ信号ａ３を付加回路１３に出力する。
【００２４】
付加回路１３はパリティ計数回路１２からのパリティ信号ａ３とビット長変換回路１１からのフレーム信号ａ４とを多重し、多重した信号をデータ制御信号ａ５として伝送路（図示せず）に出力する。
【００２５】
受信部２において、ビット長変換回路２１は受信したデータ制御信号ｂ２からｎ＋１ビット以上のビット幅の信号をｎ＋１シフトレジスタ２１ａ及びアンド回路２１ｂを用いて検出し、その検出結果を受信フレーム信号ｂ３として分離回路２２及びパリティ検出回路２３に出力する。
【００２６】
分離回路２２はビット長変換回路２１からの受信フレーム信号ｂ３を基にデータ制御信号ｂ２からパリティ信号ｂ４を分離し、そのパリティ信号ｂ４をパリティ検出回路２３に出力する。
【００２７】
パリティ検出回路２３はビット長変換回路２１からの受信フレーム信号ｂ３を基に受信したデータ信号ｂ１から受信パリティを演算する。パリティ検出回路２３は演算した受信パリティと分離回路２２で分離されたパリティ信号ｂ４とを比較して受信したデータ信号ｂ１が正常であることを確認し、その確認結果をデータ一致信号ｂ５として出力する。
【００２８】
このように、送信部１においてビット長変換回路１１でフレーム信号ａ２のビット幅をｎ＋１ビット以上のビット幅に変換し、付加回路１３でパリティ計数回路１２からのパリティ信号ａ３に多重してデータ制御信号ａ５として出力するとともに、受信部２においてビット長変換回路２１でデータ制御信号ｂ２からｎ＋１ビット以上のビット幅の信号を検出し、その検出結果を基に分離回路２２でデータ制御信号ｂ２からパリティ信号ｂ４を分離し、パリティ検出回路２３でデータ信号ｂ１から演算した受信パリティとパリティ信号ｂ４とを比較して受信したデータ信号ｂ１が正常であることを確認することによって、フレーム信号ａ２を同期信号方式とはせずに、単にフレーム信号ａ２のレベル幅を延ばすだけでパッケージ間やパッケージ内のブロック間でやりとりされるデータを監視することができる。
【００２９】
よって、本発明の一実施例による装置内データパリティ監視回路では回路規模の増大と信頼性の低下とを招くことなく、パッケージ間やパッケージ内のブロック間でやりとりされるデータを監視することができる。
【００３０】
【発明の効果】
以上説明したように本発明によれば、パッケージ間やパッケージ内のブロック間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路において、送信側でデータ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビット以上のビット幅に変換し、受信側で送信側から送られてきた信号からｎ＋１ビット以上のビット幅の信号を検出することによって、回路規模の増大と信頼性の低下とを招くことなく、パッケージ間やパッケージ内のブロック間でやりとりされるデータを監視することができるという効果がある。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施例による装置内データパリティ監視回路の送信部の構成を示すブロック図、（ｂ）は本発明の一実施例による装置内データパリティ監視回路の受信部の構成を示すブロック図、（ｃ）は（ｂ）の受信部のビット長変換回路の構成を示すブロック図である。
【図２】本発明の一実施例による装置内データパリティ監視回路の動作を示すタイミングチャートである。
【図３】（ａ）は従来例による装置内データパリティ監視回路の送信部の構成を示すブロック図、（ｂ）は従来例による装置内データパリティ監視回路の受信部の構成を示すブロック図である。
【図４】従来例による装置内データパリティ監視回路の動作を示すタイミングチャートである。
【符号の説明】
１ 送信部
２ 受信部
１１ ビット長変換回路
１２ パリティ計数回路
１３ 付加回路
２１ ビット長変換回路
２１ａ ｎ＋１シフトレジスタ
２１ｂ アンド回路
２２ 分離回路
２３ パリティ検出回路
Claims (4)
- パッケージ間やパッケージ内のブロック間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路であって、
前記データ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビット以上のビット幅に変換する変換手段と、前記データ信号のフレーム単位でｎ本のパリティ信号を演算するパリティ計数回路と、前記変換手段で変換された前記フレーム信号と前記パリティ計数手段で演算されたパリティ信号とを多重して送信する付加手段とを有することを特徴とする装置内データパリティ監視回路の送信部。 - パッケージ間やパッケージ内のブロック間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路であって、
請求項１に記載の送信部から送られてきた信号から、前記ｎ＋１ビット以上のビット幅の信号を検出する検出手段と、前記検出手段で検出された信号を基に前記付加手段から送られてきた信号から前記パリティ信号を分離する分離手段と、前記検出手段で検出された信号を基に前記送信部からのデータ信号から受信パリティを演算しかつその受信パリティを前記分離手段で分離された前記パリティ信号と比較するパリティ検出手段とをすることを特徴とする装置内データパリティ監視回路の受信部。 - パッケージ間やパッケージ内のブロック間において送信部と受信部との間でやりとりされるｎ本（ｎは正の整数）のデータ信号の監視を行う装置内データパリティ監視回路であって、
前記データ信号の先頭を示すフレーム信号のビット幅をｎ＋１ビット以上のビット幅に変換する変換手段と、前記フレーム信号を基にデータ信号のフレーム単位でｎ本のパリティ信号を演算するパリティ計数手段と、前記変換手段で変換された前記フレーム信号と前記パリティ計数手段で演算されたパリティ信号とを多重して前記受信部に送信する付加手段とを前記送信部に有し、
前記付加手段から送られてきた信号から前記ｎ＋１ビット以上のビット幅の信号を検出する検出手段と、前記検出手段で検出された信号を基に前記付加手段から送られてきた信号から前記パリティ信号を分離する分離手段と、前記検出手段で検出された信号を基に前記送信部からのデータ信号から受信パリティを演算しかつその受信パリティを前記分離手段で分離された前記パリティ信号と比較するパリティ検出手段とを前記受信部に有することを特徴とする装置内データパリティ監視回路。 - 前記検出手段は、前記送信側から送られてきた信号をシフトするｎ＋１シフトレジスタと、前記ｎ＋１シフトレジスタの各ビットの論理演算を行う演算手段とを含むことを特徴とする請求項３記載の装置内データパリティ監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02761598A JP3769375B2 (ja) | 1998-02-09 | 1998-02-09 | 装置内データパリティ監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02761598A JP3769375B2 (ja) | 1998-02-09 | 1998-02-09 | 装置内データパリティ監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11232128A JPH11232128A (ja) | 1999-08-27 |
| JP3769375B2 true JP3769375B2 (ja) | 2006-04-26 |
Family
ID=12225854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02761598A Expired - Fee Related JP3769375B2 (ja) | 1998-02-09 | 1998-02-09 | 装置内データパリティ監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769375B2 (ja) |
-
1998
- 1998-02-09 JP JP02761598A patent/JP3769375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11232128A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| US4876686A (en) | Fault detection signal transmission system | |
| US9143420B2 (en) | Data transport system, receiver and transmitter | |
| JP3769375B2 (ja) | 装置内データパリティ監視回路 | |
| US6339600B1 (en) | Information transfer equipment | |
| JP3738384B2 (ja) | データ伝送異常監視方法及びシステム | |
| JP2962064B2 (ja) | 分離多重システム | |
| JPH03190437A (ja) | 入力信号周波数異常検出回路 | |
| JP4455738B2 (ja) | 多重化方法とその装置 | |
| JP2776290B2 (ja) | ディジタル伝送システム | |
| JPH0563682A (ja) | 伝送路のビツト誤り検出方式 | |
| JPH0344229A (ja) | 擬似同期防止方法 | |
| JPH0342533B2 (ja) | ||
| JP2005303412A (ja) | 警報伝送システム及び警報伝送方法 | |
| JPS63167537A (ja) | 信号多重伝送方式 | |
| JP2009089284A (ja) | パケット伝送システム、パケット伝送装置及びそれらに用いるタイミング同期経路冗長方法 | |
| JPH01106644A (ja) | 信号線異常監視方式 | |
| JPH02202135A (ja) | 多重化装置の警報転送方式 | |
| JPH0514435A (ja) | 装置内監視方式 | |
| JPH0454042A (ja) | 送出信号管理方式 | |
| JPH03289229A (ja) | 障害検出装置 | |
| JPS63103528A (ja) | タイムスロツトアサインテ−ブル切替制御方式 | |
| JPH02222235A (ja) | スタッフ多重変換装置の監視装置 | |
| JPH04339431A (ja) | 回線品質監視方式 | |
| JPH10222386A (ja) | パリティエラー検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |