JPH11214327A - コバルト／ニオブ二重金属層構造を利用したシリサイド形成方法 - Google Patents
コバルト／ニオブ二重金属層構造を利用したシリサイド形成方法Info
- Publication number
- JPH11214327A JPH11214327A JP10309181A JP30918198A JPH11214327A JP H11214327 A JPH11214327 A JP H11214327A JP 10309181 A JP10309181 A JP 10309181A JP 30918198 A JP30918198 A JP 30918198A JP H11214327 A JPH11214327 A JP H11214327A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- metal film
- silicide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 142
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims description 67
- 229910052758 niobium Inorganic materials 0.000 title claims description 10
- 229910017052 cobalt Inorganic materials 0.000 title description 14
- 239000010941 cobalt Substances 0.000 title description 14
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 title description 5
- 239000010955 niobium Substances 0.000 title 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 173
- 239000002184 metal Substances 0.000 claims abstract description 173
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000010438 heat treatment Methods 0.000 claims abstract description 53
- 238000006243 chemical reaction Methods 0.000 claims abstract description 47
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims description 54
- 230000008569 process Effects 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 229910000510 noble metal Inorganic materials 0.000 claims description 14
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052720 vanadium Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910001385 heavy metal Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 62
- 239000010703 silicon Substances 0.000 abstract description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 60
- 229910001092 metal group alloy Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 197
- 239000010410 layer Substances 0.000 description 103
- 229910019001 CoSi Inorganic materials 0.000 description 44
- 239000010936 titanium Substances 0.000 description 29
- 229910008484 TiSi Inorganic materials 0.000 description 17
- 239000003870 refractory metal Substances 0.000 description 14
- 230000008859 change Effects 0.000 description 13
- 238000005755 formation reaction Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 229910001257 Nb alloy Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910020010 Nb—Si Inorganic materials 0.000 description 3
- 229910004339 Ti-Si Inorganic materials 0.000 description 3
- 229910010978 Ti—Si Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000002860 competitive effect Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 241000478345 Afer Species 0.000 description 1
- 229910020517 Co—Ti Inorganic materials 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 101000661808 Mus musculus Suppressor of tumorigenicity 14 protein homolog Proteins 0.000 description 1
- 229910020044 NbSi2 Inorganic materials 0.000 description 1
- 102100037942 Suppressor of tumorigenicity 14 protein Human genes 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳトランジスタのゲート電極上部とソー
ス／ドレーン領域に形成されたシリサイド膜を同時に形
成し、シリサイド膜と上部配線層の反応を抑制する。 【解決手段】 シリコン基板１０上にシリコン基板１０
より高い被酸化性を有するＮｂ膜２４とＮｂ膜２４及び
シリコン基板１０より相対的に大きい拡散係数を有する
Ｃｏ膜２５を順次形成して二重金属層Ｃｏ／Ｎｂを形成
し、二重金属層を熱処理して膜の逆転によるＣｏシリサ
イド膜及びＣｏシリサイド膜上にＣｏ−Ｎｂ合金層２９
を形成する。
ス／ドレーン領域に形成されたシリサイド膜を同時に形
成し、シリサイド膜と上部配線層の反応を抑制する。 【解決手段】 シリコン基板１０上にシリコン基板１０
より高い被酸化性を有するＮｂ膜２４とＮｂ膜２４及び
シリコン基板１０より相対的に大きい拡散係数を有する
Ｃｏ膜２５を順次形成して二重金属層Ｃｏ／Ｎｂを形成
し、二重金属層を熱処理して膜の逆転によるＣｏシリサ
イド膜及びＣｏシリサイド膜上にＣｏ−Ｎｂ合金層２９
を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、二重金属層を利用
したシリサイド（ｓｉｌｉｃｉｄｅ）形成方法に関する
ものであり、より詳しくはＣｏ／Ｎｂ二重金属層を使用
してロジック（ｌｏｇｉｃ）及びアシック（ＡＳＩＣ）
等の論理素子の主要構成要素であるＭＯＳトランジスタ
ー（ＭＯＳ ｔｒａｎｓｉｓｔｏｒ）のゲート電極（ｇ
ａｔｅ ｅｌｅｃｔｒｏｄｅ）及びソース／ドレーン領
域（ｓｏｕｒｃｅ／ｄｒａｉｎ ｒｅｇｉｏｎ）に平坦
で、薄いエピコバルトシリサイド膜（ｅｐｉ−Ｃｏ ｓ
ｉｌｉｃｉｄｅ ｌａｙｅｒ）を同時に形成させるＣｏ
／Ｎｂ二重金属層を利用したシリサイド形成方法に関す
るものである。
したシリサイド（ｓｉｌｉｃｉｄｅ）形成方法に関する
ものであり、より詳しくはＣｏ／Ｎｂ二重金属層を使用
してロジック（ｌｏｇｉｃ）及びアシック（ＡＳＩＣ）
等の論理素子の主要構成要素であるＭＯＳトランジスタ
ー（ＭＯＳ ｔｒａｎｓｉｓｔｏｒ）のゲート電極（ｇ
ａｔｅ ｅｌｅｃｔｒｏｄｅ）及びソース／ドレーン領
域（ｓｏｕｒｃｅ／ｄｒａｉｎ ｒｅｇｉｏｎ）に平坦
で、薄いエピコバルトシリサイド膜（ｅｐｉ−Ｃｏ ｓ
ｉｌｉｃｉｄｅ ｌａｙｅｒ）を同時に形成させるＣｏ
／Ｎｂ二重金属層を利用したシリサイド形成方法に関す
るものである。
【０００２】
【従来の技術】シリサイドは、一般的によく知られたよ
うにシリコン（ｓｉｌｉｃｏｎ）と金属との間の化合物
（ｃｏｍｐｏｕｎｄ）であり、サリサイド（ｓａｌｉｃ
ｉｄｅ）は、自己整列シリサイド（ｓｅｌｆ−ａｌｉｇ
ｎｅｄ ｓｉｌｉｃｉｄｅ）として、より詳しくはトラ
ンジスターのゲートとソース／ドレーン領域を同時にシ
リサイド化した構造である。
うにシリコン（ｓｉｌｉｃｏｎ）と金属との間の化合物
（ｃｏｍｐｏｕｎｄ）であり、サリサイド（ｓａｌｉｃ
ｉｄｅ）は、自己整列シリサイド（ｓｅｌｆ−ａｌｉｇ
ｎｅｄ ｓｉｌｉｃｉｄｅ）として、より詳しくはトラ
ンジスターのゲートとソース／ドレーン領域を同時にシ
リサイド化した構造である。
【０００３】シリサイドは、一般的に抵抗が非常に低い
ため、現在メモリ素子等でポリシリコン（ｐｏｌｙ−Ｓ
ｉ）の代わりにゲート電極として広く使用されている
し、これに基づいてより発展されたサリサイド構造は、
動作速度がメモリより重要になるロジック乃至アシック
回路でその使用方法が活発に進行されている。
ため、現在メモリ素子等でポリシリコン（ｐｏｌｙ−Ｓ
ｉ）の代わりにゲート電極として広く使用されている
し、これに基づいてより発展されたサリサイド構造は、
動作速度がメモリより重要になるロジック乃至アシック
回路でその使用方法が活発に進行されている。
【０００４】この時、ロジック回路乃至アシック回路を
構成するＭＯＳトランジスターは、その動作速度が重要
視されるだけではなく、サリサイド構造で発生されやす
い接合漏洩電流に敏感が足りないため、サリサイド構造
の採択が有力されつつある。
構成するＭＯＳトランジスターは、その動作速度が重要
視されるだけではなく、サリサイド構造で発生されやす
い接合漏洩電流に敏感が足りないため、サリサイド構造
の採択が有力されつつある。
【０００５】これは、サリサイド構造を使用する場合、
通常の接続構造の割に金属とソース／ドレーンとの間の
接続抵抗及びソース／ドレーンバルク領域の面抵抗を著
しく低めることができるため寄生直列抵抗が小さく発生
され、従ってＲＣ遅延時間（ｄｅｌａｙ ｔｉｍｅ）が
短縮されて動作速度側面で絶対的に有力であるためであ
る。
通常の接続構造の割に金属とソース／ドレーンとの間の
接続抵抗及びソース／ドレーンバルク領域の面抵抗を著
しく低めることができるため寄生直列抵抗が小さく発生
され、従ってＲＣ遅延時間（ｄｅｌａｙ ｔｉｍｅ）が
短縮されて動作速度側面で絶対的に有力であるためであ
る。
【０００６】現在まで知られたことによると、サリサイ
ド構造形成用シリサイド膜は、ＴｉＳｉ2とＣｏＳｉ2が
一番有力なことで注目されている。
ド構造形成用シリサイド膜は、ＴｉＳｉ2とＣｏＳｉ2が
一番有力なことで注目されている。
【０００７】２つのシリサイドは、他のシリサイドの割
に相対的に抵抗が低く、８００℃以上の高温工程にも耐
えることができる特性を有する。このような特性は、シ
リサイド形成した後、後続工程として行われるＰＳＧ
（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）等の
層間絶縁膜リフロー（ｒｅｆｌｏｗ）を可能にする。
に相対的に抵抗が低く、８００℃以上の高温工程にも耐
えることができる特性を有する。このような特性は、シ
リサイド形成した後、後続工程として行われるＰＳＧ
（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）等の
層間絶縁膜リフロー（ｒｅｆｌｏｗ）を可能にする。
【０００８】２つのシリサイド外に、Ｓ．Ｐ．Ｍｕｒａ
ｋａ、ｅｔ ａｌ．、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ Ｓ
ｏｃ．、１２９、１９８２、ｐ．２９３によると、Ｐｄ
2Ｓｉ、ＰｔＳｉ、ＮｉＳｉ2等のＶＩＩ族金属シリサイ
ドの使用が検討されているが、Ｐｄ2ＳｉとＰｔＳｉの
場合、高温工程時、シリコンとの接続部位に凝集（ａｇ
ｇｌｏｍｅｒａｔｉｏｎ）現象が発生される等、熱的特
性がよくないし、又ＮｉＳｉ2の場合、抵抗が高いだけ
ではなく、熱凝力もなお高いため膜が不安定な特性を示
す。ここで、凝集は、薄い薄膜に熱エネルギーを加える
時、界面エネルギーを最小化するため、シリサイドの結
晶立系とシリコンが合う点、いわゆる三中点でサーマル
グルビング（ｔｈｅｒｍａｌ ｇｒｏｏｖｉｎｇ）が発
生されるが、この時吸収される熱エネルギー量が大きい
と、グルビング程度が大きいため薄膜が島（ｉｓｌａｎ
ｄ）のようになり、その結果結晶立の連続性が断絶され
る現象を意味する。
ｋａ、ｅｔ ａｌ．、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ Ｓ
ｏｃ．、１２９、１９８２、ｐ．２９３によると、Ｐｄ
2Ｓｉ、ＰｔＳｉ、ＮｉＳｉ2等のＶＩＩ族金属シリサイ
ドの使用が検討されているが、Ｐｄ2ＳｉとＰｔＳｉの
場合、高温工程時、シリコンとの接続部位に凝集（ａｇ
ｇｌｏｍｅｒａｔｉｏｎ）現象が発生される等、熱的特
性がよくないし、又ＮｉＳｉ2の場合、抵抗が高いだけ
ではなく、熱凝力もなお高いため膜が不安定な特性を示
す。ここで、凝集は、薄い薄膜に熱エネルギーを加える
時、界面エネルギーを最小化するため、シリサイドの結
晶立系とシリコンが合う点、いわゆる三中点でサーマル
グルビング（ｔｈｅｒｍａｌ ｇｒｏｏｖｉｎｇ）が発
生されるが、この時吸収される熱エネルギー量が大きい
と、グルビング程度が大きいため薄膜が島（ｉｓｌａｎ
ｄ）のようになり、その結果結晶立の連続性が断絶され
る現象を意味する。
【０００９】まず、ＴｉＳｉ2の場合、抵抗が割と低
く、ポリシリコンゲート電極の割にホットキャリアデグ
ラダション（ｈｏｔ ｃａｒｒｉｅｒ ｄｅｇｒａｄａ
ｔｉｏｎ）に対する内性がより強いし、安定的なシリサ
イド化反応を有する等、いろいろの長所を有する。しか
し、次のような短所のためＣｏＳｉ2への代替が考慮さ
れている。
く、ポリシリコンゲート電極の割にホットキャリアデグ
ラダション（ｈｏｔ ｃａｒｒｉｅｒ ｄｅｇｒａｄａ
ｔｉｏｎ）に対する内性がより強いし、安定的なシリサ
イド化反応を有する等、いろいろの長所を有する。しか
し、次のような短所のためＣｏＳｉ2への代替が考慮さ
れている。
【００１０】第一に、シリサイド形成時、チタンＴｉと
酸化膜スペーサー（ｏｘｉｄｅ ｓｐａｃｅｒ）の必要
ない反応のため、ゲートとソース／ドレーン電極間の段
落（ｓｈｏｒｔ）が発生される可能性が多い。即ち、ゲ
ート両側の酸化膜スペーサーは、ゲートとソース／ドレ
ーンを分離させる目的で形成されるがその幅が約２００
０〜３０００オングストロームに過ぎないためゲートと
ソース／ドレーンとの間のブリッジング（ｂｒｉｄｇｉ
ｎｇ）現象によって段落が発生される。
酸化膜スペーサー（ｏｘｉｄｅ ｓｐａｃｅｒ）の必要
ない反応のため、ゲートとソース／ドレーン電極間の段
落（ｓｈｏｒｔ）が発生される可能性が多い。即ち、ゲ
ート両側の酸化膜スペーサーは、ゲートとソース／ドレ
ーンを分離させる目的で形成されるがその幅が約２００
０〜３０００オングストロームに過ぎないためゲートと
ソース／ドレーンとの間のブリッジング（ｂｒｉｄｇｉ
ｎｇ）現象によって段落が発生される。
【００１１】第二に、シリコンと接触しているＴｉＳｉ
2は、９００℃まで熱的安定性を維持できるが、工程温
度が８００℃を超過すると、Ｐ+−Ｓｉに対する接触抵
抗が非常に増加される問題点が発生される。このよう
に、接触抵抗が増加される要因は、ＰＭＯＳのソース／
ドレーン領域からその上部のシリサイドでホウ素Ｂが急
速に拡散（ｄｉｆｆｕｓｉｏｎ）することによってシリ
サイドとソース／ドレーン接合部位界面のドパント（ｄ
ｏｐａｎｔ）が枯渇されるためのである。
2は、９００℃まで熱的安定性を維持できるが、工程温
度が８００℃を超過すると、Ｐ+−Ｓｉに対する接触抵
抗が非常に増加される問題点が発生される。このよう
に、接触抵抗が増加される要因は、ＰＭＯＳのソース／
ドレーン領域からその上部のシリサイドでホウ素Ｂが急
速に拡散（ｄｉｆｆｕｓｉｏｎ）することによってシリ
サイドとソース／ドレーン接合部位界面のドパント（ｄ
ｏｐａｎｔ）が枯渇されるためのである。
【００１２】第三に、チタンは、被酸化性が非常に強い
ため、熱処理時、必ず酸素のない雰囲気でシリサイド化
熱処理工程が行われなければならない。
ため、熱処理時、必ず酸素のない雰囲気でシリサイド化
熱処理工程が行われなければならない。
【００１３】第四に、もしＡｌ−ＴｉＮ−ＴｉＳｉ2−
Ｓｉ接触構造において、接触部を通して流れる電流が４
６５℃以上の熱的な効果を示すと、電気的な移動（ｅｌ
ｅｃｔｒｏｍｉｇｒａｔｉｏｎ）がより早く発生する可
能性があり、場合によってはそれよりもっと低い温度で
も熱凝力によって接触部が損傷されてコンタクトの電気
的な移動不良が発生されることができる。
Ｓｉ接触構造において、接触部を通して流れる電流が４
６５℃以上の熱的な効果を示すと、電気的な移動（ｅｌ
ｅｃｔｒｏｍｉｇｒａｔｉｏｎ）がより早く発生する可
能性があり、場合によってはそれよりもっと低い温度で
も熱凝力によって接触部が損傷されてコンタクトの電気
的な移動不良が発生されることができる。
【００１４】第五に、ＴｉＳｉ2膜の厚さが約１０００
オングストローム以上になると、ＴｉＳｉ2膜内の凝力
によってＴｉＳｉ2膜端に欠陥が発生される。
オングストローム以上になると、ＴｉＳｉ2膜内の凝力
によってＴｉＳｉ2膜端に欠陥が発生される。
【００１５】第六に、薄い接合（Ｘj＜ｏ．２μｍ）部
位にＴｉＳｉ2を形成する場合、約７００オングストロ
ーム以上の厚いＴｉ膜を使用するようになると、シリコ
ン膜が過度に消耗され、界面が粗くなり、その結果漏洩
電流及び接触抵抗が増加される問題点が発生される。
位にＴｉＳｉ2を形成する場合、約７００オングストロ
ーム以上の厚いＴｉ膜を使用するようになると、シリコ
ン膜が過度に消耗され、界面が粗くなり、その結果漏洩
電流及び接触抵抗が増加される問題点が発生される。
【００１６】上述のようなＴｉＳｉ2の割にＣｏＳｉ
2は、抵抗が低いだけではなく、優秀な高温安定性を有
し、酸化膜との反応性が非常に低く、又ドパントに対す
る依存性が非常に小さいためＮＭＯＳ、又はＰＭＯＳの
いずれの場合の素子に適用しても一定な接触抵抗を維持
させる長所を有する。
2は、抵抗が低いだけではなく、優秀な高温安定性を有
し、酸化膜との反応性が非常に低く、又ドパントに対す
る依存性が非常に小さいためＮＭＯＳ、又はＰＭＯＳの
いずれの場合の素子に適用しても一定な接触抵抗を維持
させる長所を有する。
【００１７】より詳しくは、ＣｏＳｉ2の長所は、第
１、ＣｏＳｉ2はわりと低い抵抗（１６〜１８μΩ−ｃ
ｍ）を有し、高温で非常に安定である。即ちシリコンと
接触しているＣｏＳｉ2は、８５０℃内外まで安定する
ため９００℃程度の温度でリフロー工程を行っても妨げ
ない。
１、ＣｏＳｉ2はわりと低い抵抗（１６〜１８μΩ−ｃ
ｍ）を有し、高温で非常に安定である。即ちシリコンと
接触しているＣｏＳｉ2は、８５０℃内外まで安定する
ため９００℃程度の温度でリフロー工程を行っても妨げ
ない。
【００１８】第２に、ＴｉＳｉ2の場合、Ｓｉが主拡散
体である反面、ＣｏＳｉ2は、Ｃｏが主拡散体であるた
めシリサイドが水平方向に形成されてゲートとソース／
ドレーンとの間に段落が発生されるブリッジング問題及
びシリサイドが酸化膜下の方に掘り下げる侵害（ｅｎｃ
ｒｏａｃｈｍｅｎｔ）問題が発生されないため、１回だ
けのアニーリング（ａｎｎｅａｌｉｎｇ）でもＣｏとＳ
ｉとの間の反応によって安定されたＣｏＳｉ2が形成で
きる。
体である反面、ＣｏＳｉ2は、Ｃｏが主拡散体であるた
めシリサイドが水平方向に形成されてゲートとソース／
ドレーンとの間に段落が発生されるブリッジング問題及
びシリサイドが酸化膜下の方に掘り下げる侵害（ｅｎｃ
ｒｏａｃｈｍｅｎｔ）問題が発生されないため、１回だ
けのアニーリング（ａｎｎｅａｌｉｎｇ）でもＣｏとＳ
ｉとの間の反応によって安定されたＣｏＳｉ2が形成で
きる。
【００１９】第３に、ＣｏＳｉ2とシリコンとの接触部
位は、ＴｉＳｉ2の割に相対的にすべすべし、接触抵抗
が非常に低い。
位は、ＴｉＳｉ2の割に相対的にすべすべし、接触抵抗
が非常に低い。
【００２０】第４に、ｎ型及びｐ型の薄い接合に対して
全部成功的に接触部が形成でき、一旦シリサイドが形成
された後には、接合内でのドピングプロファイル（ｄｏ
ｐｉｎｇ ｐｒｏｆｉｌｅ）が変えない。Ｂ及びＡｓに
対するＴｉ−Ｓｉの等温状態度（ｉｓｏｔｈｅｒｍａｌ
ｐｈａｓｅ ｄｉａｇｒａｍ）が参照文献Ｋ．Ｍａｅ
ｘ ｅｔａｌ．、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，６６、５
３２７、１９８９に掲載されている。
全部成功的に接触部が形成でき、一旦シリサイドが形成
された後には、接合内でのドピングプロファイル（ｄｏ
ｐｉｎｇ ｐｒｏｆｉｌｅ）が変えない。Ｂ及びＡｓに
対するＴｉ−Ｓｉの等温状態度（ｉｓｏｔｈｅｒｍａｌ
ｐｈａｓｅ ｄｉａｇｒａｍ）が参照文献Ｋ．Ｍａｅ
ｘ ｅｔａｌ．、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，６６、５
３２７、１９８９に掲載されている。
【００２１】参照文献によると、ＣｏＳｉ2とＳｉ
（Ｂ）との間に安定なタイライン（ｔｉｅ ｌｉｎｅ）
が存在してその界面でＣｏＳｉ2とＰ+領域が互いに安定
に共存できることが分かる。そして、ＣｏとＳｉ（Ａ
ｓ）との間には安定なタイラインが存在していないが、
ＣｏとＡｓとの化合物形成エネルギーが非常に小さいた
めドパント再分布は、あまり問題にならない。
（Ｂ）との間に安定なタイライン（ｔｉｅ ｌｉｎｅ）
が存在してその界面でＣｏＳｉ2とＰ+領域が互いに安定
に共存できることが分かる。そして、ＣｏとＳｉ（Ａ
ｓ）との間には安定なタイラインが存在していないが、
ＣｏとＡｓとの化合物形成エネルギーが非常に小さいた
めドパント再分布は、あまり問題にならない。
【００２２】そして、参照文献Ｓ．Ｐ．Ｍｕｒａｋａ
ｅｔ ａｌ．、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．、Ｂ５ １６７４、１９８７に掲載されたように、
ＴｉＳｉ2の場合ドパントが下部基板からシリサイドを
通過して外拡散されて損失される。しかしＣｏＳｉ2の
場合シリサイド化反応時、他の金属の場合とは別にＣｏ
が主拡散因子であり、ドパントが反応のうち、このよう
な主因子によって拡散する傾向を示すため、むしろシリ
サイド−シリコン界面でドパントの濃度が増加する傾向
を示す。このような現象をスノーフロイング効果（ｓｎ
ｏｗ ｐｌｏｗｉｎｇ ｅｆｆｅｃｔ）と称する。それ
故、ＣｏＳｉ2はこのようなドパントの挙動面でより有
利であることが分かる。
ｅｔ ａｌ．、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．、Ｂ５ １６７４、１９８７に掲載されたように、
ＴｉＳｉ2の場合ドパントが下部基板からシリサイドを
通過して外拡散されて損失される。しかしＣｏＳｉ2の
場合シリサイド化反応時、他の金属の場合とは別にＣｏ
が主拡散因子であり、ドパントが反応のうち、このよう
な主因子によって拡散する傾向を示すため、むしろシリ
サイド−シリコン界面でドパントの濃度が増加する傾向
を示す。このような現象をスノーフロイング効果（ｓｎ
ｏｗ ｐｌｏｗｉｎｇ ｅｆｆｅｃｔ）と称する。それ
故、ＣｏＳｉ2はこのようなドパントの挙動面でより有
利であることが分かる。
【００２３】第５に、ＣｏＳｉはＴｉＳｉ2の割にプラ
スマエッチング（ｐｌａｓｍａ ｅｔｃｈｉｎｇ）に敏
感が足りない。それ故、上部層間絶縁膜であるドピング
されたグラス（ｄｏｐｅｄ ｇｌａｓｓ）をエッチング
してコンタクとホール（ｃｏｎｔａｃｔ ｈｏｌｅ）を
形成する時、過エッチング（ｏｖｅｒｅｔｃｈｉｎｇ）
を行ってもシリサイドの損失が殆ど発生しないで、従っ
てプラズマ損傷（ｐｌａｓｍａ ｄａｍａｇｅ）による
漏洩電流もより少なくなる。
スマエッチング（ｐｌａｓｍａ ｅｔｃｈｉｎｇ）に敏
感が足りない。それ故、上部層間絶縁膜であるドピング
されたグラス（ｄｏｐｅｄ ｇｌａｓｓ）をエッチング
してコンタクとホール（ｃｏｎｔａｃｔ ｈｏｌｅ）を
形成する時、過エッチング（ｏｖｅｒｅｔｃｈｉｎｇ）
を行ってもシリサイドの損失が殆ど発生しないで、従っ
てプラズマ損傷（ｐｌａｓｍａ ｄａｍａｇｅ）による
漏洩電流もより少なくなる。
【００２４】第６に、窒素雰囲気（Ｎ２ ａｍｂｉｅｎ
ｔ）で、ＴｉＳｉ2を形成する時には、付随的にＴｉＮ
も形成されるが、ＣｏＳｉ2形成時には、シリサイド膜
形成外に他の競争反応が発生されない。
ｔ）で、ＴｉＳｉ2を形成する時には、付随的にＴｉＮ
も形成されるが、ＣｏＳｉ2形成時には、シリサイド膜
形成外に他の競争反応が発生されない。
【００２５】最後に、ＣｏＳｉ2では、同一の厚さのＴ
ｉＳｉ2の割に膜のストレス（ｓｔｒｅｓｓ）が小さく
示す。
ｉＳｉ2の割に膜のストレス（ｓｔｒｅｓｓ）が小さく
示す。
【００２６】上述のように、ＣｏＳｉ2をゲート及びソ
ース／ドレーン領域に同時に適用させると、動作速度だ
けではなく、高温安定性等、いろいろな面でより利点を
有するようになる。しかしこのようなＣｏＳｉ2構造が
製造に適用されるためには反応界面の管理及びゲートと
ソース／ドレーンのシリサイド化反応の適切な制御、そ
して特に金属とシリサイドとの間の接触が行われる場
合、その界面での反応防止等、優先的に解決すべき重要
な事項があるようになる。
ース／ドレーン領域に同時に適用させると、動作速度だ
けではなく、高温安定性等、いろいろな面でより利点を
有するようになる。しかしこのようなＣｏＳｉ2構造が
製造に適用されるためには反応界面の管理及びゲートと
ソース／ドレーンのシリサイド化反応の適切な制御、そ
して特に金属とシリサイドとの間の接触が行われる場
合、その界面での反応防止等、優先的に解決すべき重要
な事項があるようになる。
【００２７】まず、シリサイド化反応時、発生される問
題点に対して説明される。
題点に対して説明される。
【００２８】シリサイド工程は、ゲートとソース／ドレ
ーン両方に同時にシリサイド膜を形成させるが、１回の
工程だけで両方地域に適切な厚さのシリサイドを形成す
ることが難しい。
ーン両方に同時にシリサイド膜を形成させるが、１回の
工程だけで両方地域に適切な厚さのシリサイドを形成す
ることが難しい。
【００２９】ゲートは、低い配線抵抗を得ることがきる
ように厚いシリサイド膜を形成しなければならない反
面、ソース／ドレーンにはシリコン基板の過剰消耗のた
め薄い接合の破壊を防ぐため、できるだけ薄いシリサイ
ド膜を形成しなければならない。
ように厚いシリサイド膜を形成しなければならない反
面、ソース／ドレーンにはシリコン基板の過剰消耗のた
め薄い接合の破壊を防ぐため、できるだけ薄いシリサイ
ド膜を形成しなければならない。
【００３０】このような問題を解決しようことからとゲ
ートにわりと厚いシリサイド膜をまず形成した後、ソー
ス／ドレーンコンタクトに薄いシリサイド膜を後に形成
する２段階工程が参照文献Ｙ．Ｍａｔｓｕｂａｒａ ｅ
ｔ ａｌ．、ＭＲＳｙｍｐ．Ｐｒｏｃ．３１１、２６
３、１９９３に掲載されたことがある。
ートにわりと厚いシリサイド膜をまず形成した後、ソー
ス／ドレーンコンタクトに薄いシリサイド膜を後に形成
する２段階工程が参照文献Ｙ．Ｍａｔｓｕｂａｒａ ｅ
ｔ ａｌ．、ＭＲＳｙｍｐ．Ｐｒｏｃ．３１１、２６
３、１９９３に掲載されたことがある。
【００３１】そして、シリサイドとシリコンとの界面を
平坦に維持することも非常に重要である。一般的に単一
シリサイド膜構造を使用するようになると、シリサイド
とシリコンとの界面が粗くなりやすい。
平坦に維持することも非常に重要である。一般的に単一
シリサイド膜構造を使用するようになると、シリサイド
とシリコンとの界面が粗くなりやすい。
【００３２】特に、ＣｏＳｉ2の場合がもっと粗くな
る。これはＣｏがＳｉＯ2を還元させることができない
ため、シリコン基板上に自然酸化膜が存在する時、シリ
サイド化反応が全界面において均一に発生されない。従
って、電流が流れの有効断面積が減少されることによっ
て、面抵抗が不均一になり、接触抵抗が増加されること
ができだけではなく、接合に強い逆方向電界が印加され
る場合、屈曲の激しいトンネルリング（ｔｕｎｎｅｌｉ
ｎｇ）現象によって漏洩電流が発生されやすい。従って
接合界面で接合漏洩（ｊｕｎｃｔｉｏｎｌｅａｋａｇ
ｅ）が発生される可能性が大きい。
る。これはＣｏがＳｉＯ2を還元させることができない
ため、シリコン基板上に自然酸化膜が存在する時、シリ
サイド化反応が全界面において均一に発生されない。従
って、電流が流れの有効断面積が減少されることによっ
て、面抵抗が不均一になり、接触抵抗が増加されること
ができだけではなく、接合に強い逆方向電界が印加され
る場合、屈曲の激しいトンネルリング（ｔｕｎｎｅｌｉ
ｎｇ）現象によって漏洩電流が発生されやすい。従って
接合界面で接合漏洩（ｊｕｎｃｔｉｏｎｌｅａｋａｇ
ｅ）が発生される可能性が大きい。
【００３３】又、シリサイド界面の粗い場合、熱的に不
安定してシリサイド薄膜の凝集がよく強める。従って、
反応界面をすべすべに維持するため、スパッタチャンバ
（ｓｐｕｔｔｅｒ ｃｈａｍｂｅｒ）内にウェーハをロ
ーディング（ｌｏａｄｉｎｇ）させる前にウェーハ表面
を希釈させた弗酸（ｄｉｌｕｔｅｄ ＨＦ）にディピン
グ（ｄｉｐｐｉｎｇ）させたり、イン−シチュスパッタ
エッチング（ｉｎ−ｓｉｔｕ ｓｐｕｔｔｅｒ ｅｔｃ
ｈｉｎｇ）で自然酸化膜を除去しなければならない。
安定してシリサイド薄膜の凝集がよく強める。従って、
反応界面をすべすべに維持するため、スパッタチャンバ
（ｓｐｕｔｔｅｒ ｃｈａｍｂｅｒ）内にウェーハをロ
ーディング（ｌｏａｄｉｎｇ）させる前にウェーハ表面
を希釈させた弗酸（ｄｉｌｕｔｅｄ ＨＦ）にディピン
グ（ｄｉｐｐｉｎｇ）させたり、イン−シチュスパッタ
エッチング（ｉｎ−ｓｉｔｕ ｓｐｕｔｔｅｒ ｅｔｃ
ｈｉｎｇ）で自然酸化膜を除去しなければならない。
【００３４】そして、上部配線層とシリサイドの界面で
の反応安定性も問題になる。現在、上部配線層で使用さ
れているＡｌとＣｏＳｉ2コンタクトに適用できる最大
アニーリング温度は、４００℃である。その以上の温度
ではＣｏＳｉ2がＡｌと反応するため、より高い温度で
熱処理するためにはＣｏＳｉ2とＡｌ層との間にＴｉＮ
とかＴｉ−Ｗ等のような拡散バリア層（ｄｉｆｆｕｓｉ
ｏｎ ｂａｒｒｉｅｒｌａｙｅｒ）をもっと形成しなけ
ればならない。
の反応安定性も問題になる。現在、上部配線層で使用さ
れているＡｌとＣｏＳｉ2コンタクトに適用できる最大
アニーリング温度は、４００℃である。その以上の温度
ではＣｏＳｉ2がＡｌと反応するため、より高い温度で
熱処理するためにはＣｏＳｉ2とＡｌ層との間にＴｉＮ
とかＴｉ−Ｗ等のような拡散バリア層（ｄｉｆｆｕｓｉ
ｏｎ ｂａｒｒｉｅｒｌａｙｅｒ）をもっと形成しなけ
ればならない。
【００３５】このように、拡散停止層を利用して上部配
線層とシリサイドとの間の反応を防止する方法がＫ．
Ｅ．Ｂｒｏａｄｂｅｎｔ ｅｔ ａｌ．、Ｐｒｏｃｅｅ
ｄｉｎｇ ｏｆ ｔｈｅ ５ｔｈ ＩＥＥＥ ＶＭＩＣ
Ｃｏｎｆ．、Ｓａｎｔａ Ｃｌａｒａ、ＣＡ、１９８
８、ｐ．１７５に掲載されている。
線層とシリサイドとの間の反応を防止する方法がＫ．
Ｅ．Ｂｒｏａｄｂｅｎｔ ｅｔ ａｌ．、Ｐｒｏｃｅｅ
ｄｉｎｇ ｏｆ ｔｈｅ ５ｔｈ ＩＥＥＥ ＶＭＩＣ
Ｃｏｎｆ．、Ｓａｎｔａ Ｃｌａｒａ、ＣＡ、１９８
８、ｐ．１７５に掲載されている。
【００３６】このようなＣｏＳｉ2の問題点を改善する
ため、今まで幾つの解決策が提案されたが、そのうち、
Ｃｏ／金属の二重金属層を使用したシリサイド形成方法
が多くの興味を引いている。
ため、今まで幾つの解決策が提案されたが、そのうち、
Ｃｏ／金属の二重金属層を使用したシリサイド形成方法
が多くの興味を引いている。
【００３７】Ｃｏ／金属の二重金属層を使用したシリサ
イドは、シリサイドとシリコン基板の界面を平坦ですべ
すべにし、エピ成長させるだけではなく、シリサイド反
応の程度を調節することによって、シリコン基板の過剰
消耗を防止して薄い接合が形成されるようにする。そし
て、熱処理雰囲気を調節することによって、シリサイド
膜の上部に拡散防止膜で使用できる化合物層とか合金層
が形成できる。
イドは、シリサイドとシリコン基板の界面を平坦ですべ
すべにし、エピ成長させるだけではなく、シリサイド反
応の程度を調節することによって、シリコン基板の過剰
消耗を防止して薄い接合が形成されるようにする。そし
て、熱処理雰囲気を調節することによって、シリサイド
膜の上部に拡散防止膜で使用できる化合物層とか合金層
が形成できる。
【００３８】Ｃｏ／金属に適合な金属材料では、Ｔｉ、
Ｚｒ、Ｖ、Ｈｆ、Ｎｂ、そしてＴａ等の耐熱金属（ｒｅ
ｆｒａｃｔｏｒｙ ｍｅｔａｌ）が適合である。
Ｚｒ、Ｖ、Ｈｆ、Ｎｂ、そしてＴａ等の耐熱金属（ｒｅ
ｆｒａｃｔｏｒｙ ｍｅｔａｌ）が適合である。
【００３９】まず、シリコン基板上に薄い耐熱金属層を
形成し、続いてＣｏ薄膜を蒸着してＣｏ／耐熱金属の二
重金属層を形成する。そして金属熱処理（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ；以下、ＲＴＡと
称する）で窒素雰囲気で熱処理すると、Ｃｏ／耐熱金属
のシリサイド化温度がＣｏのシリサイド化温度より高
く、ＣｏＳｉ2形成時、Ｃｏが主拡散体であり、Ｃｏ拡
散係数が耐熱金属とかシリコンより大きいためＣｏと耐
熱金属の上下部位置が互いに変えるようになる膜の逆転
（ｌａｙｅｒ ｉｎｖｅｒｓｉｏｎ）現象が発生され
る。
形成し、続いてＣｏ薄膜を蒸着してＣｏ／耐熱金属の二
重金属層を形成する。そして金属熱処理（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ；以下、ＲＴＡと
称する）で窒素雰囲気で熱処理すると、Ｃｏ／耐熱金属
のシリサイド化温度がＣｏのシリサイド化温度より高
く、ＣｏＳｉ2形成時、Ｃｏが主拡散体であり、Ｃｏ拡
散係数が耐熱金属とかシリコンより大きいためＣｏと耐
熱金属の上下部位置が互いに変えるようになる膜の逆転
（ｌａｙｅｒ ｉｎｖｅｒｓｉｏｎ）現象が発生され
る。
【００４０】より詳しくは、耐熱金属の被酸化性は、シ
リコンの被酸化性より強いため、耐熱金属がシリコン基
板表面の自然酸化膜を除去して基板表面をすべすべに
し、続いて耐熱金属層を拡散通過してシリコン基板表面
に達したＣｏがシリコン基板と反応してＣｏＳｉ2を形
成するようになる。
リコンの被酸化性より強いため、耐熱金属がシリコン基
板表面の自然酸化膜を除去して基板表面をすべすべに
し、続いて耐熱金属層を拡散通過してシリコン基板表面
に達したＣｏがシリコン基板と反応してＣｏＳｉ2を形
成するようになる。
【００４１】この時、ＣｏＳｉ2とシリコンとの間の格
子不一致が１．２％しかならないし、まず耐熱金属がシ
リコン基板表面の自然酸化膜を除去して表面をすべすべ
に作ることによってＣｏＳｉ2エピ薄膜の形成が容易に
なる。
子不一致が１．２％しかならないし、まず耐熱金属がシ
リコン基板表面の自然酸化膜を除去して表面をすべすべ
に作ることによってＣｏＳｉ2エピ薄膜の形成が容易に
なる。
【００４２】今まで、ＣｏＳｉ2エピ薄膜を形成するた
め、いろいろの方法が提案されてきた。即ち高真空のＭ
ＢＥ（ｍｏｌｅｃｕｌａｒｂｅａｍ ｅｐｉｔａｘｙ）
方法及び高真空でＣｏイオンをシリコン基板に注入した
後熱処理する方法、そして電子ビーム蒸発（Ｅ−ｂｅａ
ｍ ｅｖａｐｏｒａｔｉｏｎ）と熱処理を通して形成さ
れたＣｏＳｉ2層にシリコンをイオン注入して非晶質化
させた後、熱処理によって再結晶化させることによって
ＣｏＳｉ2エピ層を形成する方法が代表的である。
め、いろいろの方法が提案されてきた。即ち高真空のＭ
ＢＥ（ｍｏｌｅｃｕｌａｒｂｅａｍ ｅｐｉｔａｘｙ）
方法及び高真空でＣｏイオンをシリコン基板に注入した
後熱処理する方法、そして電子ビーム蒸発（Ｅ−ｂｅａ
ｍ ｅｖａｐｏｒａｔｉｏｎ）と熱処理を通して形成さ
れたＣｏＳｉ2層にシリコンをイオン注入して非晶質化
させた後、熱処理によって再結晶化させることによって
ＣｏＳｉ2エピ層を形成する方法が代表的である。
【００４３】しかし、このような方法は、全て実際量産
に適用するには生産単価が高すぎるため非実用的であ
る。
に適用するには生産単価が高すぎるため非実用的であ
る。
【００４４】そして、Ｃｏ単一金属層を使用すると、Ｃ
ｏＳｉ2形成時、消耗されるシリコンの厚さがＣｏ厚さ
の約３．６３倍になるため、薄い接合が破損される恐れ
が大きい。従って、Ｃｏ／耐熱金属の二重金属層構造を
使用すると、シリコン基板に達するＣｏの量が耐熱金属
層によって制限されることによって過多なシリコン消耗
のための薄い接合の破損が防止できる。
ｏＳｉ2形成時、消耗されるシリコンの厚さがＣｏ厚さ
の約３．６３倍になるため、薄い接合が破損される恐れ
が大きい。従って、Ｃｏ／耐熱金属の二重金属層構造を
使用すると、シリコン基板に達するＣｏの量が耐熱金属
層によって制限されることによって過多なシリコン消耗
のための薄い接合の破損が防止できる。
【００４５】その他に、膜の逆転によって表面の方に移
動した耐熱金属を利用してシリサイド化熱処理のうち形
成された窒化膜は、上部配線層とＣｏＳｉ2との間で一
種の拡散障壁層役割と、覆いのような作用でシリサイド
膜の凝集を抑制する役割を果たす。
動した耐熱金属を利用してシリサイド化熱処理のうち形
成された窒化膜は、上部配線層とＣｏＳｉ2との間で一
種の拡散障壁層役割と、覆いのような作用でシリサイド
膜の凝集を抑制する役割を果たす。
【００４６】ここで、上述のような効果を得るため、Ｃ
ｏ／耐熱金属Ｍ二重金属層シリサイド構造で耐熱金属が
備えなければならない条件は、次のようである。
ｏ／耐熱金属Ｍ二重金属層シリサイド構造で耐熱金属が
備えなければならない条件は、次のようである。
【００４７】まず、熱的な方法でシリサイド化ができな
ければならない。即ち、耐熱金属Ｍの被酸化性がシリコ
ンの被酸化性より強ければならない。
ければならない。即ち、耐熱金属Ｍの被酸化性がシリコ
ンの被酸化性より強ければならない。
【００４８】この時、Ｗ、Ｍｏ、そしてＣｏなどは、加
熱してもシリコン上の自然酸化膜を還元して除去できな
いため、熱的な方法ではシリサイド化が不可能な金属で
ある。
熱してもシリコン上の自然酸化膜を還元して除去できな
いため、熱的な方法ではシリサイド化が不可能な金属で
ある。
【００４９】次、耐熱金属Ｍのシリサイド化温度がＣｏ
のシリサイド化温度（約５５０℃）より高ければならな
い。この条件を満足しなければならないＣｏＳｉ2が優
先的に形成された膜の逆転が発生されることができる。
耐熱金属のシリサイド化温度を比較すると、次のようで
ある。 Ｈｆ＞Ｚｒ＞Ｎｂ≒Ｔａ≒Ｗ＞Ｔ≒Ｔｉ＞Ｃｏ＞Ｍｏ＞
Ｃｒ
のシリサイド化温度（約５５０℃）より高ければならな
い。この条件を満足しなければならないＣｏＳｉ2が優
先的に形成された膜の逆転が発生されることができる。
耐熱金属のシリサイド化温度を比較すると、次のようで
ある。 Ｈｆ＞Ｚｒ＞Ｎｂ≒Ｔａ≒Ｗ＞Ｔ≒Ｔｉ＞Ｃｏ＞Ｍｏ＞
Ｃｒ
【００５０】ここで、ＭｏとＣｒの場合には膜の逆転が
不可能である。
不可能である。
【００５１】又、耐熱金属シリサイドＭＳｉ2を形成す
る場合、耐熱金属Ｍが主拡散体ならできない。即ちシリ
コンが主拡散体で、これは熱処理工程時、耐熱金属がシ
リコン基板の方に逆拡散されないようにするためであ
る。
る場合、耐熱金属Ｍが主拡散体ならできない。即ちシリ
コンが主拡散体で、これは熱処理工程時、耐熱金属がシ
リコン基板の方に逆拡散されないようにするためであ
る。
【００５２】そして、耐熱金属内でＣｏの拡散係数が大
きいため上逆転が円滑に発生されなければならない。し
かし、耐熱金属の場合、いつもこの条件を満足させる。
きいため上逆転が円滑に発生されなければならない。し
かし、耐熱金属の場合、いつもこの条件を満足させる。
【００５３】従って、上述のような４つの側面で調べて
みると、いろいろな耐熱金属のうち、Ｔｉ、Ｚｒ、Ｖ、
Ｎｂ、Ｈｆ、そしてＴａ等が、このような条件を満足さ
せる。しかし、今まではこの金属のうち、Ｔｉに一番多
くの関心が集中されてきた。
みると、いろいろな耐熱金属のうち、Ｔｉ、Ｚｒ、Ｖ、
Ｎｂ、Ｈｆ、そしてＴａ等が、このような条件を満足さ
せる。しかし、今まではこの金属のうち、Ｔｉに一番多
くの関心が集中されてきた。
【００５４】これは、Ｔｉが上述のような条件に一番典
型的に符合される耐熱金属であるためである。Ｔｉは、
被酸化性が多すぎるためシリコン界面に存在する自然酸
化膜を十分に還元して整合シリサイド膜を容易に形成さ
せることができるだげではなく、Ｃｏとの金属の間、化
合物を形成する可能性が非常に低いため殆ど完全な膜の
逆転が形成できる。従って、面抵抗も非常に低く、Ｃｏ
シリサイド膜の上部に拡散したＴｉ層を窒化して拡散防
止膜であるＴｉＮ層も得ることができる。
型的に符合される耐熱金属であるためである。Ｔｉは、
被酸化性が多すぎるためシリコン界面に存在する自然酸
化膜を十分に還元して整合シリサイド膜を容易に形成さ
せることができるだげではなく、Ｃｏとの金属の間、化
合物を形成する可能性が非常に低いため殆ど完全な膜の
逆転が形成できる。従って、面抵抗も非常に低く、Ｃｏ
シリサイド膜の上部に拡散したＴｉ層を窒化して拡散防
止膜であるＴｉＮ層も得ることができる。
【００５５】しかし、半導体素子が高集積化されること
によって薄い接合の形成が非常に重要視され、特にソー
ス／ドレーン領域に形成されたシリサイド膜が少し厚く
なっても接合漏洩電流の急増が憂慮される。従って、シ
リサイド反応時、シリコン基板の消耗を最小化する必要
がある。
によって薄い接合の形成が非常に重要視され、特にソー
ス／ドレーン領域に形成されたシリサイド膜が少し厚く
なっても接合漏洩電流の急増が憂慮される。従って、シ
リサイド反応時、シリコン基板の消耗を最小化する必要
がある。
【００５６】図１から図５までは、従来の実施の形態に
よる熱処理温度（６００〜９００℃）変化に対するＣｏ
／Ｔｉ二重金属層構造のシリサイド反応結果を示すＸＲ
Ｄピークを示す図面である。
よる熱処理温度（６００〜９００℃）変化に対するＣｏ
／Ｔｉ二重金属層構造のシリサイド反応結果を示すＸＲ
Ｄピークを示す図面である。
【００５７】図１から図５を参照すると、Ｃｏ／Ｔｉ二
重金属層シリサイド膜形成のためのＲＴＡ熱処理工程
（６００〜９００℃）後のＸＲＤスペックトラムは、各
熱処理工程に対して安定されたＣｏＳｉ2像を示す。し
かし、特に６００℃の熱処理場合のように、Ｃｏ−Ｔｉ
−Ｓｉピークが検出されてコバルトシリサイド形成のた
めのシリコン消耗外に追加のシリコン消耗が進行された
ことが分かる。
重金属層シリサイド膜形成のためのＲＴＡ熱処理工程
（６００〜９００℃）後のＸＲＤスペックトラムは、各
熱処理工程に対して安定されたＣｏＳｉ2像を示す。し
かし、特に６００℃の熱処理場合のように、Ｃｏ−Ｔｉ
−Ｓｉピークが検出されてコバルトシリサイド形成のた
めのシリコン消耗外に追加のシリコン消耗が進行された
ことが分かる。
【００５８】この時、図５は、ＲＴＡ熱処理工程を行わ
ない場合（ｎｏ ＲＴＡ）に対する結果を示す。
ない場合（ｎｏ ＲＴＡ）に対する結果を示す。
【００５９】シリサイド化工程に使用されたＴｉの厚さ
は、約１２０オングストロームであり、Ｃｏの厚さは、
約２５０オングストロームである。そして各熱処理温度
（６００〜９００℃）に対するＲＴＡ時間は、各々３０
秒である。
は、約１２０オングストロームであり、Ｃｏの厚さは、
約２５０オングストロームである。そして各熱処理温度
（６００〜９００℃）に対するＲＴＡ時間は、各々３０
秒である。
【００６０】上述のようなＣｏ／Ｔｉ構造は、又Ｔｉ膜
の厚さが少し厚くなっても一部Ｔｉがシリコン基板の界
面にβ−Ｔｉの形態で残ってＴｉＳｉ2を形成したり、
シリサイド上部にＣｏ−Ｔｉ−Ｓｉ合金層を形成するこ
とによってＣｏＳｉ2の形成反応外にも追加でシリコン
基板が消耗される問題点を発生させる。
の厚さが少し厚くなっても一部Ｔｉがシリコン基板の界
面にβ−Ｔｉの形態で残ってＴｉＳｉ2を形成したり、
シリサイド上部にＣｏ−Ｔｉ−Ｓｉ合金層を形成するこ
とによってＣｏＳｉ2の形成反応外にも追加でシリコン
基板が消耗される問題点を発生させる。
【００６１】
【発明が解決しようとする課題】本発明は、上述の諸般
問題点を解決するため提案されたものとして、シリサイ
ド反応時、シリコンの消耗が最小化でき、従ってより薄
い接合形成を可能にするＣｏ／耐熱金属二重金属層構造
を利用したサリサイド形成方法を提供することがその目
的である。
問題点を解決するため提案されたものとして、シリサイ
ド反応時、シリコンの消耗が最小化でき、従ってより薄
い接合形成を可能にするＣｏ／耐熱金属二重金属層構造
を利用したサリサイド形成方法を提供することがその目
的である。
【００６２】本発明の他の目的は、ＣｏＳｉ2形成反応
外にシリコンを追加で消耗する競争反応を有さないで、
シリサイド膜上に形成される上部配線層との反応を効果
的に抑制できるＣｏ／耐熱金属二重金属層構造を利用し
たサリサイド形成方法を提供することがその目的であ
る。
外にシリコンを追加で消耗する競争反応を有さないで、
シリサイド膜上に形成される上部配線層との反応を効果
的に抑制できるＣｏ／耐熱金属二重金属層構造を利用し
たサリサイド形成方法を提供することがその目的であ
る。
【００６３】本発明の他の目的は、ＭＯＳトランジスタ
ーゲート及びソース／ドレーン領域に同時にシリサイド
膜を形成することにおいて、ソース／ドレーン領域のシ
リコン膜が過剰消耗されることが防止できるＣｏ／耐熱
金属二重金属層構造を利用したサリサイド形成方法を提
供がその目的である。
ーゲート及びソース／ドレーン領域に同時にシリサイド
膜を形成することにおいて、ソース／ドレーン領域のシ
リコン膜が過剰消耗されることが防止できるＣｏ／耐熱
金属二重金属層構造を利用したサリサイド形成方法を提
供がその目的である。
【００６４】
【課題を解決するための手段】（構成）上述の目的を達
成するための本発明によると、半導体基板上に半導体基
板より相対的にもっと強い被酸化性を有する第１金属膜
と、第１金属膜及び半導体基板より相対的にもっと大き
い拡散係数を有する第２金属膜を順序に形成して二重金
属層を形成する段階と、二重金属層を熱処理して第２金
属シリサイド膜及び第２金属シリサイド膜上に第１金属
膜と第２金属膜の合金層を形成するが、熱処理で第２金
属膜の一部が第１金属膜を拡散通過して半導体基板と反
応することによって形成される段階とを含む。
成するための本発明によると、半導体基板上に半導体基
板より相対的にもっと強い被酸化性を有する第１金属膜
と、第１金属膜及び半導体基板より相対的にもっと大き
い拡散係数を有する第２金属膜を順序に形成して二重金
属層を形成する段階と、二重金属層を熱処理して第２金
属シリサイド膜及び第２金属シリサイド膜上に第１金属
膜と第２金属膜の合金層を形成するが、熱処理で第２金
属膜の一部が第１金属膜を拡散通過して半導体基板と反
応することによって形成される段階とを含む。
【００６５】この望ましい実施の形態において、第１金
属膜は、耐熱金属膜であり、第２金属膜は、準貴金属膜
である。
属膜は、耐熱金属膜であり、第２金属膜は、準貴金属膜
である。
【００６６】この望ましい実施の形態において、耐熱貴
金属膜は、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｈｆ、そしてＴａ膜
のうち、いずれか１つである。
金属膜は、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｈｆ、そしてＴａ膜
のうち、いずれか１つである。
【００６７】この望ましい実施の形態において、準貴金
属膜は、Ｃｏ膜である。
属膜は、Ｃｏ膜である。
【００６８】この望ましい実施の形態において、第１金
属膜は、半導体基板表面の自然酸化膜を除去して第２金
属シリサイド膜が半導体基板とエピ（ｅｐｉ）を形成さ
せる。
属膜は、半導体基板表面の自然酸化膜を除去して第２金
属シリサイド膜が半導体基板とエピ（ｅｐｉ）を形成さ
せる。
【００６９】この望ましい実施の形態において、第１金
属膜は、第２金属膜の拡散量を除去してシリサイド化反
応程度を調節し、半導体基板の過剰消耗を防止する。
属膜は、第２金属膜の拡散量を除去してシリサイド化反
応程度を調節し、半導体基板の過剰消耗を防止する。
【００７０】この望ましい実施の形態において、第１金
属膜の厚さは、約１００オングストロームであり、第２
金属膜の厚さは、約２００オングストロームである。
属膜の厚さは、約１００オングストロームであり、第２
金属膜の厚さは、約２００オングストロームである。
【００７１】この望ましい実施の形態において、熱処理
工程は、ＲＴＡ工程で約６００〜９００℃、３０秒間行
われる。
工程は、ＲＴＡ工程で約６００〜９００℃、３０秒間行
われる。
【００７２】この望ましい実施の形態において、熱処理
工程は、Ｎ２雰囲気で行われて第１金属膜と第２金属膜
の合金層上に第１金属窒化膜を形成させる。
工程は、Ｎ２雰囲気で行われて第１金属膜と第２金属膜
の合金層上に第１金属窒化膜を形成させる。
【００７３】この望ましい実施の形態において、第１金
属窒素膜は、上部配線膜に対する拡散防止膜（ｄｉｆｆ
ｕｓｉｏｎ ｂａｒｒｉｅｒ）で作用する。
属窒素膜は、上部配線膜に対する拡散防止膜（ｄｉｆｆ
ｕｓｉｏｎ ｂａｒｒｉｅｒ）で作用する。
【００７４】上述の目的を達成するための本発明による
と、ＭＯＳトランジスターのゲート電極及びソース／ド
レーン領域にシリサイド膜を同時に形成するサリサイド
形成方法において、ゲート電極の上部及びソース／ドレ
ーン領域が露出された半導体基板上にゲート電極及び半
導体基板より相対的により強い被酸化性を有する第１金
属膜と、第１金属膜及び半導体基板、そしてゲート電極
より相対的により大きい拡散係数を有する第２金属膜を
順序に形成して二重金属層を形成する段階と、二重金属
層を熱処理してゲート電極上部及びソース／ドレーン領
域に第２金属シリサイド膜及び第１金属膜と第２金属膜
の合金層を形成するが、熱処理で第２金属膜の一部が第
１金属膜を拡散通過してゲート電極及びソース／ドレー
ン領域の半導体基板と各々反応することによって形成さ
れる段階を含み、第１金属膜が第２金属膜の拡散量を制
限してゲート電極及びソース／ドレーン領域に類似な厚
さのシリサイド膜を形成させる。
と、ＭＯＳトランジスターのゲート電極及びソース／ド
レーン領域にシリサイド膜を同時に形成するサリサイド
形成方法において、ゲート電極の上部及びソース／ドレ
ーン領域が露出された半導体基板上にゲート電極及び半
導体基板より相対的により強い被酸化性を有する第１金
属膜と、第１金属膜及び半導体基板、そしてゲート電極
より相対的により大きい拡散係数を有する第２金属膜を
順序に形成して二重金属層を形成する段階と、二重金属
層を熱処理してゲート電極上部及びソース／ドレーン領
域に第２金属シリサイド膜及び第１金属膜と第２金属膜
の合金層を形成するが、熱処理で第２金属膜の一部が第
１金属膜を拡散通過してゲート電極及びソース／ドレー
ン領域の半導体基板と各々反応することによって形成さ
れる段階を含み、第１金属膜が第２金属膜の拡散量を制
限してゲート電極及びソース／ドレーン領域に類似な厚
さのシリサイド膜を形成させる。
【００７５】この望ましい実施の形態において、第１金
属膜は、耐熱金属膜であり、第２金属膜は、準貴金属で
ある。
属膜は、耐熱金属膜であり、第２金属膜は、準貴金属で
ある。
【００７６】この望ましい実施の形態において、耐熱金
属膜は、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｈｆ、そしてＴａ膜の
うち、いずれか１つである。
属膜は、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｈｆ、そしてＴａ膜の
うち、いずれか１つである。
【００７７】この望ましい実施の形態において、準貴金
属膜は、Ｃｏ膜である。
属膜は、Ｃｏ膜である。
【００７８】この望ましい実施の形態において、第１金
属膜は、ゲート電極上部及び半導体基板表面の自然酸化
膜を除去して第２金属シリサイド膜をゲート電極及び半
導体基板と各々エピ（ｅｐｉ）を形成させる。
属膜は、ゲート電極上部及び半導体基板表面の自然酸化
膜を除去して第２金属シリサイド膜をゲート電極及び半
導体基板と各々エピ（ｅｐｉ）を形成させる。
【００７９】この望ましい実施の形態において、第１金
属膜は、第２金属膜の拡散量を制限してシリサイド化反
応程度を調節し、半導体基板の過剰消耗を防止する。
属膜は、第２金属膜の拡散量を制限してシリサイド化反
応程度を調節し、半導体基板の過剰消耗を防止する。
【００８０】この望ましい実施の形態において、第１金
属膜の厚さは、約１００オングストロームであり、第２
金属膜の厚さは、約２００オングストロームである。
属膜の厚さは、約１００オングストロームであり、第２
金属膜の厚さは、約２００オングストロームである。
【００８１】この望ましい実施の形態において、熱処理
工程は、ＲＴＡ工程で、約６００〜９００℃、３０秒間
行われる。
工程は、ＲＴＡ工程で、約６００〜９００℃、３０秒間
行われる。
【００８２】この望ましい実施の形態において、熱処理
工程は、Ｎ２雰囲気で行われてシリサイド膜上に第１金
属窒化膜を形成させる。
工程は、Ｎ２雰囲気で行われてシリサイド膜上に第１金
属窒化膜を形成させる。
【００８３】この望ましい実施の形態において、第１金
属窒化膜は、上部は配線膜に対する拡散防止膜で作用す
る。
属窒化膜は、上部は配線膜に対する拡散防止膜で作用す
る。
【００８４】（作用）本発明によるＣｏ／Ｎｂ二重金属
層構造を利用したシリサイド形成方法は、コバルトシリ
サイド形成時、シリコンの消耗を最小化し、ＭＯＳトラ
ンジスターのゲートとソース／ドレーンに同時にシリサ
イド膜を形成させ、追加で形成される窒化膜によって上
部配線層との反応を効果的に抑制する。
層構造を利用したシリサイド形成方法は、コバルトシリ
サイド形成時、シリコンの消耗を最小化し、ＭＯＳトラ
ンジスターのゲートとソース／ドレーンに同時にシリサ
イド膜を形成させ、追加で形成される窒化膜によって上
部配線層との反応を効果的に抑制する。
【００８５】
【発明の実施の形態】図１４を参照すると、本発明の実
施の形態による新規したＣｏ／Ｎｂ二重金属層構造を利
用したシリサイド形成方法は、シリコン基板上にシリコ
ン基板より相対的に高い被酸化性を有するＮｂとＮｂ及
びシリコン基板より相対的にもっと大きい拡散係数を有
するＣｏを順序に形成して二重金属層Ｃｏ／Ｎｂを形成
し、二重金属層を熱処理して膜の逆転によるＣｏシリサ
イド膜及びＣｏシリサイド膜上にＣｏ−Ｎｂ合金層を形
成する。Ｎｂは、シリコン表面の自然酸化膜を除去し、
Ｃｏの拡散量を制限してエピコバルトシリサイド膜が形
成されるようにする。この時、熱処理雰囲気を窒素雰囲
気とする場合、Ｃｏ−Ｎｂ合金層上にＮｂ窒化膜ＮｂＮ
が形成されて上部配線層に対する拡散防止層で作用する
ようになる。上述のような半導体装置の製造方法によっ
て、シリサイド膜形成時、シリコン過剰消耗を発生させ
る競争反応−例えば、ＮｂＳｉ2及びＣｏ−Ｎｂ−Ｓｉ
等−がなくなることによってシリコンの消耗が最小化で
き、従って接合領域を相対的により薄く形成でき、ＭＯ
Ｓトランジスターのゲート電極上部及びソース／ドレー
ン領域にシリサイド膜を同時に形成でき、シリサイド膜
上部に形成されるＮｂ窒化膜によってシリサイド膜と上
部配線層の反応がより効果的に抑制できる。
施の形態による新規したＣｏ／Ｎｂ二重金属層構造を利
用したシリサイド形成方法は、シリコン基板上にシリコ
ン基板より相対的に高い被酸化性を有するＮｂとＮｂ及
びシリコン基板より相対的にもっと大きい拡散係数を有
するＣｏを順序に形成して二重金属層Ｃｏ／Ｎｂを形成
し、二重金属層を熱処理して膜の逆転によるＣｏシリサ
イド膜及びＣｏシリサイド膜上にＣｏ−Ｎｂ合金層を形
成する。Ｎｂは、シリコン表面の自然酸化膜を除去し、
Ｃｏの拡散量を制限してエピコバルトシリサイド膜が形
成されるようにする。この時、熱処理雰囲気を窒素雰囲
気とする場合、Ｃｏ−Ｎｂ合金層上にＮｂ窒化膜ＮｂＮ
が形成されて上部配線層に対する拡散防止層で作用する
ようになる。上述のような半導体装置の製造方法によっ
て、シリサイド膜形成時、シリコン過剰消耗を発生させ
る競争反応−例えば、ＮｂＳｉ2及びＣｏ−Ｎｂ−Ｓｉ
等−がなくなることによってシリコンの消耗が最小化で
き、従って接合領域を相対的により薄く形成でき、ＭＯ
Ｓトランジスターのゲート電極上部及びソース／ドレー
ン領域にシリサイド膜を同時に形成でき、シリサイド膜
上部に形成されるＮｂ窒化膜によってシリサイド膜と上
部配線層の反応がより効果的に抑制できる。
【００８６】以下、図６から図１５までを参照して、本
発明の実施の形態を詳細に説明する。
発明の実施の形態を詳細に説明する。
【００８７】図６から図１０までは、本発明の実施の形
態による熱処理温度（６００〜９００℃）変化に対する
Ｃｏ／Ｎｂ二重金属層構造のシリサイド反応結果を示す
ＸＲＤピークを示す図面である。
態による熱処理温度（６００〜９００℃）変化に対する
Ｃｏ／Ｎｂ二重金属層構造のシリサイド反応結果を示す
ＸＲＤピークを示す図面である。
【００８８】図６から図１０までを参照すると、Ｃｏ／
Ｎｂ二重金属層シリサイド膜形成のためのＲＴＡ熱処理
工程後のＸＲＤスペックトラムは、既存のＣｏ／Ｔｉ二
重金属層シリサイド膜形成において、検出されたＴｉシ
リサイドＴｉＳｉ2及びＣｏ−Ｔｉ−Ｓｉに対応される
ＮｂシリサイドＮｂＳｉ2乃至Ｃｏ−Ｎｂ−Ｓｉ等のピ
ークが各熱処理温度（６００〜９００℃）に対して全然
検出されないことを示す。
Ｎｂ二重金属層シリサイド膜形成のためのＲＴＡ熱処理
工程後のＸＲＤスペックトラムは、既存のＣｏ／Ｔｉ二
重金属層シリサイド膜形成において、検出されたＴｉシ
リサイドＴｉＳｉ2及びＣｏ−Ｔｉ−Ｓｉに対応される
ＮｂシリサイドＮｂＳｉ2乃至Ｃｏ−Ｎｂ−Ｓｉ等のピ
ークが各熱処理温度（６００〜９００℃）に対して全然
検出されないことを示す。
【００８９】この時、図１０は、ＲＴＡ熱処理工程を行
わない場合（ｎｏ ＲＴＡ）に対する結果を示す。
わない場合（ｎｏ ＲＴＡ）に対する結果を示す。
【００９０】というわけで、シリサイド膜形成時、コバ
ルトシリサイドＣｏＳｉ2と競争し、シリコンの消耗を
必要とする反応が存在しないことが分かる。
ルトシリサイドＣｏＳｉ2と競争し、シリコンの消耗を
必要とする反応が存在しないことが分かる。
【００９１】シリサイド化工程に使用されたＮｂの厚さ
は約１２０ であり、Ｃｏの厚さは約１８０オングスト
ロームである。そして、各熱処理温度（６００〜９００
℃）に対するＲＴＡ時間は各々３０秒である。
は約１２０ であり、Ｃｏの厚さは約１８０オングスト
ロームである。そして、各熱処理温度（６００〜９００
℃）に対するＲＴＡ時間は各々３０秒である。
【００９２】この時、ＸＲＤスペックトラム結果で分か
るように、ＣｏＳｉ又はＣｏ2Ｓｉ等の準安定像が存在
するが、一般的に行われる後続高温熱処理によってＣｏ
Ｓｉ2で変化される。
るように、ＣｏＳｉ又はＣｏ2Ｓｉ等の準安定像が存在
するが、一般的に行われる後続高温熱処理によってＣｏ
Ｓｉ2で変化される。
【００９３】図３は、図７のＣｏ／Ｎｂ二重金属層をシ
リサイド膜の最終構造を示す断面図である。
リサイド膜の最終構造を示す断面図である。
【００９４】図１１において、図７のＣｏ／Ｎｂ二重金
属層のシリサイド膜形成熱処理（８００℃、３０秒）後
の構造は、半導体基板１０上にエピコバルトシリサイド
膜１２及び逆転層１８を有する。
属層のシリサイド膜形成熱処理（８００℃、３０秒）後
の構造は、半導体基板１０上にエピコバルトシリサイド
膜１２及び逆転層１８を有する。
【００９５】逆転層１８は、エピコバルトシリサイド膜
１２上に順序に形成されたＮｂ2Ｏ5［Ｎｂ2Ｃ］膜１３
及びＮｂ2Ｃｏ膜１４と、ＮｂＣｏ2膜１５と、ＣｏＳｉ
（Ｃｏ2Ｓｉ）膜１６とを含む。
１２上に順序に形成されたＮｂ2Ｏ5［Ｎｂ2Ｃ］膜１３
及びＮｂ2Ｃｏ膜１４と、ＮｂＣｏ2膜１５と、ＣｏＳｉ
（Ｃｏ2Ｓｉ）膜１６とを含む。
【００９６】この時、ＮｂＳｉ2の生成熱（〓Ｈｆ、
NbSi2＝−１０．７ｋｃａｌ／ｍｏｌｅ）がＣｏ2Ｓｉ及
びＣｏＳｉ、そしてＣｏＳｉ2の各生成熱−９．２と−
１２．０、そして−８．２ｋｃａｌ／ｍｏｌｅの割に決
して小さくないため半導体基板１０のシリコンがＮｂと
接するようになると、ＮｂＳｉ2を生成する可能性が非
常に高くなる。
NbSi2＝−１０．７ｋｃａｌ／ｍｏｌｅ）がＣｏ2Ｓｉ及
びＣｏＳｉ、そしてＣｏＳｉ2の各生成熱−９．２と−
１２．０、そして−８．２ｋｃａｌ／ｍｏｌｅの割に決
して小さくないため半導体基板１０のシリコンがＮｂと
接するようになると、ＮｂＳｉ2を生成する可能性が非
常に高くなる。
【００９７】しかし、シリサイド反応初期にＣｏＳｉ2
層とＮｂ膜内でのシリコンの拡散速度が低いためシリコ
ンがこれらの層を通過できない間、Ｎｂ膜内で拡散速度
が相対的に早いＣｏがＮｂ膜を拡散通過するようにな
る。そして、Ｃｏが半導体基板１０の方に移動してシリ
コンと反応することによってＣｏシリサイド膜を形成す
るようになる。
層とＮｂ膜内でのシリコンの拡散速度が低いためシリコ
ンがこれらの層を通過できない間、Ｎｂ膜内で拡散速度
が相対的に早いＣｏがＮｂ膜を拡散通過するようにな
る。そして、Ｃｏが半導体基板１０の方に移動してシリ
コンと反応することによってＣｏシリサイド膜を形成す
るようになる。
【００９８】一旦、Ｃｏシリサイド膜が形成されたＮｂ
Ｓｉ2が形成される機会は無くなる。
Ｓｉ2が形成される機会は無くなる。
【００９９】図１２から図１４までは、本発明の実施の
形態によるＣｏ／Ｎｂ二重金属層構造を利用したシリサ
イド膜形成方法を順次的に示す図面である。
形態によるＣｏ／Ｎｂ二重金属層構造を利用したシリサ
イド膜形成方法を順次的に示す図面である。
【０１００】図１２を参照すると、ｐ型半導体基板（ｐ
−Ｓｉ ｓｕｂ）２０上にＡｓ等の不純物イオンを注入
して半導体基板２０内にｎ+型ウェル（ｎ+−Ｓｉ ｗｅ
ｌｌ）領域２２を有する切れウェーハ（ｐｉｅｃｅ ｗ
ａｆｅｒ）を形成する。より詳しくは、半導体基板２０
上にＢイオンを注入し、約１１５０℃で７８０分間ドラ
イブイン（ｄｒｉｖｅ−ｉｎ）してｐ型半導体基板２０
を形成する。そしてｐ型半導体基板２０上に約１００
の熱酸化膜（図面に未図示）を形成した後、熱酸化膜上
にＡｓイオンを注入する。続いて窒素Ｎ２雰囲気で、約
８５０℃、３分間活性化熱処理工程を行ってｎ+型ウェ
ル領域２２を形成し、熱酸化膜を除去する。
−Ｓｉ ｓｕｂ）２０上にＡｓ等の不純物イオンを注入
して半導体基板２０内にｎ+型ウェル（ｎ+−Ｓｉ ｗｅ
ｌｌ）領域２２を有する切れウェーハ（ｐｉｅｃｅ ｗ
ａｆｅｒ）を形成する。より詳しくは、半導体基板２０
上にＢイオンを注入し、約１１５０℃で７８０分間ドラ
イブイン（ｄｒｉｖｅ−ｉｎ）してｐ型半導体基板２０
を形成する。そしてｐ型半導体基板２０上に約１００
の熱酸化膜（図面に未図示）を形成した後、熱酸化膜上
にＡｓイオンを注入する。続いて窒素Ｎ２雰囲気で、約
８５０℃、３分間活性化熱処理工程を行ってｎ+型ウェ
ル領域２２を形成し、熱酸化膜を除去する。
【０１０１】次、図１３において、半導体基板２０上に
エピコバルトシリサイド膜形成のためＮｂ膜２４とＣｏ
膜２５を順序に形成して二重金属層構造を形成する。
エピコバルトシリサイド膜形成のためＮｂ膜２４とＣｏ
膜２５を順序に形成して二重金属層構造を形成する。
【０１０２】この時、二重金属層は、電子ビーム蒸発器
（ｅ−ｂｅａｍｅｖａｐｏｒａｔｏｒ）又はスパッタ
（ｓｐｕｔｔｅｒ）を使用してＮｂ膜２４を約１００オ
ングストローム程度で形成しＣｏ膜２５を約２００オン
グストローム程度で形成する。
（ｅ−ｂｅａｍｅｖａｐｏｒａｔｏｒ）又はスパッタ
（ｓｐｕｔｔｅｒ）を使用してＮｂ膜２４を約１００オ
ングストローム程度で形成しＣｏ膜２５を約２００オン
グストローム程度で形成する。
【０１０３】最後に、切れウェーハをＲＴＡでシリサイ
ド化熱処理工程を行うと、図１４に図示されたように、
膜逆転によるエピコバルトシリサイド膜ＣｏＳｉ2２８
が形成される。この時、エピコバルトシリサイド膜２８
上にはＣｏ−Ｎｂ合金層２９及びＮｂ窒化膜ＮｂＮ３０
が順序に形成される。
ド化熱処理工程を行うと、図１４に図示されたように、
膜逆転によるエピコバルトシリサイド膜ＣｏＳｉ2２８
が形成される。この時、エピコバルトシリサイド膜２８
上にはＣｏ−Ｎｂ合金層２９及びＮｂ窒化膜ＮｂＮ３０
が順序に形成される。
【０１０４】この時、熱処理工程は、約１０-5ｔｏｒｒ
以下の真空度を維持し、約９００℃の窒素雰囲気で３０
秒間行われる。
以下の真空度を維持し、約９００℃の窒素雰囲気で３０
秒間行われる。
【０１０５】Ｎｂ窒化膜ＮｂＮ３０は、熱処理工程をＮ
２雰囲気で行うことによって、膜の逆転によるＮｂ膜の
上部層への移動によってＮ２と反応して形成される。
２雰囲気で行うことによって、膜の逆転によるＮｂ膜の
上部層への移動によってＮ２と反応して形成される。
【０１０６】上述のようなＣｏ／Ｎｂ二重金属層構造を
利用したシリサイド特性によってＭＯＳトランジスター
のサリサイド工程に対してその適用が可能になる。
利用したシリサイド特性によってＭＯＳトランジスター
のサリサイド工程に対してその適用が可能になる。
【０１０７】図１５は、本発明の実施の形態によるＣｏ
／Ｎｂ二重金属層構造を利用したＭＯＳトランジスター
サリサイド構造を示す図面である。
／Ｎｂ二重金属層構造を利用したＭＯＳトランジスター
サリサイド構造を示す図面である。
【０１０８】図１５を参照すると、半導体基板５０上に
活性領域と非活性領域を定義してフィルド酸化膜５２、
ゲート酸化膜５３を間に置いてゲート電極５４、ゲート
電極５４両側下部の半導体基板５０内にソース／ドレー
ン領域５６が形成されている。そして、ゲート電極５４
の両側壁にゲート電極５４とソース／ドレーン領域５６
の段落を防止するためのゲート絶縁膜スペーサー５８が
形成されている。
活性領域と非活性領域を定義してフィルド酸化膜５２、
ゲート酸化膜５３を間に置いてゲート電極５４、ゲート
電極５４両側下部の半導体基板５０内にソース／ドレー
ン領域５６が形成されている。そして、ゲート電極５４
の両側壁にゲート電極５４とソース／ドレーン領域５６
の段落を防止するためのゲート絶縁膜スペーサー５８が
形成されている。
【０１０９】次、ゲート電極５４上部及びソース／ドレ
ーン領域５６の半導体基板５０の上部に各々シリサイド
膜６０、６１が形成されている。
ーン領域５６の半導体基板５０の上部に各々シリサイド
膜６０、６１が形成されている。
【０１１０】そして、シリサイド膜６０、６１を含んで
半導体基板５０全面に層間絶縁膜６２が形成されている
し、層間絶縁膜６２を貫通してソース／ドレーン領域５
６と電気的に接続されるようにシリサイド膜６０、６１
上にソース／ドレーンコンタクト電極６４が形成されて
いる。
半導体基板５０全面に層間絶縁膜６２が形成されている
し、層間絶縁膜６２を貫通してソース／ドレーン領域５
６と電気的に接続されるようにシリサイド膜６０、６１
上にソース／ドレーンコンタクト電極６４が形成されて
いる。
【０１１１】シリサイド膜６０、６１は、次のような工
程順序によって形成される。
程順序によって形成される。
【０１１２】まず、半導体基板５０上にシリサイド形成
用二重金属層を形成する。この時、二重金属層は、耐熱
金属膜及び準貴金属膜（ｎｅａｒ ｎｏｂｌｅ ｍｅｔ
ａｌｌａｙｅｒ）が順次的に積層されたものとして、耐
熱金属膜は、半導体基板５０及びゲート電極５４より高
い被酸化性を有し、準貴金属膜は、耐熱金属膜と半導体
基板５０、そしてゲート電極５４より相対的にもっと大
きい拡散係数を有する。
用二重金属層を形成する。この時、二重金属層は、耐熱
金属膜及び準貴金属膜（ｎｅａｒ ｎｏｂｌｅ ｍｅｔ
ａｌｌａｙｅｒ）が順次的に積層されたものとして、耐
熱金属膜は、半導体基板５０及びゲート電極５４より高
い被酸化性を有し、準貴金属膜は、耐熱金属膜と半導体
基板５０、そしてゲート電極５４より相対的にもっと大
きい拡散係数を有する。
【０１１３】耐熱金属膜は、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｈ
ｆ、そしてＴａ膜のうち、いずれか１つが使用され、準
貴金属膜は、Ｃｏが使用される。
ｆ、そしてＴａ膜のうち、いずれか１つが使用され、準
貴金属膜は、Ｃｏが使用される。
【０１１４】ここでは、シリサイド化工程時、半導体基
板５０とゲート電極５４の消耗を最小化するため耐熱金
属膜としてＮｂを使用し、準貴金属膜としてＣｏを各々
使用する。
板５０とゲート電極５４の消耗を最小化するため耐熱金
属膜としてＮｂを使用し、準貴金属膜としてＣｏを各々
使用する。
【０１１５】二重金属層をＲＴＡで熱処理してゲート電
極５４の上部及びソース／ドレーン領域５６だげ選択的
にエピコバルトシリサイド膜６０ａ、６１ａを形成す
る。この時、エピコバルトシリサイド膜６０ａ、６１ａ
の上部にＣｏ−Ｎｂ合金層（図面に未図示）が形成され
る。
極５４の上部及びソース／ドレーン領域５６だげ選択的
にエピコバルトシリサイド膜６０ａ、６１ａを形成す
る。この時、エピコバルトシリサイド膜６０ａ、６１ａ
の上部にＣｏ−Ｎｂ合金層（図面に未図示）が形成され
る。
【０１１６】これは、ＣｏがＮｂを拡散通過してゲート
電極５４及びソース／ドレーン領域５６の半導体基板５
０と反応することによって形成される膜逆転（ｌａｙｅ
ｒｉｎｖｅｒｓｉｏｎ）を利用することである。この
時、Ｎｂは、ゲート電極５４の上部及び半導体基板５０
上の自然酸化膜を除去し、Ｃｏの拡散を遅延させて平坦
し薄いエピコバルトシリサイド膜形成を可能にする。
電極５４及びソース／ドレーン領域５６の半導体基板５
０と反応することによって形成される膜逆転（ｌａｙｅ
ｒｉｎｖｅｒｓｉｏｎ）を利用することである。この
時、Ｎｂは、ゲート電極５４の上部及び半導体基板５０
上の自然酸化膜を除去し、Ｃｏの拡散を遅延させて平坦
し薄いエピコバルトシリサイド膜形成を可能にする。
【０１１７】自然酸化膜の除去は、Ｎｂの被酸化性が非
常に大きいため可能である。これは、各々のＳｉＯ2と
ＴｉＯ2と、そしてＮｂ2Ｏ5の酸化物生成エネルギー
（デルタＧｆ．oxide）を比較すると分かるが、この値
は順序に−２０４．６９、−２１２．４７、そして−４
２２．０６ｋｃａｌ／ｍｏｌｅとしてＮｂ2０5が一番大
きい値を有する。これはＣｏ／Ｎｂ二重金属層構造を利
用してＲＴＡ熱処理だけでも半導体基板５０上の自然酸
化膜をすべすべに除去するようになり、というわけでエ
ピコバルトシリサイド膜形成に重要な役割を果たすよう
になる。
常に大きいため可能である。これは、各々のＳｉＯ2と
ＴｉＯ2と、そしてＮｂ2Ｏ5の酸化物生成エネルギー
（デルタＧｆ．oxide）を比較すると分かるが、この値
は順序に−２０４．６９、−２１２．４７、そして−４
２２．０６ｋｃａｌ／ｍｏｌｅとしてＮｂ2０5が一番大
きい値を有する。これはＣｏ／Ｎｂ二重金属層構造を利
用してＲＴＡ熱処理だけでも半導体基板５０上の自然酸
化膜をすべすべに除去するようになり、というわけでエ
ピコバルトシリサイド膜形成に重要な役割を果たすよう
になる。
【０１１８】上述のようなＣｏ／Ｎｂ二重金属層構造
は、シリサイド化工程時、コバルトシリサイド膜形成反
応外に、付加的にシリコン消耗反応、例えばＮｂＳｉ2
形成及びＣｏ−Ｎｂ−Ｓｉ反応がないためシリコン過剰
消耗がなく、従って浅いソース／ドレーン領域形成を可
能にする。
は、シリサイド化工程時、コバルトシリサイド膜形成反
応外に、付加的にシリコン消耗反応、例えばＮｂＳｉ2
形成及びＣｏ−Ｎｂ−Ｓｉ反応がないためシリコン過剰
消耗がなく、従って浅いソース／ドレーン領域形成を可
能にする。
【０１１９】一方、例えば熱処理工程を約８００℃以上
の温度で３０秒間窒素雰囲気で行わせると、シリサイド
膜６０、６１の構造は、Ｃｏ−Ｎｂ合金層上にＮｂ窒化
膜ＮｂＮ６０ｂ、６１ｂがもっと形成されるようにでき
る。
の温度で３０秒間窒素雰囲気で行わせると、シリサイド
膜６０、６１の構造は、Ｃｏ−Ｎｂ合金層上にＮｂ窒化
膜ＮｂＮ６０ｂ、６１ｂがもっと形成されるようにでき
る。
【０１２０】この時、Ｎｂ窒化膜ＮｂＮ６０ｂ、６１ｂ
は、シリサイド膜と上部配線層の間の拡散防止膜で使用
される。詳しくはＮｂ窒化膜ＮｂＮ６０ｂ、６１ｂがソ
ース／ドレーンコンタクト電極６４であるアルミニウム
金属膜のシリサイド膜６０、６１と反応しないようにす
る。Ｃｕに対するＴｉＮとＮｂＮの拡散防止機能を比較
することが参照文献Ｔ．Ｎａｋａｎｏ、ｅｔ ａｌ．、
ＶＭＩＣ Ｃｏｎｆ．Ｐｒｏｃ．、Ｊｕｎｅ、１９９
４、ｐ．４０７に掲示されたことがある。これによる
と、ＮｂＮがＴｉＮの割により優秀な物性特性を示す。
は、シリサイド膜と上部配線層の間の拡散防止膜で使用
される。詳しくはＮｂ窒化膜ＮｂＮ６０ｂ、６１ｂがソ
ース／ドレーンコンタクト電極６４であるアルミニウム
金属膜のシリサイド膜６０、６１と反応しないようにす
る。Ｃｕに対するＴｉＮとＮｂＮの拡散防止機能を比較
することが参照文献Ｔ．Ｎａｋａｎｏ、ｅｔ ａｌ．、
ＶＭＩＣ Ｃｏｎｆ．Ｐｒｏｃ．、Ｊｕｎｅ、１９９
４、ｐ．４０７に掲示されたことがある。これによる
と、ＮｂＮがＴｉＮの割により優秀な物性特性を示す。
【０１２１】上述のように、Ｃｏ／Ｎｂ二重金属層を利
用してＭＯＳトランジスターのゲート電極５４及びソー
ス／ドレーン領域５６に平坦でエピコバルトシリサイド
膜６０ａ、６１ａを形成して素子の動作速度及び寿命を
向上させるようになる。
用してＭＯＳトランジスターのゲート電極５４及びソー
ス／ドレーン領域５６に平坦でエピコバルトシリサイド
膜６０ａ、６１ａを形成して素子の動作速度及び寿命を
向上させるようになる。
【０１２２】
【発明の効果】本発明は、シリサイド膜形成時、シリコ
ン過剰消耗を発生させる競争反応、例えばＮｂＳｉ2及
びＣｏ−Ｎｂ−Ｓｉ等がなくなるようにシリコンの消耗
が最小化でき、従って接合領域が相対的により浅く形成
でき、ＭＯＳトランジスターのゲート電極上部及びソー
ス／ドレーン領域にシリサイド膜を同時に形成できる。
ン過剰消耗を発生させる競争反応、例えばＮｂＳｉ2及
びＣｏ−Ｎｂ−Ｓｉ等がなくなるようにシリコンの消耗
が最小化でき、従って接合領域が相対的により浅く形成
でき、ＭＯＳトランジスターのゲート電極上部及びソー
ス／ドレーン領域にシリサイド膜を同時に形成できる。
【０１２３】又、シリサイド膜上部に形成されるＮｂ窒
化膜によってシリサイド膜と上部配線層の反応をより効
果的に抑制できる効果がある。
化膜によってシリサイド膜と上部配線層の反応をより効
果的に抑制できる効果がある。
【図１】 従来の実施の形態による熱処理温度（６００
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
【図２】 従来の実施の形態による熱処理温度（６００
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
【図３】 従来の実施の形態による熱処理温度（６００
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
【図４】 従来の実施の形態による熱処理温度（６００
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
【図５】 従来の実施の形態による熱処理温度（６００
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
〜９００℃）変化に対するＣｏ／Ｔｉ二重金属層構造の
シリサイド反応結果を示すＸＲＤピークを示す図面であ
る。
【図６】 本発明の実施の形態による熱処理温度（６０
０〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構造
のシリサイド反応結果を示すＸＲＤピークを示す図面で
ある。
０〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構造
のシリサイド反応結果を示すＸＲＤピークを示す図面で
ある。
【図７】 本発明の実施の形態による熱処理温度（６０
０〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構造
のシリサイド反応結果を示すＸＲＤピークを示す図面で
ある。
０〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構造
のシリサイド反応結果を示すＸＲＤピークを示す図面で
ある。
【図８】 本発明の実施の形態による熱処理温度（６０
０〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構造
のシリサイド反応結果を示すＸＲＤピークを示す図面で
ある。
０〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構造
のシリサイド反応結果を示すＸＲＤピークを示す図面で
ある。
【図９】 本発明の実施の形態による熱処理温度（６０
０〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構造
のシリサイド反応結果を示すＸＲＤピークを示す図面で
ある。
０〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構造
のシリサイド反応結果を示すＸＲＤピークを示す図面で
ある。
【図１０】 本発明の実施の形態による熱処理温度（６
００〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構
造のシリサイド反応結果を示すＸＲＤピークを示す図面
である。
００〜９００℃）変化に対するＣｏ／Ｎｂ二重金属層構
造のシリサイド反応結果を示すＸＲＤピークを示す図面
である。
【図１１】 図７のＣｏ／Ｎｂ二重金属層シリサイド膜
の最終構造を示す断面図である。
の最終構造を示す断面図である。
【図１２】 本発明の実施の形態によるＣｏ／Ｎｂ二重
金属層構造を利用したシリサイド膜形成方法を示す図面
である。
金属層構造を利用したシリサイド膜形成方法を示す図面
である。
【図１３】 本発明の実施の形態によるＣｏ／Ｎｂ二重
金属層構造を利用したシリサイド膜形成方法を示す図面
である。
金属層構造を利用したシリサイド膜形成方法を示す図面
である。
【図１４】 本発明の実施の形態によるＣｏ／Ｎｂ二重
金属層構造を利用したシリサイド膜形成方法を示す図面
である。
金属層構造を利用したシリサイド膜形成方法を示す図面
である。
【図１５】 本発明の実施の形態によるＣｏ／Ｎｂ二重
金属層構造を利用したＭＯＳトランジスターのサリサイ
ド構造を示す図面である。
金属層構造を利用したＭＯＳトランジスターのサリサイ
ド構造を示す図面である。
１０、２０、５０：半導体基板 １８：逆転層 ２２：ｎ+型ウェル領域 ２４：Ｎｂ膜 ２５：Ｃｏ膜 ２９：Ｃｏ−Ｎｂ合金層 ３０、６０ｂ、６１ｂ：Ｎｂ窒化膜 ５４：ゲート電極 ５６：ソース／ドレーン領域 ５８：ゲート絶縁膜スペーサー ６２：層間絶縁膜 ６４：ソース／ドレーンコンタクト電極 １２、２８、６０ａ、６１ａ：エピコバルトシリサイド
膜
膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 永郁 大韓民国京畿道水原市權善區九雲洞（番地 なし）三煥エーピーティ４−1003
Claims (20)
- 【請求項１】 半導体基板上に前記半導体基板より高い
被酸化性を有する第１金属膜と、前記第１金属膜及び半
導体基板より相対的にもっと大きい拡散係数を有する第
２金属膜を順序に形成して二重金属層を形成する段階
と、前記二重金属層を熱処理して第２金属シリサイド膜
と、前記第２金属シリサイド膜上に第１金属膜と第２金
属膜の合金層を形成するが、前記熱処理で前記第２金属
膜の一部が前記第１金属膜を拡散通過して前記半導体基
板と反応することによって形成される段階とを含むこと
を特徴とするシリサイド膜形成方法。 - 【請求項２】 前記第１金属膜は、耐熱金属膜であり、
前記第２金属膜は、準貴金属膜であることを特徴とする
請求項１に記載のシリサイド膜形成方法。 - 【請求項３】 前記耐熱貴金属膜は、Ｔｉ、Ｚｒ、Ｖ、
Ｎｂ、Ｈｆ、そしてＴａ膜のうち、いずれか１つである
ことを特徴とする請求項２に記載のシリサイド膜形成方
法。 - 【請求項４】 前記準貴金属膜は、Ｃｏ膜であることを
特徴とする請求項２に記載のシリサイド膜形成方法。 - 【請求項５】 前記第１金属膜は、前記半導体基板表面
の自然酸化膜を除去して前記第２金属シリサイド膜が前
記半導体基板とエピ（ｅｐｉ）を形成させることを特徴
とする請求項１に記載のシリサイド膜形成方法。 - 【請求項６】 前記第１金属膜は、前記第２金属膜の拡
散量を制限してシリサイド化反応程度を調節し、半導体
基板の過剰消耗を防止することを特徴とする請求項１に
記載のシリサイド膜形成方法。 - 【請求項７】 前記第１金属膜の厚さは、約１００オン
グストロームであり、前記第２金属膜の厚さは、約２０
０オングストロームであることを特徴とする請求項１に
記載のシリサイド膜形成方法。 - 【請求項８】 前記熱処理工程は、ＲＴＡ工程で約６０
０〜９００℃、３０秒間、行われることを特徴とする請
求項１に記載のシリサイド膜形成方法。 - 【請求項９】 前記熱処理工程は、Ｎ2雰囲気で行われて
前記第１金属膜と第２金属膜の合金層上に第１金属窒化
膜を形成させることを特徴とする請求項１に記載のシリ
サイド膜形成方法。 - 【請求項１０】 前記第１金属窒素膜は、上部配線膜に
対する拡散防止膜（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅ
ｒ）で作用することを特徴とする請求項９に記載のシリ
サイド膜形成方法。 - 【請求項１１】 ＭＯＳトランジスターのゲート電極及
びソース／ドレーン領域にシリサイド膜を同時に形成す
るサリサイド形成方法において、前記ゲート電極の上部
及びソース／ドレーン領域が露出された半導体基板上に
前記ゲート電極及び半導体基板より相対的に高い被酸化
性を有する第１金属膜と、前記第１金属膜及び半導体基
板、そして前記ゲート電極より相対的により大きい拡散
係数を有する第２金属膜を順序に形成して二重金属層を
形成する段階と、二重金属層を熱処理してゲート電極上
部及びソース／ドレーン領域に第２金属シリサイド膜及
び第１金属膜と第２金属膜の合金層を形成するが、前記
熱処理で前記第２金属膜の一部が前記第１金属膜を拡散
通過して前記ゲート電極及びソース／ドレーン領域の半
導体基板と各々反応することによって形成される段階を
含み、前記第１金属膜が前記第２金属膜の拡散量を制限
して前記ゲート電極及びソース／ドレーン領域に類似な
厚さのシリサイド膜を形成させるＭＯＳトランジスター
のサリサイド方法。 - 【請求項１２】 前記第１金属膜は、耐熱金属膜であ
り、前記第２金属膜は、準貴金属であることを特徴とす
る請求項１１に記載のＭＯＳトランジスターのサリサイ
ド形成方法。 - 【請求項１３】 前記耐熱金属膜は、Ｔｉ、Ｚｒ、Ｖ、
Ｎｂ、Ｈｆ、そしてＴａ膜のうち、いずれか１つである
ことを特徴とする請求項１２に記載のＭＯＳトランジス
ターのサリサイド形成方法。 - 【請求項１４】 前記準貴金属膜は、Ｃｏ膜であること
を特徴とする請求項１２に記載のＭＯＳトランジスター
のサリサイド形成方法。 - 【請求項１５】 前記第１金属膜は、前記ゲート電極上
部及び半導体基板表面の自然酸化膜を除去して前記第２
金属シリサイド膜が前記ゲート電極及び半導体基板と各
々エピ（ｅｐｉ）を形成させることを特徴とする請求項
１１に記載のＭＯＳトランジスターのサリサイド形成方
法。 - 【請求項１６】 前記第１金属膜は、前記第２金属膜の
拡散量を制限してシリサイド化反応程度を調節し、半導
体基板の過剰消耗を防止することを特徴とする請求項１
１に記載のＭＯＳトランジスターのサリサイド形成方
法。 - 【請求項１７】 前記第１金属膜の厚さは、約１００オ
ングストロームであり、前記第２金属膜の厚さは、約２
００オングストロームであることを特徴とする請求項１
１に記載のＭＯＳトランジスターのサリサイド形成方
法。 - 【請求項１８】 前記熱処理工程は、ＲＴＡ工程で、約
６００〜９００℃、３０秒間行われることを特徴とする
請求項１１に記載のＭＯＳトランジスターのサリサイド
形成方法。 - 【請求項１９】 前記熱処理工程は、Ｎ２雰囲気で行わ
れて前記シリサイド膜上に第１金属窒化膜を形成させる
ことを特徴とする請求項１１に記載のＭＯＳトランジス
ターのサリサイド形成方法。 - 【請求項２０】 前記第１金属窒化膜は、上部配線膜に
対する拡散防止膜で作用することを特徴とする請求項１
１に記載のＭＯＳトランジスターのサリサイド形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199756565 | 1997-10-30 | ||
| KR1019970056565A KR100276388B1 (ko) | 1997-10-30 | 1997-10-30 | 코발트/니오븀 이중 금속층 구조를 이용한 실리사이드 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214327A true JPH11214327A (ja) | 1999-08-06 |
Family
ID=19523806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10309181A Pending JPH11214327A (ja) | 1997-10-30 | 1998-10-29 | コバルト／ニオブ二重金属層構造を利用したシリサイド形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6150249A (ja) |
| JP (1) | JPH11214327A (ja) |
| KR (1) | KR100276388B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440851B1 (en) * | 1999-10-12 | 2002-08-27 | International Business Machines Corporation | Method and structure for controlling the interface roughness of cobalt disilicide |
| KR100750913B1 (ko) * | 1999-12-31 | 2007-08-22 | 삼성전자주식회사 | 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP4926329B2 (ja) | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
| US6399493B1 (en) * | 2001-05-17 | 2002-06-04 | Advanced Micro Devices, Inc. | Method of silicide formation by silicon pretreatment |
| JP3626115B2 (ja) * | 2001-06-14 | 2005-03-02 | 沖電気工業株式会社 | チタン化合物を含有するｃｖｄチタン膜の形成方法 |
| KR100395776B1 (ko) * | 2001-06-28 | 2003-08-21 | 동부전자 주식회사 | 반도체 소자의 실리사이드막 제조 방법 |
| JP2003100659A (ja) * | 2001-09-27 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6916729B2 (en) * | 2003-04-08 | 2005-07-12 | Infineon Technologies Ag | Salicide formation method |
| US7399702B2 (en) * | 2005-02-01 | 2008-07-15 | Infineon Technologies Ag | Methods of forming silicide |
| US7344978B2 (en) * | 2005-06-15 | 2008-03-18 | United Microelectronics Corp. | Fabrication method of semiconductor device |
| US7449410B2 (en) * | 2005-08-02 | 2008-11-11 | Micron Technology, Inc. | Methods of forming CoSi2, methods of forming field effect transistors, and methods of forming conductive contacts |
| US20100297435A1 (en) * | 2009-01-28 | 2010-11-25 | Kaul Anupama B | Nanotubes and related manufacturing processes |
| US20110056812A1 (en) * | 2009-09-08 | 2011-03-10 | Kaul Anupama B | Nano-electro-mechanical switches using three-dimensional sidewall-conductive carbon nanofibers and method for making the same |
| US8435798B2 (en) * | 2010-01-13 | 2013-05-07 | California Institute Of Technology | Applications and methods of operating a three-dimensional nano-electro-mechanical resonator and related devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208869A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体装置及びその製造方法 |
| JPH02288235A (ja) * | 1989-04-27 | 1990-11-28 | Fujitsu Ltd | 半導設装置の製造方法 |
| US5624869A (en) * | 1994-04-13 | 1997-04-29 | International Business Machines Corporation | Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen |
| US5449642A (en) * | 1994-04-14 | 1995-09-12 | Duke University | Method of forming metal-disilicide layers and contacts |
| US5668040A (en) * | 1995-03-20 | 1997-09-16 | Lg Semicon Co., Ltd. | Method for forming a semiconductor device electrode which also serves as a diffusion barrier |
| US5780349A (en) * | 1997-02-20 | 1998-07-14 | National Semiconductor Corporation | Self-aligned MOSFET gate/source/drain salicide formation |
| JPH11204791A (ja) * | 1997-11-17 | 1999-07-30 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1997
- 1997-10-30 KR KR1019970056565A patent/KR100276388B1/ko not_active IP Right Cessation
-
1998
- 1998-10-29 JP JP10309181A patent/JPH11214327A/ja active Pending
- 1998-10-30 US US09/183,081 patent/US6150249A/en not_active Expired - Lifetime
-
2000
- 2000-09-26 US US09/670,171 patent/US6437445B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6150249A (en) | 2000-11-21 |
| KR100276388B1 (ko) | 2001-01-15 |
| US6437445B1 (en) | 2002-08-20 |
| KR19990034856A (ko) | 1999-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US6281102B1 (en) | Cobalt silicide structure for improving gate oxide integrity and method for fabricating same | |
| US7015126B2 (en) | Method of forming silicided gate structure | |
| KR100209477B1 (ko) | 코발트 실리사이드 막을 구비하는 반도체 장치의 제조방법 | |
| US20060011996A1 (en) | Semiconductor structure including silicide regions and method of making same | |
| JPH11214327A (ja) | コバルト／ニオブ二重金属層構造を利用したシリサイド形成方法 | |
| JP3195197B2 (ja) | 導体および半導体装置の製造方法 | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| JPH07169713A (ja) | 半導体装置の製造方法 | |
| JP3305301B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| JP2713165B2 (ja) | 半導体装置の製造方法 | |
| US6602754B1 (en) | Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer | |
| US6069045A (en) | Method of forming C49-structure tungsten-containing titanium salicide structure | |
| US20130049200A1 (en) | Silicidation of device contacts using pre-amorphization implant of semiconductor substrate | |
| JP2004140315A (ja) | サリサイド工程を用いる半導体素子の製造方法 | |
| JP2751859B2 (ja) | 半導体装置の製造方法 | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JPH10335265A (ja) | 半導体装置の製造方法 | |
| JP3376158B2 (ja) | 半導体装置の製造方法 | |
| JP2586407B2 (ja) | 半導体装置の製造方法 | |
| JP2006114633A (ja) | 半導体装置の製造方法 | |
| JPH11214328A (ja) | 半導体装置及びその製造方法 | |
| KR100510442B1 (ko) | 이중층실리사이드의형성방법및정합실리사이드를구비하는모스트랜지스터 | |
| JP2586816B2 (ja) | 半導体装置の製造方法 | |
| JP2850883B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070416 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080418 |