JPH11214153A

JPH11214153A - インバータ回路

Info

Publication number: JPH11214153A
Application number: JP10022551A
Authority: JP
Inventors: Tadashi Miyashita; 正宮下
Original assignee: Citizen Electronics Co Ltd
Current assignee: Citizen Electronics Co Ltd
Priority date: 1998-01-21
Filing date: 1998-01-21
Publication date: 1999-08-06
Anticipated expiration: 2018-01-21
Also published as: JP4148426B2

Abstract

(57)【要約】【課題】ＦＥＴと巻線トランスとで構成されたＥＬ素
子を駆動するインバータ回路を、調整不要の少ない部品
点数で構成する。【解決手段】電界効果トランジスタと、第１、第２及
び第３の巻線を有する巻線トランスで構成された発振器
の出力側に発光体であるＥＬ素子（エレクトロルミネッ
センス素子）、冷陰極管等を接続してなるインバータ回
路において、抵抗を経由してドレイン電圧で前記ＦＥＴ
のゲート電圧をプルアップしてオン状態とし、コントロ
ール信号の印加によって前記インバータ回路を起動して
前記巻線トランスの巻線に高電圧を発生させて発光体を
発光させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、車載用ＡＶ機器
や、携帯機器であるＰＤＡ、携帯電話、ＰＨＳ及びペジ
ャー等に用いられている液晶表示装置のバックライトと
なるＥＬ（エレクトロルミネッセンス）素子を駆動する
インバータ回路に関し、特に電界効果トランジスタ（以
下ＦＥＴと称す）と巻線トランスとで構成されるインバ
ータ回路に関するものである。

【０００２】

【従来の技術】車載用ＡＶ機器や、携帯機器であるＰＤ
Ａ、携帯電話、ＰＨＳ及びペジャー等には、表示を見や
すくするために透過型の液晶表示装置が用いられること
が多く、その場合は液晶表示装置の裏側にバックライト
が用いられる。そして、前述のバックライトには、冷陰
極蛍光管やＥＬ素子が使用されることがあるが、最近で
は軽薄短小と厳しいコスト要求に答えるために、フィル
ムに印刷技術で製造された約０．５mm以下の厚みに形成
できる有機ＥＬ素子が普及してきている。前記ＥＬ素子
は、駆動回路の負荷としては容量負荷であり、搭載され
る機器によっては輝度約２０Ｃｄ／ｍ² が必要であり、
且つＥＬ素子の駆動の直流分による劣化を避けて更に輝
度を得るには、片振幅で約８０〜９０Ｖ以上の３００Ｈ
ｚ前後の交流電圧での駆動が必要である。特に、車載用
ＡＶ機器のＥＬ素子には、約２００Ｃｄ／ｍ² の輝度が
要求される場合が多い。そして、前記機器には、電池が
用いられており、従ってＥＬ素子を駆動するためにはＤ
ＣーＡＣインバータ回路が必要となる。前述のＥＬ素子
を駆動するＤＣーＡＣインバータ回路の従来例として
は、トランジスタと巻線トランスとで構成された発振器
を応用したインバータ回路が知られている。

【０００３】従来例の一つとして、公開実用新案公報昭
６２ー７１９８号（以下文献Ａ）があり、その第１図に
相当する図面の概要を図８に示す。図８において、電界
発光灯点灯装置を構成するインバータ回路８０は、バイ
ポーラトランジスタ（以下トランジスタ）５１と巻線ト
ランス５５とその負荷となる電界発光灯５４とで構成さ
れている。トランジスタ５１のコレクタとエミッタは電
源５２、５３に接続され、トランジスタ５１のベース
と電源５２間に抵抗５６（Ｒ1）と抵抗５７（Ｒ2）とコ
ンデンサ５８（Ｃ2）が並列に接続されてバイアスされ
る。巻線トランス５５には２個の中間タップ６０ａ、６
０ｂがあって、夫々巻線５５ａ、５５ｂ、５５Ｃを形成
している。前記巻線トランス５５の一つの中間タップ６
０ｂは第１の巻線５５ａ（Ｎ1）の一端を構成して前記
トランジスタ５１のエミッタと電源５３間に接続され
る。前記巻線トランス５５の中間タップ６０ａ、６０ｂ
によって第２の巻線５５ｂが形成されてコンデンサ５９
（Ｃ1），抵抗５７を経由して前記トランジスタ５１の
ベースとエミッタ間に接続されて帰還回路（正帰還）を
構成する。前記巻線トランス５５の中間タップ６０ａは
第３の巻線５５ｃの一端を形成して、第１の巻線５５ａ
と第２の巻線５５ｂと第３の巻線５５ｃとが直列に接続
されて巻線Ｎ2を構成して、負荷となる電界発光灯５４
に接続される。

【０００４】文献Ａの電界発光灯点灯装置を構成するイ
ンバータ回路８０は、トランジスタのバイアス電流値
と、巻線トランス５５の夫々の巻線５５ａ、５５ｂ、５
５Ｃの巻線比を適宜設定し、発振条件を満たせば負荷と
なる電界発光灯５４に必要な交流電圧を供給することが
できる。

【０００５】従来例のもう一つとして、公開実用新案公
報平２ー６５０９号（以下文献Ｂ）があり、その第１図
に相当する図面の概要を図９に示す。図９において、イ
ンバータ回路９０は、電界効果トランジスタ（以下ＦＥ
Ｔ）６１、巻線トランス６５（Ｔ）で構成されてその容
量負荷６４を有する。前記巻線トランス６５の出力側巻
線６５ｂの一部の巻線６５ｃは、前記ＦＥＴ６１のゲー
トとソース間に抵抗６８（Ｒ3），コンデンサ（Ｃ1）を
経て接続されて帰還回路（正帰還）を構成する。前記巻
線トランス６５の巻線６５ａは、電源６２（ＶCC）とグ
ランド６３（GND）に接続される。電源６２、６３間に
抵抗６６（Ｒ1）とツェナーダイオード６７が接続され
て、前記ツェナーダイオード６７で得られた一定電圧が
可変抵抗７２で調整されて、抵抗７３を経由して前記Ｆ
ＥＴ６１のゲートに接続され、前記ＦＥＴ６１のゲート
電圧は設定される。コントロールボードからの指示は、
端子７２（ＶREF）によってダイオード６９を経由して
伝達される。

【０００６】文献Ｂのインバータ回路９０は、ＦＥＴ６
１のゲート電圧値と、巻線トランス６５の夫々の巻線６
５ａ、６５ｂ、６５Ｃの巻線比を適宜設定し、発振条件
を満たせば負荷となる容量負荷６４に必要な交流電圧を
供給することができる。

【０００７】

【発明が解決しようとする課題】しかしながら、文献Ａ
では、バイポイーラトランジスタ５１は電流駆動であり
熱設計が容易ではなく、発振が暴走してコレクタ電流が
増加してコレクタ熱損失によるバイポイーラトランジス
タ５１の破損を防止するために電流制限抵抗５７（Ｒ
2）が必要で部品点数も多くなり、またコンデンサ５９
（Ｃ1）の容量が大きくなるという欠点があった。

【０００８】また、文献Ｂでは、いかにも部品点数が多
く、ＦＥＴ６１のゲート電圧の設定と調整が簡単になら
ず、インバータ回路として一般的な実用に向かない嫌い
がある。本発明の目的は、前述の欠点を除去して、ＦＥ
Ｔと巻線トランスとで構成される簡単なインバータ回路
の構成を提案するものである。

【０００９】

【課題を解決するための手段】課題を解決するためにな
された本発明のインバータ回路は、電界効果トランジス
タと複数個の中間タップのある巻線トランスで構成され
た発振器の出力側にＥＬ素子（エレクトロルミネッセン
ス素子）を接続してなるインバータ回路において、外部
からオンオフ信号を導入するコントロール端子を前記電
界効果トランジスタのゲートに接続し、前記巻線トラン
スの２個の中間タップを経由して形成される第１の巻線
の出力を第１のコンデンサを経由して前記電界効果トラ
ンジスタのゲートとソースに接続して帰還回路を形成
し、前記第１の巻線とドレイン電源とに繋がる前記第２
の巻線との間に第２のコンデンサを接続し、前記電界効
果トランジスタのゲートとドレイン間を抵抗で接続し、
前記電界効果トランジスタのソース電源とドレイン電源
間に前記中間タップの一つを経由して第２の巻線を接続
して前記発振器の出力回路を形成し、前記中間タップの
もう一つを経由して第３の巻線を設け、前記第１の巻線
と前記第２の巻線と前記第３の巻線とが直列接続されて
前記ＥＬ素子の両電極に接続されたことを特徴とするも
のである。

【００１０】また、課題を解決するためになされた本発
明のインバータ回路は、前記巻線トランスの２個の中間
タップを経由して形成される第１の巻線の出力を第１の
コンデンサを経由して前記電界効果トランジスタのゲー
トとソースに接続して帰還回路を形成し、前記電界効果
トランジスタのゲートとドレイン電源とに繋がる前記第
２の巻線との間に第２のコンデンサを接続したことを特
徴とするものである。

【００１１】また、課題を解決するためになされた本発
明のインバータ回路は、電界効果トランジスタと複数個
の中間タップのある巻線トランスで構成された発振器の
出力側にＥＬ素子（エレクトロルミネッセンス素子）を
接続してなるインバータ回路において、外部からオンオ
フ信号を導入するコントロール端子を前記電界効果トラ
ンジスタのゲートに接続し、前記巻線トランスの２個の
中間タップを経由して形成される第１の巻線の出力を第
１のコンデンサを経由して前記電界効果トランジスタの
ゲートとソースに接続して帰還回路を形成し、前記電界
効果トランジスタのゲートとドレイン間を抵抗と第２の
コンデンサで並列に接続し、前記電界効果トランジスタ
のソース電源とドレイン電源間に前記中間タップの一つ
を経由して第２の巻線を接続して前記発振器の出力回路
を形成し、前記中間タップのもう一つを経由して第３の
巻線を設け、前記第１の巻線と前記第２の巻線と前記第
３の巻線とが直列接続されて前記ＥＬ素子の両電極に接
続されたことを特徴とするものである。

【００１２】また、課題を解決するためになされた本発
明のインバータ回路は、前記巻線トランスの２個の中間
タップを経由して形成される第１の巻線の出力を第１の
コンデンサを経由して前記電界効果トランジスタのゲー
トとソースに接続して帰還回路を形成し、前記第１の巻
線と繋がる前記第１のコンデンサ間と、ドレイン電源間
とに第２のコンデンサを接続したことを特徴とするもの
である。

【００１３】また、課題を解決するためになされた本発
明のインバータ回路は、電界効果トランジスタと複数個
の中間タップのある巻線トランスで構成された発振器の
出力側にＥＬ素子（エレクトロルミネッセンス素子）を
接続してなるインバータ回路において、外部からオンオ
フ信号を導入するコントロール端子を前記電界効果トラ
ンジスタのゲートに接続し、第１の巻線、第２の巻線及
び第３の巻線で構成さの前記第１の巻線、第２の巻線と
コンデンサとで共振回路を構成し、前記共振回路の出力
をコンデンサを経由して電界効果トランジスタのゲート
に帰還するように接続し、前記第２の巻線と第３の巻線
とで直列に前記ＥＬ素子の両電極に接続されたことを特
徴とするものである。

【００１４】また、課題を解決するためになされた本発
明のインバータ回路は、電界効果トランジスタと複数個
の中間タップのある巻線トランスで構成された発振器の
出力側にＥＬ素子（エレクトロルミネッセンス素子）を
接続してなるインバータ回路において、外部からオンオ
フ信号を導入するコントロール端子を前記電界効果トラ
ンジスタのゲートに接続し、第１の巻線、第２の巻線及
び第３の巻線で構成された巻線トランスの前記第１の巻
線、第２の巻線とコンデンサとで共振回路を構成し、前
記共振回路の出力をコンデンサを経由して電界効果トラ
ンジスタのゲートに帰還するように接続し、第３の巻線
とで直列に前記ＥＬ素子の両電極に接続されたことを特
徴とするものである。

【００１５】また、課題を解決するためになされた本発
明のインバータ回路は、電界効果トランジスタと複数個
の中間タップのある巻線トランスで構成された発振器の
出力側にＥＬ素子（エレクトロルミネッセンス素子）を
接続してなるインバータ回路において、外部からオンオ
フ信号を導入するコントロール端子を前記電界効果トラ
ンジスタのゲートに接続し、前記巻線トランスの出力側
に、冷陰極蛍光管を接続したことを特徴とするものであ
る。

【００１６】また、課題を解決するためになされた本発
明のインバータ回路は、前記電界効果トランジスタのゲ
ートとドレイン間に配設された抵抗値を、前記電界効果
トランジスタの遮断電圧値を越えるような値に設定した
ことを特徴とするものである。

【００１７】

【発明の実施の形態】以下では、本発明を図面に基づい
て説明する。図１は本発明のインバータ回路の構成図で
ある。図２は他の本発明のインバータ回路の構成図であ
る。図３は本発明の他のインバータ回路の構成図であ
る。図４は他の本発明のインバータ回路の構成図であ
る。図５は本発明の他のインバータ回路の構成図であ
る。図６は他の本発明のインバータ回路の構成図であ
る。図７は本発明インバータ回路図１の巻線トランスの
各巻線の電圧波形で、同図（Ａ）は第１巻線、同図
（Ｂ）は第２巻線、同図（Ｃ）は第３巻線に関する電圧
波形である。

【００１８】図１において、本発明のインバータ回路１
０は、ＦＥＴ１１、鉄芯１６を有する巻線トランス２０
で構成されてそのＥＬ素子である容量負荷１５に所定の
電圧を供給する。前記巻線トランス２０の２個の中間タ
ップ２１、２２を経由して形成される第１の巻線２０ａ
は、第１のコンデンサ１８（Ｃ1）を経由して前記ＦＥ
Ｔのゲート２３とソース２４に接続して帰還回路（正帰
還）を形成し、前記ＦＥＴのゲート２３とドレイン２５
間を抵抗１７で接続し、前記ＦＥＴ１１のソース電源１
３とドレイン電源１２間に前記中間タップの一つ２１を
経由して第２の巻線を接続して前記発振器の出力回路を
形成し、前記第１の巻線と前記第２の巻線２０ｂとの間
に第２のコンデンサ１９（Ｃ2）を接続し、前記もう一
つの中間タップ２２を経由して第３の巻線２０ｃを設
け、前記第１の巻線２０ａと前記第２の巻線２０ｂと前
記第３の巻線２０ｃとが直列接続されて前記ＥＬ素子１
５に接続される。

【００１９】ＦＥＴ１１（例えば東芝株式会社製・製品
番号２ＳＫ１８７５）のゲート遮断電圧の最大値は約２
Ｖであり、ゲート電圧がこれを越えるならば、ＦＥＴ１
１はオン状態になる。ＦＥＴ１１のゲート２３のゲート
電圧は、抵抗１７でドレイン電源１２にプルアップされ
ていて、ＦＥＴ１１がオン状態になるように、ＦＥＴ１
１の入力インピーダンスは極めて大きいのでかなり大き
い抵抗値例えば数１０ｋΩから数１００ｋΩまでの間で
抵抗１７を選択することができ、実施例では１２０ｋΩ
である。

【００２０】前記巻線トランス２０の前記第１の巻線２
０ａの巻数Ｎ1、前記第２の巻線２０ｂの巻数Ｎ2、前記
第３の巻線２０ｃの巻数Ｎ3の巻数比は、実施例では実
験の結果、数１の数値に設定されたが、この数値に限定
されるものではない。

【００２１】

【数１】Ｎ1：Ｎ2：Ｎ3＝１００：２００：３１００

【００２２】また、前記巻線トランス２０の前記第１の
巻線２０ａの巻数Ｎ1、前記第２の巻線２０ｂの巻数Ｎ
2、前記第３の巻線２０ｃの巻数Ｎ3を有するインダクタ
ンスと直流抵抗値は、１ｋＨz、１Ｖの測定で表１に記
す値であった。

【００２３】

【表１】

【００２４】コントロール端子１４に、メインボード
（図示せず）からコントロール信号が印加されると、オ
ン状態にあるＦＥＴ１１は起動して、前記第１の巻線２
０ａに電圧が誘起しＦＥＴ１１のドレインに印加され、
それが前記第２の巻線２０ｂによって前記正帰還回路を
通してＦＥＴ１１のゲート２３にフィードバックされ
て、更に前記第１の巻線２０ａの電圧は上昇し、その結
果前記第３の巻線２０ｃに大きな電圧が生じ、発振条件
によって決まる周波数で前記第１の巻線２０ａと前記第
２の巻線２０ｂと前記第３の巻線２０ｃに誘導された高
電圧がＥＬ素子１５に印加される。

【００２５】本発明の図１との重複を避けて要点を中心
に説明すれば、本発明の他の実施例を示す図２におい
て、本発明のインバータ回路３０は、第２のコンデンサ
１９（Ｃ2）が、ＦＥＴ１１のゲートとソース電源１３
間に接続されたもので、その他は図１と構成及び機能は
同様である。

【００２６】本発明の他の実施例を示す図３において、
本発明のインバータ回路４０は、ＦＥＴ１１、鉄芯１６
を有する巻線トランス２０で構成されてそのＥＬ素子で
ある容量負荷１５に所定の電圧を供給する。前記巻線ト
ランス２０の２個の中間タップ２１、２２を経由して形
成される第１の巻線２０ａは、前記ＦＥＴ１１のゲート
２３とソース２４に第１のコンデンサ１８（Ｃ1）を経
由して接続して帰還回路（正帰還）を形成し、前記ＦＥ
Ｔ１１のゲート２３とドレイン２５間を抵抗１７と第２
のコンデンサ１９（Ｃ2）とで並列に接続し、前記ＦＥ
Ｔ１１のソース電源１３とドレイン電源１２間に前記中
間タップの一つ２１を経由して第２の巻線を接続して前
記発振器の出力回路を形成し、前記中間タップのもう一
つ２２を経由して第３の巻線２０ｃを設け、前記第１の
巻線２０ａと前記第２の巻線２０ｂと前記第３の巻線２
０ｃとが直列接続されて前記ＥＬ素子１５に接続され
る。第１のコンデンサ１８（Ｃ1）の位置が抵抗１７と
並列に接続されたものである。第１巻線の抵抗値が小さ
ければ図１のインバータ回路と同様の機能であることは
明らかである。

【００２７】本発明の他の実施例を示す図４において、
本発明のインバータ回路５０は、前記巻線トランス２０
の２個の中間タップ２１、２２を経由して形成される第
１の巻線２０ａの出力を第１のコンデンサ１８（Ｃ1）
を経由して前記ＦＥＴ１１のゲート２３とソース２４に
接続して帰還回路を形成し、前記第１の巻線２０ａと繋
がる前記第１のコンデンサ１８（Ｃ1）間と、ドレイン
電源１３間とに第２のコンデンサ１９（Ｃ2）を接続し
て構成される。

【００２８】本発明の他の実施例を示す図５において、
本発明のインバータ回路６０は、第１の巻線２０ａ、第
２の巻線２０ｂ及び第３の巻線２０ｃで構成された巻線
トランス２０の前記第１の巻線２０ａ、第２の巻線２０
ｂと第２のコンデンサ１９とで共振回路を構成し、前記
共振回路の出力を第１のコンデンサ１８を経由してＦＥ
Ｔ１１のゲート２３に帰還するように接続し、前記第２
の巻線２０ｂと第３の巻線２０ｃとで直列に前記ＥＬ素
子の両電極に接続されて構成される。本発明では、ＥＬ
１５と直列に接続されている巻線は、前記第２の巻線２
０ｂと第３の巻線２０ｃのみである。

【００２９】本発明の他の実施例を示す図６において、
本発明のインバータ回路７０は、第１の巻線２０ａ、第
２の巻線２０ｂ及び第３の巻線２０ｃで構成された巻線
トランス２０の前記第１の巻線２０ａ、第２の巻線２０
ｂと第２のコンデンサ１９とで共振回路を構成し、前記
共振回路の出力を第１のコンデンサ１８を経由してＦＥ
Ｔ１１のゲート２３に帰還するように接続し、第３の巻
線が直列に前記ＥＬ素子の両電極に接続されて構成され
る。本発明では、ＥＬ１５と直列に接続されている巻線
は、前記第３の巻線２０ｃのみである。

【００３０】代表例として、図１のインバータ回路１０
の動作を図７において、横軸に周期（時間）、縦軸に電
圧（Ｖ）として波形を示す。同図（Ａ）は第１の巻線２
０ａ、同図（Ｂ）は第２の巻線２０ｂ，同図（Ｃ）は第
３の巻線２０ｃに関する電圧波形であり、第１の巻線２
０ａに誘起された電圧が第２の巻線２０ｂで誘起され、
ＦＥＴ１１のゲート２３にフィードバックされて第３の
巻線２０ｃに誘起される電圧が生じて、ＥＬ素子１５が
光を発することが分かる。

【００３１】本発明実施例では、いずれもＦＥＴのゲー
トは電源にプルアップされてオン状態で待機しており、
コントロール端子からＦＥＴのゲートにコントロール信
号が印加されれば、容易に起動して発振と電圧上昇が生
じ、ほぼ同様の機能を果たすことができる。

【００３２】本発明インバータ回路によれば、ＥＬ素子
の面積３ｃｍ² で、ＶDD＝１．５Ｖ駆動、８０ｍＡで、
輝度２００Ｃｄ／ｍｍ² の良好な結果を得ることができ
た。

【００３３】また、今までの実施例では、ＦＥＴをｎ型
で説明してきたが、ｐ型でも構成できて、その場合はド
レイン、ソース電源が逆になることは明らかである。

【００３４】また、本発明インバータ回路の負荷を、Ｅ
Ｌ素子として説明してきたが、コンデンサを適宜接続し
た冷陰極管の発光体とすることもできる。

【００３５】

【発明の効果】本発明によれば、ＦＥＴと巻線トランス
を用いた発振器の簡単な回路構成によって発光体、即ち
ＥＬ素子及び冷陰極蛍光管を高輝度に駆動するインバー
タ回路を実現することができることは明らかである。

【００３６】また、本発明によれば、抵抗１７は１個で
よいので部品点数が少なく、またコンデンサ１８の容量
はわずか０．１μＦで発光体の高輝度が実現できるので
インバータ回路のコスト／パホーマンスが大幅に改善さ
れる。

【図面の簡単な説明】

【図１】本発明のインバータ回路の構成図である。

【図２】他の本発明のインバータ回路の構成図である。

【図３】他の本発明のインバータ回路の構成図である。

【図４】他の本発明のインバータ回路の構成図である。

【図５】他の本発明のインバータ回路の構成図である。

【図６】他の本発明のインバータ回路の構成図である。

【図７】巻線トランスの各巻線の電圧波形で、同図
（Ａ）は第１巻線、同図（Ｂ）は第２巻線、同図（Ｃ）
は第３巻線に関する電圧波形である。

【図８】従来例のバイポーラトランジスタを有するイン
バータ回路の説明図である。

【図９】従来例のＦＥＴを有するインバータ回路の説明
図である。

【符号の説明】

１０、３０、４０、５０、６０、７０、８０、９０イ
ンバータ回路１１ＦＥＴ１２電源（ＶDD）１３電源（ＶSS）１４コントロール端子１５ＥＬ負荷１６鉄芯１７抵抗１８第１のコンデンサ（Ｃ1）１９第２のコンデンサ（Ｃ2）２０巻線トランス２０ａ第１の巻線２０ｂ第２の巻線２０ｃ第３の巻線２１中間タップ２２中間タップ２３ゲート２４ソース２５ドレイン

Claims

【特許請求の範囲】

【請求項１】電界効果トランジスタと複数個の中間タ
ップのある巻線トランスで構成された発振器の出力側に
ＥＬ素子（エレクトロルミネッセンス素子）を接続して
なるインバータ回路において、外部からオンオフ信号を
導入するコントロール端子を前記電界効果トランジスタ
のゲートに接続し、前記巻線トランスの２個の中間タッ
プを経由して形成される第１の巻線の出力を第１のコン
デンサを経由して前記電界効果トランジスタのゲートと
ソースに接続して帰還回路を形成し、前記第１の巻線と
ドレイン電源とに繋がる前記第２の巻線との間に第２の
コンデンサを接続し、前記電界効果トランジスタのゲー
トとドレイン間を抵抗で接続し、前記電界効果トランジ
スタのソース電源とドレイン電源間に前記中間タップの
一つを経由して第２の巻線を接続して前記発振器の出力
回路を形成し、前記中間タップのもう一つを経由して第
３の巻線を設け、前記第１の巻線と前記第２の巻線と前
記第３の巻線とが直列接続されて前記ＥＬ素子の両電極
に接続されたことを特徴とするインバータ回路。
【請求項２】前記巻線トランスの２個の中間タップを
経由して形成される第１の巻線の出力を第１のコンデン
サを経由して前記電界効果トランジスタのゲートとソー
スに接続して帰還回路を形成し、前記電界効果トランジ
スタのゲートとドレイン電源とに繋がる前記第２の巻線
との間に第２のコンデンサを接続したことを特徴とする
請求項１に記載のインバータ回路。
【請求項３】電界効果トランジスタと複数個の中間タ
ップのある巻線トランスで構成された発振器の出力側に
ＥＬ素子（エレクトロルミネッセンス素子）を接続して
なるインバータ回路において、外部からオンオフ信号を
導入するコントロール端子を前記電界効果トランジスタ
のゲートに接続し、前記巻線トランスの２個の中間タッ
プを経由して形成される第１の巻線の出力を第１のコン
デンサを経由して前記電界効果トランジスタのゲートと
ソースに接続して帰還回路を形成し、前記電界効果トラ
ンジスタのゲートとドレイン間を抵抗と第２のコンデン
サで並列に接続し、前記電界効果トランジスタのソース
電源とドレイン電源間に前記中間タップの一つを経由し
て第２の巻線を接続して前記発振器の出力回路を形成
し、前記中間タップのもう一つを経由して第３の巻線を
設け、前記第１の巻線と前記第２の巻線と前記第３の巻
線とが直列接続されて前記ＥＬ素子の両電極に接続され
たことを特徴とするインバータ回路。
【請求項４】前記巻線トランスの２個の中間タップを
経由して形成される第１の巻線の出力を第１のコンデン
サを経由して前記電界効果トランジスタのゲートとソー
スに接続して帰還回路を形成し、前記第１の巻線と繋が
る前記第１のコンデンサ間と、ドレイン電源間とに第２
のコンデンサを接続したことを特徴とする請求項２に記
載のインバータ回路。
【請求項５】電界効果トランジスタと複数個の中間タ
ップのある巻線トランスで構成された発振器の出力側に
ＥＬ素子（エレクトロルミネッセンス素子）を接続して
なるインバータ回路において、外部からオンオフ信号を
導入するコントロール端子を前記電界効果トランジスタ
のゲートに接続し、第１の巻線、第２の巻線及び第３の
巻線で構成された巻線トランスの前記第１の巻線、第２
の巻線とコンデンサとで共振回路を構成し、前記共振回
路の出力をコンデンサを経由して電界効果トランジスタ
のゲートに帰還するように接続し、前記第２の巻線と第
３の巻線とで直列に前記ＥＬ素子の両電極に接続された
ことを特徴とするインバータ回路。
【請求項６】電界効果トランジスタと複数個の中間タ
ップのある巻線トランスで構成された発振器の出力側に
ＥＬ素子（エレクトロルミネッセンス素子）を接続して
なるインバータ回路において、外部からオンオフ信号を
導入するコントロール端子を前記電界効果トランジスタ
のゲートに接続し、第１の巻線、第２の巻線及び第３の
巻線で構成された巻線トランスの前記第１の巻線、第２
の巻線とコンデンサとで共振回路を構成し、前記共振回
路の出力をコンデンサを経由して電界効果トランジスタ
のゲートに帰還するように接続し、第３の巻線とで直列
に前記ＥＬ素子の両電極に接続されたことを特徴とする
インバータ回路。
【請求項７】電界効果トランジスタと複数個の中間タ
ップのある巻線トランスで構成された発振器の出力側に
ＥＬ素子（エレクトロルミネッセンス素子）を接続して
なるインバータ回路において、外部からオンオフ信号を
導入するコントロール端子を前記電界効果トランジスタ
のゲートに接続し、前記巻線トランスの出力側に、冷陰
極蛍光管を接続したことを特徴とする請求項１乃至６の
いずれか１項に記載のインバータ回路。
【請求項８】前記電界効果トランジスタのゲートとド
レイン間に配設された抵抗値を、前記電界効果トランジ
スタの遮断電圧値を越えるような値に設定したことを特
徴とする請求項１乃至７のいずれか１項に記載のインバ
ータ回路。