JP4148426B2 - インバータ回路 - Google Patents
インバータ回路 Download PDFInfo
- Publication number
- JP4148426B2 JP4148426B2 JP02255198A JP2255198A JP4148426B2 JP 4148426 B2 JP4148426 B2 JP 4148426B2 JP 02255198 A JP02255198 A JP 02255198A JP 2255198 A JP2255198 A JP 2255198A JP 4148426 B2 JP4148426 B2 JP 4148426B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- effect transistor
- field effect
- gate
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、車載用ＡＶ機器や、携帯機器であるＰＤＡ、携帯電話、ＰＨＳ及びペジャー等に用いられている液晶表示装置のバックライトとなるＥＬ（エレクトロルミネッセンス）素子を駆動するインバータ回路に関し、特に電界効果トランジスタ（以下ＦＥＴと称す）と巻線トランスとで構成されるインバータ回路に関するものである。
【０００２】
【従来の技術】
車載用ＡＶ機器や、携帯機器であるＰＤＡ、携帯電話、ＰＨＳ及びペジャー等には、表示を見やすくするために透過型の液晶表示装置が用いられることが多く、その場合は液晶表示装置の裏側にバックライトが用いられる。そして、前述のバックライトには、冷陰極蛍光管やＥＬ素子が使用されることがあるが、最近では軽薄短小と厳しいコスト要求に答えるために、フィルムに印刷技術で製造された約０．５mm以下の厚みに形成できる有機ＥＬ素子が普及してきている。前記ＥＬ素子は、駆動回路の負荷としては容量負荷であり、搭載される機器によっては輝度約２０Ｃｄ／ｍ2 が必要であり、且つＥＬ素子の駆動の直流分による劣化を避けて更に輝度を得るには、片振幅で約８０〜９０Ｖ以上の３００Ｈｚ前後の交流電圧での駆動が必要である。特に、車載用ＡＶ機器のＥＬ素子には、約２００Ｃｄ／ｍ2 の輝度が要求される場合が多い。そして、前記機器には、電池が用いられており、従ってＥＬ素子を駆動するためにはＤＣーＡＣインバータ回路が必要となる。前述のＥＬ素子を駆動するＤＣーＡＣインバータ回路の従来例としては、トランジスタと巻線トランスとで構成された発振器を応用したインバータ回路が知られている。
【０００３】
従来例の一つとして、公開実用新案公報昭６２ー７１９８号（以下文献Ａ）があり、その第１図に相当する図面の概要を図８に示す。図８において、電界発光灯点灯装置を構成するインバータ回路８０は、バイポーラトランジスタ（以下トランジスタ）５１と巻線トランス５５とその負荷となる電界発光灯５４とで構成されている。トランジスタ５１のコレクタとエミッタは電源５２、５３に接続され 、トランジスタ５１のベースと電源５２間に抵抗５６（Ｒ1）と抵抗５７（Ｒ2）とコンデンサ５８（Ｃ2）が並列に接続されてバイアスされる。巻線トランス５５には２個の中間タップ６０ａ、６０ｂがあって、夫々巻線５５ａ、５５ｂ、５５Ｃを形成している。前記巻線トランス５５の一つの中間タップ６０ｂは第１の巻線５５ａ（Ｎ1）の一端を構成して前記トランジスタ５１のエミッタと電源５３間に接続される。前記巻線トランス５５の中間タップ６０ａ、６０ｂによって第２の巻線５５ｂが形成されてコンデンサ５９（Ｃ1），抵抗５７を経由して前記トランジスタ５１のベースとエミッタ間に接続されて帰還回路（正帰還）を構成する。前記巻線トランス５５の中間タップ６０ａは第３の巻線５５ｃの一端を形成して、第１の巻線５５ａと第２の巻線５５ｂと第３の巻線５５ｃとが直列に接続されて巻線Ｎ2を構成して、負荷となる電界発光灯５４に接続される。
【０００４】
文献Ａの電界発光灯点灯装置を構成するインバータ回路８０は、トランジスタのバイアス電流値と、巻線トランス５５の夫々の巻線５５ａ、５５ｂ、５５Ｃの巻線比を適宜設定し、発振条件を満たせば負荷となる電界発光灯５４に必要な交流電圧を供給することができる。
【０００５】
従来例のもう一つとして、公開実用新案公報平２ー６５０９号（以下文献Ｂ）があり、その第１図に相当する図面の概要を図９に示す。図９において、インバータ回路９０は、電界効果トランジスタ（以下ＦＥＴ）６１、巻線トランス６５（Ｔ）で構成されてその容量負荷６４を有する。前記巻線トランス６５の出力側巻線６５ｂの一部の巻線６５ｃは、前記ＦＥＴ６１のゲートとソース間に抵抗６８（Ｒ3），コンデンサ（Ｃ1）を経て接続されて帰還回路（正帰還）を構成する。前記巻線トランス６５の巻線６５ａは、電源６２（ＶCC）とグランド６３（GND）に接続される。電源６２、６３間に抵抗６６（Ｒ1）とツェナーダイオード６７が接続されて、前記ツェナーダイオード６７で得られた一定電圧が可変抵抗７２で調整されて、抵抗７３を経由して前記ＦＥＴ６１のゲートに接続され、前記ＦＥＴ６１のゲート電圧は設定される。コントロールボードからの指示は、端子７２（ＶREF）によってダイオード６９を経由して伝達される。
【０００６】
文献Ｂのインバータ回路９０は、ＦＥＴ６１のゲート電圧値と、巻線トランス６５の夫々の巻線６５ａ、６５ｂ、６５Ｃの巻線比を適宜設定し、発振条件を満たせば負荷となる容量負荷６４に必要な交流電圧を供給することができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、文献Ａでは、バイポイーラトランジスタ５１は電流駆動であり熱設計が容易ではなく、発振が暴走してコレクタ電流が増加してコレクタ熱損失によるバイポイーラトランジスタ５１の破損を防止するために電流制限抵抗５７（Ｒ2）が必要で部品点数も多くなり、またコンデンサ５９（Ｃ1）の容量が大きくなるという欠点があった。
【０００８】
また、文献Ｂでは、いかにも部品点数が多く、ＦＥＴ６１のゲート電圧の設定と調整が簡単にならず、インバータ回路として一般的な実用に向かない嫌いがある。本発明の目的は、前述の欠点を除去して、ＦＥＴと巻線トランスとで構成される簡単なインバータ回路の構成を提案するものである。
【０００９】
【課題を解決するための手段】
課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記第１の巻線とドレイン電源とに繋がる前記第２の巻線との間に第２のコンデンサを接続し、前記電界効果トランジスタのゲートとドレイン間を抵抗で接続し、前記電界効果トランジスタのソース電源とドレイン電源間に前記中間タップの一つを経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記中間タップのもう一つを経由して第３の巻線を設け、前記第１の巻線と前記第２の巻線と前記第３の巻線とが直列接続されて前記ＥＬ素子の両電極に接続されたことを特徴とするものである。
【００１０】
また、課題を解決するためになされた本発明のインバータ回路は、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記電界効果トランジスタのゲートとドレイン電源とに繋がる前記第２の巻線との間に第２のコンデンサを接続したことを特徴とするものである。
【００１１】
また、課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記電界効果トランジスタのゲートとドレイン間を抵抗と第２のコンデンサで並列に接続し、前記電界効果トランジスタのソース電源とドレイン電源間に前記中間タップの一つを経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記中間タップのもう一つを経由して第３の巻線を設け、前記第１の巻線と前記第２の巻線と前記第３の巻線とが直列接続されて前記ＥＬ素子の両電極に接続されたことを特徴とするものである。
【００１２】
また、課題を解決するためになされた本発明のインバータ回路は、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記第１の巻線と繋がる前記第１のコンデンサ間と、ドレイン電源間とに第２のコンデンサを接続したことを特徴とするものである。
【００１３】
また、課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、第１の巻線、第２の巻線及び第３の巻線で構成さの前記第１の巻線、第２の巻線とコンデンサとで共振回路を構成し、前記共振回路の出力をコンデンサを経由して電界効果トランジスタのゲートに帰還するように接続し、前記第２の巻線と第３の巻線とで直列に前記ＥＬ素子の両電極に接続されたことを特徴とするものである。
【００１４】
また、課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、第１の巻線、第２の巻線及び第３の巻線で構成された巻線トランスの前記第１の巻線、第２の巻線とコンデンサとで共振回路を構成し、前記共振回路の出力をコンデンサを経由して電界効果トランジスタのゲートに帰還するように接続し、第３の巻線とで直列に前記ＥＬ素子の両電極に接続されたことを特徴とするものである。
【００１５】
また、課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、前記巻線トランスの出力側に、冷陰極蛍光管を接続したことを特徴とするものである。
【００１６】
また、課題を解決するためになされた本発明のインバータ回路は、前記電界効果トランジスタのゲートとドレイン間に配設された抵抗値を、前記電界効果トランジスタの遮断電圧値を越えるような値に設定したことを特徴とするものである
。
【００１７】
【発明の実施の形態】
以下では、本発明を図面に基づいて説明する。図１は本発明のインバータ回路の構成図である。図２は他の本発明のインバータ回路の構成図である。図３は本発明の他のインバータ回路の構成図である。図４は他の本発明のインバータ回路の構成図である。図５は本発明の他のインバータ回路の構成図である。図６は他の本発明のインバータ回路の構成図である。図７は本発明インバータ回路図１の巻線トランスの各巻線の電圧波形で、同図（Ａ）は第１巻線、同図（Ｂ）は第２巻線、同図（Ｃ）は第３巻線に関する電圧波形である。
【００１８】
図１において、本発明のインバータ回路１０は、ＦＥＴ１１、鉄芯１６を有する巻線トランス２０で構成されてそのＥＬ素子である容量負荷１５に所定の電圧を供給する。前記巻線トランス２０の２個の中間タップ２１、２２を経由して形成される第１の巻線２０ａは、第１のコンデンサ１８（Ｃ1）を経由して前記ＦＥＴのゲート２３とソース２４に接続して帰還回路（正帰還）を形成し、前記ＦＥＴのゲート２３とドレイン２５間を抵抗１７で接続し、前記ＦＥＴ１１のソース電源１３とドレイン電源１２間に前記中間タップの一つ２１を経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記第１の巻線と前記第２の巻線２０ｂとの間に第２のコンデンサ１９（Ｃ2）を接続し、前記もう一つの中間タップ２２を経由して第３の巻線２０ｃを設け、前記第１の巻線２０ａと前記第２の巻線２０ｂと前記第３の巻線２０ｃとが直列接続されて前記ＥＬ素子１５に接続される。
【００１９】
ＦＥＴ１１（例えば東芝株式会社製・製品番号２ＳＫ１８７５）のゲート遮断電圧の最大値は約２Ｖであり、ゲート電圧がこれを越えるならば、ＦＥＴ１１はオン状態になる。ＦＥＴ１１のゲート２３のゲート電圧は、抵抗１７でドレイン電源１２にプルアップされていて、ＦＥＴ１１がオン状態になるように、ＦＥＴ１１の入力インピーダンスは極めて大きいのでかなり大きい抵抗値例えば数１０ｋΩから数１００ｋΩまでの間で抵抗１７を選択することができ、実施例では１２０ｋΩである。
【００２０】
前記巻線トランス２０の前記第１の巻線２０ａの巻数Ｎ1、前記第２の巻線２０ｂの巻数Ｎ2、前記第３の巻線２０ｃの巻数Ｎ3の巻数比は、実施例では実験の結果、数１の数値に設定されたが、この数値に限定されるものではない。
【００２１】
【数１】
Ｎ1：Ｎ2：Ｎ3＝１００：２００：３１００
【００２２】
また、前記巻線トランス２０の前記第１の巻線２０ａの巻数Ｎ1、前記第２の巻線２０ｂの巻数Ｎ2、前記第３の巻線２０ｃの巻数Ｎ3を有するインダクタンスと直流抵抗値は、１ｋＨz、１Ｖの測定で表１に記す値であった。
【００２３】
【表１】
【００２４】
コントロール端子１４に、メインボード（図示せず）からコントロール信号が印加されると、オン状態にあるＦＥＴ１１は起動して、前記第１の巻線２０ａに電圧が誘起しＦＥＴ１１のドレインに印加され、それが前記第２の巻線２０ｂによって前記正帰還回路を通してＦＥＴ１１のゲート２３にフィードバックされて、更に前記第１の巻線２０ａの電圧は上昇し、その結果前記第３の巻線２０ｃに大きな電圧が生じ、発振条件によって決まる周波数で前記第１の巻線２０ａと前記第２の巻線２０ｂと前記第３の巻線２０ｃに誘導された高電圧がＥＬ素子１５に印加される。
【００２５】
本発明の図１との重複を避けて要点を中心に説明すれば、本発明の他の実施例を示す図２において、本発明のインバータ回路３０は、第２のコンデンサ１９ （Ｃ2）が、ＦＥＴ１１のゲートとソース電源１３間に接続されたもので、その他は図１と構成及び機能は同様である。
【００２６】
本発明の他の実施例を示す図３において、本発明のインバータ回路４０は、ＦＥＴ１１、鉄芯１６を有する巻線トランス２０で構成されてそのＥＬ素子である容量負荷１５に所定の電圧を供給する。前記巻線トランス２０の２個の中間タップ２１、２２を経由して形成される第１の巻線２０ａは、前記ＦＥＴ１１のゲート２３とソース２４に第１のコンデンサ１８（Ｃ1）を経由して接続して帰還回路（正帰還）を形成し、前記ＦＥＴ１１のゲート２３とドレイン２５間を抵抗１７と第２のコンデンサ１９（Ｃ2）とで並列に接続し、前記ＦＥＴ１１のソース電源１３とドレイン電源１２間に前記中間タップの一つ２１を経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記中間タップのもう一つ２２を経由して第３の巻線２０ｃを設け、前記第１の巻線２０ａと前記第２の巻線２０ｂと前記第３の巻線２０ｃとが直列接続されて前記ＥＬ素子１５に接続される。第１のコンデンサ１８（Ｃ1）の位置が抵抗１７と並列に接続されたものである。第１巻線の抵抗値が小さければ図１のインバータ回路と同様の機能であることは明らかである。
【００２７】
本発明の他の実施例を示す図４において、本発明のインバータ回路５０は、前記巻線トランス２０の２個の中間タップ２１、２２を経由して形成される第１の巻線２０ａの出力を第１のコンデンサ１８（Ｃ1）を経由して前記ＦＥＴ１１のゲート２３とソース２４に接続して帰還回路を形成し、前記第１の巻線２０ａと繋がる前記第１のコンデンサ１８（Ｃ1）間と、ドレイン電源１３間とに第２のコンデンサ１９（Ｃ2）を接続して構成される。
【００２８】
本発明の他の実施例を示す図５において、本発明のインバータ回路６０は、第１の巻線２０ａ、第２の巻線２０ｂ及び第３の巻線２０ｃで構成された巻線トランス２０の前記第１の巻線２０ａ、第２の巻線２０ｂと第２のコンデンサ１９とで共振回路を構成し、前記共振回路の出力を第１のコンデンサ１８を経由してＦＥＴ１１のゲート２３に帰還するように接続し、前記第２の巻線２０ｂと第３の巻線２０ｃとで直列に前記ＥＬ素子の両電極に接続されて構成される。本発明では、ＥＬ１５と直列に接続されている巻線は、前記第２の巻線２０ｂと第３の巻線２０ｃのみである。
【００２９】
本発明の他の実施例を示す図６において、本発明のインバータ回路７０は、第１の巻線２０ａ、第２の巻線２０ｂ及び第３の巻線２０ｃで構成された巻線トランス２０の前記第１の巻線２０ａ、第２の巻線２０ｂと第２のコンデンサ１９とで共振回路を構成し、前記共振回路の出力を第１のコンデンサ１８を経由してＦＥＴ１１のゲート２３に帰還するように接続し、第３の巻線が直列に前記ＥＬ素子の両電極に接続されて構成される。本発明では、ＥＬ１５と直列に接続されている巻線は、前記第３の巻線２０ｃのみである。
【００３０】
代表例として、図１のインバータ回路１０の動作を図７において、横軸に周期（時間）、縦軸に電圧（Ｖ）として波形を示す。同図（Ａ）は第１の巻線２０ａ、同図（Ｂ）は第２の巻線２０ｂ，同図（Ｃ）は第３の巻線２０ｃに関する電圧波形であり、第１の巻線２０ａに誘起された電圧が第２の巻線２０ｂで誘起され、ＦＥＴ１１のゲート２３にフィードバックされて第３の巻線２０ｃに誘起される電圧が生じて、ＥＬ素子１５が光を発することが分かる。
【００３１】
本発明実施例では、いずれもＦＥＴのゲートは電源にプルアップされてオン状態で待機しており、コントロール端子からＦＥＴのゲートにコントロール信号が印加されれば、容易に起動して発振と電圧上昇が生じ、ほぼ同様の機能を果たすことができる。
【００３２】
本発明インバータ回路によれば、ＥＬ素子の面積３ｃｍ2 で、ＶDD＝１．５Ｖ駆動、８０ｍＡで、輝度２００Ｃｄ／ｍｍ2 の良好な結果を得ることができた。
【００３３】
また、今までの実施例では、ＦＥＴをｎ型で説明してきたが、ｐ型でも構成できて、その場合はドレイン、ソース電源が逆になることは明らかである。
【００３４】
また、本発明インバータ回路の負荷を、ＥＬ素子として説明してきたが、コンデンサを適宜接続した冷陰極管の発光体とすることもできる。
【００３５】
【発明の効果】
本発明によれば、ＦＥＴと巻線トランスを用いた発振器の簡単な回路構成によって発光体、即ちＥＬ素子及び冷陰極蛍光管を高輝度に駆動するインバータ回路を実現することができることは明らかである。
【００３６】
また、本発明によれば、抵抗１７は１個でよいので部品点数が少なく、またコンデンサ１８の容量はわずか０．１μＦで発光体の高輝度が実現できるのでインバータ回路のコスト／パホーマンスが大幅に改善される。
【図面の簡単な説明】
【図１】本発明のインバータ回路の構成図である。
【図２】他の本発明のインバータ回路の構成図である。
【図３】他の本発明のインバータ回路の構成図である。
【図４】他の本発明のインバータ回路の構成図である。
【図５】他の本発明のインバータ回路の構成図である。
【図６】他の本発明のインバータ回路の構成図である。
【図７】巻線トランスの各巻線の電圧波形で、同図（Ａ）は第１巻線、同図（Ｂ）は第２巻線、同図（Ｃ）は第３巻線に関する電圧波形である。
【図８】従来例のバイポーラトランジスタを有するインバータ回路の説明図である。
【図９】従来例のＦＥＴを有するインバータ回路の説明図である。
【符号の説明】
１０、３０、４０、５０、６０、７０、８０、９０ インバータ回路
１１ ＦＥＴ
１２ 電源（ＶDD）
１３ 電源（ＶSS）
１４ コントロール端子
１５ ＥＬ負荷
１６ 鉄芯
１７ 抵抗
１８ 第１のコンデンサ（Ｃ1）
１９ 第２のコンデンサ（Ｃ2）
２０ 巻線トランス
２０ａ 第１の巻線
２０ｂ 第２の巻線
２０ｃ 第３の巻線
２１ 中間タップ
２２ 中間タップ
２３ ゲート
２４ ソース
２５ ドレイン
【発明の属する技術分野】
本発明は、車載用ＡＶ機器や、携帯機器であるＰＤＡ、携帯電話、ＰＨＳ及びペジャー等に用いられている液晶表示装置のバックライトとなるＥＬ（エレクトロルミネッセンス）素子を駆動するインバータ回路に関し、特に電界効果トランジスタ（以下ＦＥＴと称す）と巻線トランスとで構成されるインバータ回路に関するものである。
【０００２】
【従来の技術】
車載用ＡＶ機器や、携帯機器であるＰＤＡ、携帯電話、ＰＨＳ及びペジャー等には、表示を見やすくするために透過型の液晶表示装置が用いられることが多く、その場合は液晶表示装置の裏側にバックライトが用いられる。そして、前述のバックライトには、冷陰極蛍光管やＥＬ素子が使用されることがあるが、最近では軽薄短小と厳しいコスト要求に答えるために、フィルムに印刷技術で製造された約０．５mm以下の厚みに形成できる有機ＥＬ素子が普及してきている。前記ＥＬ素子は、駆動回路の負荷としては容量負荷であり、搭載される機器によっては輝度約２０Ｃｄ／ｍ2 が必要であり、且つＥＬ素子の駆動の直流分による劣化を避けて更に輝度を得るには、片振幅で約８０〜９０Ｖ以上の３００Ｈｚ前後の交流電圧での駆動が必要である。特に、車載用ＡＶ機器のＥＬ素子には、約２００Ｃｄ／ｍ2 の輝度が要求される場合が多い。そして、前記機器には、電池が用いられており、従ってＥＬ素子を駆動するためにはＤＣーＡＣインバータ回路が必要となる。前述のＥＬ素子を駆動するＤＣーＡＣインバータ回路の従来例としては、トランジスタと巻線トランスとで構成された発振器を応用したインバータ回路が知られている。
【０００３】
従来例の一つとして、公開実用新案公報昭６２ー７１９８号（以下文献Ａ）があり、その第１図に相当する図面の概要を図８に示す。図８において、電界発光灯点灯装置を構成するインバータ回路８０は、バイポーラトランジスタ（以下トランジスタ）５１と巻線トランス５５とその負荷となる電界発光灯５４とで構成されている。トランジスタ５１のコレクタとエミッタは電源５２、５３に接続され 、トランジスタ５１のベースと電源５２間に抵抗５６（Ｒ1）と抵抗５７（Ｒ2）とコンデンサ５８（Ｃ2）が並列に接続されてバイアスされる。巻線トランス５５には２個の中間タップ６０ａ、６０ｂがあって、夫々巻線５５ａ、５５ｂ、５５Ｃを形成している。前記巻線トランス５５の一つの中間タップ６０ｂは第１の巻線５５ａ（Ｎ1）の一端を構成して前記トランジスタ５１のエミッタと電源５３間に接続される。前記巻線トランス５５の中間タップ６０ａ、６０ｂによって第２の巻線５５ｂが形成されてコンデンサ５９（Ｃ1），抵抗５７を経由して前記トランジスタ５１のベースとエミッタ間に接続されて帰還回路（正帰還）を構成する。前記巻線トランス５５の中間タップ６０ａは第３の巻線５５ｃの一端を形成して、第１の巻線５５ａと第２の巻線５５ｂと第３の巻線５５ｃとが直列に接続されて巻線Ｎ2を構成して、負荷となる電界発光灯５４に接続される。
【０００４】
文献Ａの電界発光灯点灯装置を構成するインバータ回路８０は、トランジスタのバイアス電流値と、巻線トランス５５の夫々の巻線５５ａ、５５ｂ、５５Ｃの巻線比を適宜設定し、発振条件を満たせば負荷となる電界発光灯５４に必要な交流電圧を供給することができる。
【０００５】
従来例のもう一つとして、公開実用新案公報平２ー６５０９号（以下文献Ｂ）があり、その第１図に相当する図面の概要を図９に示す。図９において、インバータ回路９０は、電界効果トランジスタ（以下ＦＥＴ）６１、巻線トランス６５（Ｔ）で構成されてその容量負荷６４を有する。前記巻線トランス６５の出力側巻線６５ｂの一部の巻線６５ｃは、前記ＦＥＴ６１のゲートとソース間に抵抗６８（Ｒ3），コンデンサ（Ｃ1）を経て接続されて帰還回路（正帰還）を構成する。前記巻線トランス６５の巻線６５ａは、電源６２（ＶCC）とグランド６３（GND）に接続される。電源６２、６３間に抵抗６６（Ｒ1）とツェナーダイオード６７が接続されて、前記ツェナーダイオード６７で得られた一定電圧が可変抵抗７２で調整されて、抵抗７３を経由して前記ＦＥＴ６１のゲートに接続され、前記ＦＥＴ６１のゲート電圧は設定される。コントロールボードからの指示は、端子７２（ＶREF）によってダイオード６９を経由して伝達される。
【０００６】
文献Ｂのインバータ回路９０は、ＦＥＴ６１のゲート電圧値と、巻線トランス６５の夫々の巻線６５ａ、６５ｂ、６５Ｃの巻線比を適宜設定し、発振条件を満たせば負荷となる容量負荷６４に必要な交流電圧を供給することができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、文献Ａでは、バイポイーラトランジスタ５１は電流駆動であり熱設計が容易ではなく、発振が暴走してコレクタ電流が増加してコレクタ熱損失によるバイポイーラトランジスタ５１の破損を防止するために電流制限抵抗５７（Ｒ2）が必要で部品点数も多くなり、またコンデンサ５９（Ｃ1）の容量が大きくなるという欠点があった。
【０００８】
また、文献Ｂでは、いかにも部品点数が多く、ＦＥＴ６１のゲート電圧の設定と調整が簡単にならず、インバータ回路として一般的な実用に向かない嫌いがある。本発明の目的は、前述の欠点を除去して、ＦＥＴと巻線トランスとで構成される簡単なインバータ回路の構成を提案するものである。
【０００９】
【課題を解決するための手段】
課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記第１の巻線とドレイン電源とに繋がる前記第２の巻線との間に第２のコンデンサを接続し、前記電界効果トランジスタのゲートとドレイン間を抵抗で接続し、前記電界効果トランジスタのソース電源とドレイン電源間に前記中間タップの一つを経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記中間タップのもう一つを経由して第３の巻線を設け、前記第１の巻線と前記第２の巻線と前記第３の巻線とが直列接続されて前記ＥＬ素子の両電極に接続されたことを特徴とするものである。
【００１０】
また、課題を解決するためになされた本発明のインバータ回路は、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記電界効果トランジスタのゲートとドレイン電源とに繋がる前記第２の巻線との間に第２のコンデンサを接続したことを特徴とするものである。
【００１１】
また、課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記電界効果トランジスタのゲートとドレイン間を抵抗と第２のコンデンサで並列に接続し、前記電界効果トランジスタのソース電源とドレイン電源間に前記中間タップの一つを経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記中間タップのもう一つを経由して第３の巻線を設け、前記第１の巻線と前記第２の巻線と前記第３の巻線とが直列接続されて前記ＥＬ素子の両電極に接続されたことを特徴とするものである。
【００１２】
また、課題を解決するためになされた本発明のインバータ回路は、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記第１の巻線と繋がる前記第１のコンデンサ間と、ドレイン電源間とに第２のコンデンサを接続したことを特徴とするものである。
【００１３】
また、課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、第１の巻線、第２の巻線及び第３の巻線で構成さの前記第１の巻線、第２の巻線とコンデンサとで共振回路を構成し、前記共振回路の出力をコンデンサを経由して電界効果トランジスタのゲートに帰還するように接続し、前記第２の巻線と第３の巻線とで直列に前記ＥＬ素子の両電極に接続されたことを特徴とするものである。
【００１４】
また、課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、第１の巻線、第２の巻線及び第３の巻線で構成された巻線トランスの前記第１の巻線、第２の巻線とコンデンサとで共振回路を構成し、前記共振回路の出力をコンデンサを経由して電界効果トランジスタのゲートに帰還するように接続し、第３の巻線とで直列に前記ＥＬ素子の両電極に接続されたことを特徴とするものである。
【００１５】
また、課題を解決するためになされた本発明のインバータ回路は、電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、前記巻線トランスの出力側に、冷陰極蛍光管を接続したことを特徴とするものである。
【００１６】
また、課題を解決するためになされた本発明のインバータ回路は、前記電界効果トランジスタのゲートとドレイン間に配設された抵抗値を、前記電界効果トランジスタの遮断電圧値を越えるような値に設定したことを特徴とするものである
。
【００１７】
【発明の実施の形態】
以下では、本発明を図面に基づいて説明する。図１は本発明のインバータ回路の構成図である。図２は他の本発明のインバータ回路の構成図である。図３は本発明の他のインバータ回路の構成図である。図４は他の本発明のインバータ回路の構成図である。図５は本発明の他のインバータ回路の構成図である。図６は他の本発明のインバータ回路の構成図である。図７は本発明インバータ回路図１の巻線トランスの各巻線の電圧波形で、同図（Ａ）は第１巻線、同図（Ｂ）は第２巻線、同図（Ｃ）は第３巻線に関する電圧波形である。
【００１８】
図１において、本発明のインバータ回路１０は、ＦＥＴ１１、鉄芯１６を有する巻線トランス２０で構成されてそのＥＬ素子である容量負荷１５に所定の電圧を供給する。前記巻線トランス２０の２個の中間タップ２１、２２を経由して形成される第１の巻線２０ａは、第１のコンデンサ１８（Ｃ1）を経由して前記ＦＥＴのゲート２３とソース２４に接続して帰還回路（正帰還）を形成し、前記ＦＥＴのゲート２３とドレイン２５間を抵抗１７で接続し、前記ＦＥＴ１１のソース電源１３とドレイン電源１２間に前記中間タップの一つ２１を経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記第１の巻線と前記第２の巻線２０ｂとの間に第２のコンデンサ１９（Ｃ2）を接続し、前記もう一つの中間タップ２２を経由して第３の巻線２０ｃを設け、前記第１の巻線２０ａと前記第２の巻線２０ｂと前記第３の巻線２０ｃとが直列接続されて前記ＥＬ素子１５に接続される。
【００１９】
ＦＥＴ１１（例えば東芝株式会社製・製品番号２ＳＫ１８７５）のゲート遮断電圧の最大値は約２Ｖであり、ゲート電圧がこれを越えるならば、ＦＥＴ１１はオン状態になる。ＦＥＴ１１のゲート２３のゲート電圧は、抵抗１７でドレイン電源１２にプルアップされていて、ＦＥＴ１１がオン状態になるように、ＦＥＴ１１の入力インピーダンスは極めて大きいのでかなり大きい抵抗値例えば数１０ｋΩから数１００ｋΩまでの間で抵抗１７を選択することができ、実施例では１２０ｋΩである。
【００２０】
前記巻線トランス２０の前記第１の巻線２０ａの巻数Ｎ1、前記第２の巻線２０ｂの巻数Ｎ2、前記第３の巻線２０ｃの巻数Ｎ3の巻数比は、実施例では実験の結果、数１の数値に設定されたが、この数値に限定されるものではない。
【００２１】
【数１】
Ｎ1：Ｎ2：Ｎ3＝１００：２００：３１００
【００２２】
また、前記巻線トランス２０の前記第１の巻線２０ａの巻数Ｎ1、前記第２の巻線２０ｂの巻数Ｎ2、前記第３の巻線２０ｃの巻数Ｎ3を有するインダクタンスと直流抵抗値は、１ｋＨz、１Ｖの測定で表１に記す値であった。
【００２３】
【表１】
コントロール端子１４に、メインボード（図示せず）からコントロール信号が印加されると、オン状態にあるＦＥＴ１１は起動して、前記第１の巻線２０ａに電圧が誘起しＦＥＴ１１のドレインに印加され、それが前記第２の巻線２０ｂによって前記正帰還回路を通してＦＥＴ１１のゲート２３にフィードバックされて、更に前記第１の巻線２０ａの電圧は上昇し、その結果前記第３の巻線２０ｃに大きな電圧が生じ、発振条件によって決まる周波数で前記第１の巻線２０ａと前記第２の巻線２０ｂと前記第３の巻線２０ｃに誘導された高電圧がＥＬ素子１５に印加される。
【００２５】
本発明の図１との重複を避けて要点を中心に説明すれば、本発明の他の実施例を示す図２において、本発明のインバータ回路３０は、第２のコンデンサ１９ （Ｃ2）が、ＦＥＴ１１のゲートとソース電源１３間に接続されたもので、その他は図１と構成及び機能は同様である。
【００２６】
本発明の他の実施例を示す図３において、本発明のインバータ回路４０は、ＦＥＴ１１、鉄芯１６を有する巻線トランス２０で構成されてそのＥＬ素子である容量負荷１５に所定の電圧を供給する。前記巻線トランス２０の２個の中間タップ２１、２２を経由して形成される第１の巻線２０ａは、前記ＦＥＴ１１のゲート２３とソース２４に第１のコンデンサ１８（Ｃ1）を経由して接続して帰還回路（正帰還）を形成し、前記ＦＥＴ１１のゲート２３とドレイン２５間を抵抗１７と第２のコンデンサ１９（Ｃ2）とで並列に接続し、前記ＦＥＴ１１のソース電源１３とドレイン電源１２間に前記中間タップの一つ２１を経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記中間タップのもう一つ２２を経由して第３の巻線２０ｃを設け、前記第１の巻線２０ａと前記第２の巻線２０ｂと前記第３の巻線２０ｃとが直列接続されて前記ＥＬ素子１５に接続される。第１のコンデンサ１８（Ｃ1）の位置が抵抗１７と並列に接続されたものである。第１巻線の抵抗値が小さければ図１のインバータ回路と同様の機能であることは明らかである。
【００２７】
本発明の他の実施例を示す図４において、本発明のインバータ回路５０は、前記巻線トランス２０の２個の中間タップ２１、２２を経由して形成される第１の巻線２０ａの出力を第１のコンデンサ１８（Ｃ1）を経由して前記ＦＥＴ１１のゲート２３とソース２４に接続して帰還回路を形成し、前記第１の巻線２０ａと繋がる前記第１のコンデンサ１８（Ｃ1）間と、ドレイン電源１３間とに第２のコンデンサ１９（Ｃ2）を接続して構成される。
【００２８】
本発明の他の実施例を示す図５において、本発明のインバータ回路６０は、第１の巻線２０ａ、第２の巻線２０ｂ及び第３の巻線２０ｃで構成された巻線トランス２０の前記第１の巻線２０ａ、第２の巻線２０ｂと第２のコンデンサ１９とで共振回路を構成し、前記共振回路の出力を第１のコンデンサ１８を経由してＦＥＴ１１のゲート２３に帰還するように接続し、前記第２の巻線２０ｂと第３の巻線２０ｃとで直列に前記ＥＬ素子の両電極に接続されて構成される。本発明では、ＥＬ１５と直列に接続されている巻線は、前記第２の巻線２０ｂと第３の巻線２０ｃのみである。
【００２９】
本発明の他の実施例を示す図６において、本発明のインバータ回路７０は、第１の巻線２０ａ、第２の巻線２０ｂ及び第３の巻線２０ｃで構成された巻線トランス２０の前記第１の巻線２０ａ、第２の巻線２０ｂと第２のコンデンサ１９とで共振回路を構成し、前記共振回路の出力を第１のコンデンサ１８を経由してＦＥＴ１１のゲート２３に帰還するように接続し、第３の巻線が直列に前記ＥＬ素子の両電極に接続されて構成される。本発明では、ＥＬ１５と直列に接続されている巻線は、前記第３の巻線２０ｃのみである。
【００３０】
代表例として、図１のインバータ回路１０の動作を図７において、横軸に周期（時間）、縦軸に電圧（Ｖ）として波形を示す。同図（Ａ）は第１の巻線２０ａ、同図（Ｂ）は第２の巻線２０ｂ，同図（Ｃ）は第３の巻線２０ｃに関する電圧波形であり、第１の巻線２０ａに誘起された電圧が第２の巻線２０ｂで誘起され、ＦＥＴ１１のゲート２３にフィードバックされて第３の巻線２０ｃに誘起される電圧が生じて、ＥＬ素子１５が光を発することが分かる。
【００３１】
本発明実施例では、いずれもＦＥＴのゲートは電源にプルアップされてオン状態で待機しており、コントロール端子からＦＥＴのゲートにコントロール信号が印加されれば、容易に起動して発振と電圧上昇が生じ、ほぼ同様の機能を果たすことができる。
【００３２】
本発明インバータ回路によれば、ＥＬ素子の面積３ｃｍ2 で、ＶDD＝１．５Ｖ駆動、８０ｍＡで、輝度２００Ｃｄ／ｍｍ2 の良好な結果を得ることができた。
【００３３】
また、今までの実施例では、ＦＥＴをｎ型で説明してきたが、ｐ型でも構成できて、その場合はドレイン、ソース電源が逆になることは明らかである。
【００３４】
また、本発明インバータ回路の負荷を、ＥＬ素子として説明してきたが、コンデンサを適宜接続した冷陰極管の発光体とすることもできる。
【００３５】
【発明の効果】
本発明によれば、ＦＥＴと巻線トランスを用いた発振器の簡単な回路構成によって発光体、即ちＥＬ素子及び冷陰極蛍光管を高輝度に駆動するインバータ回路を実現することができることは明らかである。
【００３６】
また、本発明によれば、抵抗１７は１個でよいので部品点数が少なく、またコンデンサ１８の容量はわずか０．１μＦで発光体の高輝度が実現できるのでインバータ回路のコスト／パホーマンスが大幅に改善される。
【図面の簡単な説明】
【図１】本発明のインバータ回路の構成図である。
【図２】他の本発明のインバータ回路の構成図である。
【図３】他の本発明のインバータ回路の構成図である。
【図４】他の本発明のインバータ回路の構成図である。
【図５】他の本発明のインバータ回路の構成図である。
【図６】他の本発明のインバータ回路の構成図である。
【図７】巻線トランスの各巻線の電圧波形で、同図（Ａ）は第１巻線、同図（Ｂ）は第２巻線、同図（Ｃ）は第３巻線に関する電圧波形である。
【図８】従来例のバイポーラトランジスタを有するインバータ回路の説明図である。
【図９】従来例のＦＥＴを有するインバータ回路の説明図である。
【符号の説明】
１０、３０、４０、５０、６０、７０、８０、９０ インバータ回路
１１ ＦＥＴ
１２ 電源（ＶDD）
１３ 電源（ＶSS）
１４ コントロール端子
１５ ＥＬ負荷
１６ 鉄芯
１７ 抵抗
１８ 第１のコンデンサ（Ｃ1）
１９ 第２のコンデンサ（Ｃ2）
２０ 巻線トランス
２０ａ 第１の巻線
２０ｂ 第２の巻線
２０ｃ 第３の巻線
２１ 中間タップ
２２ 中間タップ
２３ ゲート
２４ ソース
２５ ドレイン
Claims (8)
- 電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記第１の巻線とドレイン電源とに繋がる前記第２の巻線との間に第２のコンデンサを接続し、前記電界効果トランジスタのゲートとドレイン間を抵抗で接続し、前記電界効果トランジスタのソース電源とドレイン電源間に前記中間タップの一つを経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記中間タップのもう一つを経由して第３の巻線を設け、前記第１の巻線と前記第２の巻線と前記第３の巻線とが直列接続されて前記ＥＬ素子の両電極に接続されたことを特徴とするインバータ回路。
- 前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記電界効果トランジスタのゲートとドレイン電源とに繋がる前記第２の巻線との間に第２のコンデンサを接続したことを特徴とする請求項１に記載のインバータ回路。
- 電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記電界効果トランジスタのゲートとドレイン間を抵抗と第２のコンデンサで並列に接続し、前記電界効果トランジスタのソース電源とドレイン電源間に前記中間タップの一つを経由して第２の巻線を接続して前記発振器の出力回路を形成し、前記中間タップのもう一つを経由して第３の巻線を設け、前記第１の巻線と前記第２の巻線と前記第３の巻線とが直列接続されて前記ＥＬ素子の両電極に接続されたことを特徴とするインバータ回路。
- 前記巻線トランスの２個の中間タップを経由して形成される第１の巻線の出力を第１のコンデンサを経由して前記電界効果トランジスタのゲートとソースに接続して帰還回路を形成し、前記第１の巻線と繋がる前記第１のコンデンサ間と、ドレイン電源間とに第２のコンデンサを接続したことを特徴とする請求項２に記載のインバータ回路。
- 電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、第１の巻線、第２の巻線及び第３の巻線で構成された巻線トランスの前記第１の巻線、第２の巻線とコンデンサとで共振回路を構成し、前記共振回路の出力をコンデンサを経由して電界効果トランジスタのゲートに帰還するように接続し、前記第２の巻線と第３の巻線とで直列に前記ＥＬ素子の両電極に接続されたことを特徴とするインバータ回路。
- 電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、第１の巻線、第２の巻線及び第３の巻線で構成された巻線トランスの前記第１の巻線、第２の巻線とコンデンサとで共振回路を構成し、前記共振回路の出力をコンデンサを経由して電界効果トランジスタのゲートに帰還するように接続し、第３の巻線とで直列に前記ＥＬ素子の両電極に接続されたことを特徴とするインバータ回路。
- 電界効果トランジスタと複数個の中間タップのある巻線トランスで構成された発振器の出力側にＥＬ素子（エレクトロルミネッセンス素子）を接続してなるインバータ回路において、外部からオンオフ信号を導入するコントロール端子を前記電界効果トランジスタのゲートに接続し、前記巻線トランスの出力側に、冷陰極蛍光管を接続したことを特徴とする請求項１乃至６のいずれか１項に記載のインバータ回路。
- 前記電界効果トランジスタのゲートとドレイン間に配設された抵抗値を、前記電界効果トランジスタの遮断電圧値を越えるような値に設定したことを特徴とする請求項１乃至７のいずれか１項に記載のインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02255198A JP4148426B2 (ja) | 1998-01-21 | 1998-01-21 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02255198A JP4148426B2 (ja) | 1998-01-21 | 1998-01-21 | インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214153A JPH11214153A (ja) | 1999-08-06 |
| JP4148426B2 true JP4148426B2 (ja) | 2008-09-10 |
Family
ID=12085992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02255198A Expired - Fee Related JP4148426B2 (ja) | 1998-01-21 | 1998-01-21 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4148426B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101002724B1 (ko) | 2008-06-18 | 2010-12-21 | 김봉택 | 슬림형 ｅｌ 인버터 |
-
1998
- 1998-01-21 JP JP02255198A patent/JP4148426B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11214153A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280765B1 (ko) | 방전관의 구동장치 및 이에 이용되는 압전 변압기 | |
| EP0477922A1 (en) | Apparatus for operating discharge lamp | |
| GB2299469A (en) | Output transformer arrangement for a push-pull inverter | |
| US4319164A (en) | Power factor compensating electroluminescent lamp DC/AC inverter | |
| EP1653786A3 (en) | Current resonance type inverter circuit and power controlling method | |
| EP1615477A2 (en) | Discharge lamp lighting apparatus for lighting multiple discharge lamps | |
| US7230390B2 (en) | Cold cathode fluorescent lamp assembly | |
| US20110122165A1 (en) | Lamp driving circuit having low voltage control, backlight unit, and liquid crystal display using the same | |
| JPH06267674A (ja) | 冷陰極管点灯装置 | |
| US20090015173A1 (en) | Electronic ballasts without toroidal-magnetic-core and fluorescent lamps employ the same | |
| JP4148426B2 (ja) | インバータ回路 | |
| JP2001244094A (ja) | 放電灯点灯装置および液晶表示装置 | |
| JP4993548B2 (ja) | 自励式インバータ駆動回路 | |
| JPH07153589A (ja) | 放電燈点灯装置 | |
| JPH0619299U (ja) | 冷陰極管点灯装置 | |
| JP2000150144A (ja) | シミュレーテドインダクタを用いたｅｌインバータ | |
| JP3138761B2 (ja) | 点灯回路 | |
| JP2000164352A (ja) | ジャイレータを用いたｅｌインバータ | |
| JPH04233193A (ja) | Ｅｌ素子駆動回路 | |
| US8223513B2 (en) | Inverter for a liquid crystal display device with soft start circuit to overcome power loss in transistor switching | |
| JP3018240U (ja) | インバーター回路 | |
| JP3384535B2 (ja) | バックライト照明装置の定電流回路 | |
| JP3093187B2 (ja) | 電源装置 | |
| JP2000098975A (ja) | Ｅｌ駆動回路 | |
| JP3540442B2 (ja) | 冷陰極放電灯点灯駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080618 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |