JPH11212819A - 制御ファームウエアのデバッグ方式 - Google Patents

Abstract

(57)【要約】 【課題】 ＦＷが装置の動作状態を意識することなく、
装置の制御レジスタへデバッグおためのパッチを行う。 【解決手段】 制御ＦＷ（ファームウエア）１１は、予
めローカルメモリ内４０に格納されたデバッグ動作指示
格納部４１からシステムバス５０を介して該制御ファー
ムウエアのデバッグ点に応じたデバッグ動作指示を取り
出す。ＩＯＰ３０の内部情報アクセス手段３０２は、シ
ステムバスを介して制御ファームウエアからのデバッグ
動作指示を受けつけると、デバッグ動作指示が読み出し
指示の場合は指定された内部情報をローカルメモリ内の
内部情報記録部４２内に格納し、書き込み指示の場合は
指定された内部アドレスに指定された書き込み情報を書
き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラムのデバ
ッグ方式に関し、特に、制御ファームウエア（ＦＷ）の
デバッグ方式に関する。

【０００２】

【従来の技術】従来のプログラムのデバッグ方式の一例
が、特願平１−３６６１３に記載されている。図９に示
すように、この従来のデバッグ方式は、デバッグ指示情
報を格納する指示情報格納領域と、各種のデバッグ処理
を実行するデバッグ実行部と、デバッグ処理全体を制御
するデバッグ制御部とから構成されている。

【０００３】このような構成を有する従来のデバッグ方
式はつぎのように動作する。

【０００４】プログラムの任意の箇所にデバッグ制御部
を呼び出すデバッグ点を設定する。プログラムがデバッ
グ点に到達すると、デバッグ制御部は指示情報格納領域
からデバッグ指示情報を読み出す。更に、デバッグ制御
部は、読み出した情報を解析し、デバッグ実行部へ処理
を依頼する。本例では、記載した技術方式を元に、メモ
リの内容をあらかじめ指定した値で書き換えるパッチ動
作について記述している。デバッグ制御部は、パッチ動
作に必要なアドレス情報、書き換えデータ情報を指示情
報格納領域から読み出し、デバッグ実行部に引き渡す。
デバッグ実行部は、デバッグ制御部から引き渡された情
報を元にパッチ動作を実行する。

【０００５】このようなパッチ動作を、例えばＩＯＰに
対して行う場合、次のような問題点があった。

【０００６】即ち、ＩＯＰは、ＣＰＵの指示に基づい
て、メモリと周辺装置との間のＤＭＡ転送を行ったり、
周辺装置からの割り込み信号を、ＣＰＵへ通知する機能
を持つ。今、ＣＰＵからの指示に基づいて、メモリと周
辺装置との間のＤＭＡ転送を実行している。この時、フ
ァームウェアがＩＯＰの動作を制御する制御レジスタに
対してパッチ動作を行い、ＩＯＰの動作内容を変更した
場合、ＤＭＡ転送中が途中で中断したり、或いは転送デ
ータが破壊され、ＤＭＡ転送の正常動作を保証できなく
なることがあった。

【０００７】このため、従来は、ＦＷがＩＯＰの制御レ
ジスタをパッチする場合、ＦＷ側でＩＯＰの状態をチェ
ックし、パッチ動作がＤＭＡ転送等に影響しないタイミ
ングまで待ち合わせを行い、パッチするといった処理を
行っていた。

【０００８】

【発明が解決しようとする課題】上述した従来のデバッ
グ方式では、ＦＷがＩＯＰの制御レジスタをパッチする
場合、ＦＷ側でＩＯＰの状態をチェックし、パッチ動作
がＤＭＡ転送等に影響しないタイミングまで待ち合わせ
を行い、パッチするといった処理を行っていたため、対
象システムに応じて、ＨＷ仕様の異なる様々なＩＯＰが
開発されるため、ＦＷで上記処理を開発するのは、開発
規模の拡大等が発生するなどの問題が生じていた。

【０００９】本発明の目的は、ＦＷが制御する装置（例
えばＩＯＰ等）に制御レジスタへのアクセス手段を設け
ることで、ＦＷがパッチ実行時点の装置の動作（例えば
ＤＭＡ転送等）を意識することなく、制御レジスタへパ
ッチを行うことが可能なようにすることにある。

【００１０】

【課題を解決するための手段】本願の第１の発明は、Ｃ
ＰＵにおける制御ファームウエアのデバッグ方式におい
て、デバッグ対象の装置がシステムバスを介して前記制
御ファームウエアからのデバッグ動作指示を受けつけそ
の指示に応じた処理を行う内部情報アクセス手段を備え
たこと特徴とする。

【００１１】本願の第２の発明は、第１の発明における
前記制御ファームウエアは、予めローカルメモリ内に格
納されたデバッグ動作指示格納部から前記システムバス
を介して該制御ファームウエアのデバッグ点に応じた前
記デバッグ動作指示を取り出すことを特徴とする。

【００１２】本願の第３の発明は、第１の発明における
前記装置の前記内部情報アクセス手段は、前記デバッグ
動作指示が読み出し指示の場合は前記デバッグ動作指示
で指定された内部情報を取得し、取得した前記内部情報
を前記ローカルメモリ内に設けられた内部情報記録部内
の前記デバッグ動作指示で指定されたアドレスへ前記シ
ステムバスを介して格納することを特徴とする。

【００１３】本願の第４の発明は、第１の発明における
前記装置の前記内部情報アクセス手段は、前記デバッグ
動作指示が書き込み指示の場合は前記デバッグ動作指示
で指定された内部アドレスに前記デバッグ動作指示で指
定された書き込み情報を書き込むことを特徴とする。

【００１４】本願の第５の発明は、第１〜４の発明にお
いて前記ＣＰＵ及び前記装置が複数個存在することを特
徴とする。

【００１５】本願の第６の発明は、第１〜５の発明にお
いて前記装置が前記ＣＰＵと入出力装置との間を制御す
るＩＯＰであることを特徴とする。

【００１６】本願の第７の発明は、第１〜５の発明にお
いて前記装置が前記ＣＰＵであることを特徴とする。

【００１７】本願の第８の発明は、第１〜５の発明にお
いて前記装置が主記憶であることを特徴とする。

【００１８】

【発明の実施の形態】次に、発明の実施の形態について
図面を参照して詳細に説明する。

【００１９】図１は、本発明の一実施の形態を示すシス
テム構成図、図２は、本発明の一実施の形態を示すブロ
ック構成図、図３は、本発明の一実施の形態を示す制御
ＦＷの動作フローチャート、図４は、本発明の一実施の
形態を示すＨＷの動作フローチャート、図５は、本発明
のデバッグ動作指示格納部の構成図である。

【００２０】図１を参照すると、本発明の制御ＦＷデバ
ッグ方式の一実施の形態は、制御ＦＷが動作するＣＰＵ
１０と、システムの情報を保持・格納する主記憶２０
と、ＣＰＵと入出力装置との間を制御するＩＯＰ３０
と、デバッグ動作の各種指示情報を格納するローカルメ
モリ４０と、システムバス５０とから構成されている。

【００２１】システムバス５０は、ＣＰＵ１０、主記憶
２０、ＩＯＰ３０、ローカルメモリ４０を接続する。

【００２２】図２を参照すると、制御ＦＷ１１はＣＰＵ
１上で動作している。制御ＦＷ１１は、メインルーチン
１１１と、デバッグ処理を担当するデバッグルーチン１
１２とから構成されている。

【００２３】図２を参照するとＩＯＰ３０は、ＩＯＰ内
のレジスタ等の内部情報を格納した内部情報格納部３０
１と、デバッグルーチン１１２の指示に基づいて内部情
報の内容を読み出しローカルメモリへ記録し、或いは内
部情報を書き換える内部情報アクセス手段３０２とから
構成される。

【００２４】図２を参照すると、ローカルメモリ４０
は、デバッグ処理の指示内容を格納したデバッグ動作指
示格納部４１と、内部情報アクセス手段３０２が読み出
した内部情報を記録する内部情報記録部４２とから構成
される。

【００２５】図５を参照すると、デバッグ動作指示格納
部４１は、制御ＦＷ内で設定されるＮ個のデバッグ点毎
に、Ｎ個のデバッグ動作指示が格納されている。デバッ
グ点１ ６０は、識別子６０１と、デバッグ動作指示フ
ラグ６０２と、内部情報指定アドレス６０３と、記録部
指定アドレス６０４と、書き込みデータ６０５とから構
成される。同様に、デバッグ点Ｎ ６Ｎは、識別子６Ｎ
１と、デバッグ動作指示フラグ６Ｎ２と、内部情報指定
アドレス６Ｎ３と、記録部指定アドレス６Ｎ４と、書き
込みデータ６Ｎ５とから構成される。

【００２６】デバッグ点１ ６０について説明すると、
識別子６０１は、制御ＦＷ内で設定されるＮ個のデバッ
グ点を一意に識別する目的で使用される。デバッグ動作
指示フラグ６０２は、デバッグ動作が、読み出し動作か
書き込み動作か或いはデバッグ動作を実行しないのかを
判別する目的で使用される。内部情報指定アドレス６０
３は、読み出し動作、或いは書き込み動作において、内
部情報格納部３０１内の位置を記述する。記録部指定ア
ドレス６０４は、読み出し動作において、内部情報指定
アドレス６０３で指定された内部情報格納部３０１から
読み！出した情報を、ローカルメモリ４内の内部情報記
録部４２へ記録するときの位置を記述する。書き込みデ
ータは、書き込み動作において、内部情報指定アドレス
で指定された内部情報格納部３０１内の情報へ書き込む
データを記述する。

【００２７】次に、図１のシステム構成図、図２のブロ
ック図、及び図３のフローチャートを参照して本実施の
形態の全体の動作について詳細に説明する。

【００２８】制御ＦＷ１１のメインルーチン１１１は、
ＣＰＵ１０上で動作している。あらかじめ制御ＦＷのプ
ログラム開発者が設定したデバッグ点に到達すると、メ
インルーチン１１１はデバッグルーチン１１２へデバッ
グ動作を依頼する。デバッグ動作を依頼されたデバッグ
ルーチン１１２は、システムバス５０を介して、ローカ
ルメモリ４０内を参照し、到達したデバッグ点に対応す
るデバッグ動作指示格納部（図５の６０、６１、６Ｎに
該当する）を検索する。例えば到達したデバッグ点がデ
バッグ点１の場合、デバッグルーチン１１２は、ローカ
ルメモリ４０内に、デバッグ点１のデバッグ動作指示６
０が定義されているかどうかを検索する（図３のステッ
プＡ１）。

【００２９】検索方法は、Ｎ個のデバッグ動作指示６
０、６１、６Ｎ内に定義された識別子６０１、６１１、
６Ｎ１を参照し、該識別子が検索対象のデバッグ点１と
一致しているか否かで判断する。デバッグルーチン１１
２は、デバッグ点１に対応するデバッグ動作指示６０を
見つけた場合、以降の処理へ進む。デバッグ点１と一致
する識別子をもつデバッグ動作指示が見つからない場
合、デバッグルーチン１１２はデバッグ処理を終了し、
メインルーチン１１１へデバッグ動作終了を報告する
（図３のステップＡ２）。

【００３０】次に、デバッグルーチン１１２は、デバッ
グ動作指示６０を構成する、デバッグ動作指示フラグ６
０２と、内部情報指定アドレス６０３と、記録部指定ア
ドレス６０４と、書き込みデータ６０５を取得する（図
３のステップＡ３）。

【００３１】次に、デバッグルーチン１１２は、デバッ
グ動作指示フラグ６０２を参照し、本デバッグ点におい
てデバッグ動作を行うか否かを判断する。デバッグ動作
指示フラグ６０２にデバッグ動作を行う記述がある場
合、デバッグルーチン１１２は以降の処理へ進む。デバ
ッグ動作指示フラグ６０２にデバッグ動作を行わない記
述がある場合、デバッグルーチン１１２はデバッグ処理
を終了し、メインルーチン１１１へデバッグ動作終了を
報告する（図３のステップＡ４）。

【００３２】次に、デバッグルーチン１１２は、デバッ
グ動作指示フラグ６０２を参照し、デバッグ動作がＨＷ
の内部情報の読み出し動作か、或いは書き込み動作かを
判断する（ステップＡ５）。

【００３３】デバッグ指示が読み出し動作の場合、デバ
ッグルーチン１１２は、システムバス５０を介して、Ｈ
Ｗの内部情報アクセス手段３０２に対し、内部情報格納
部３０１から読み出す内部情報のアドレス（格納番
地）、ローカルメモリ内の内部情報記録部４２内へ記録
するためのアドレスを指示する（ステップＡ６）。

【００３４】デバッグ指示が書き込み動作の場合、デバ
ッグルーチン１１２は、システムバス５０を介して、Ｈ
Ｗの内部情報アクセス手段３０２に対し、書き込む内部
情報格納部３０１のアドレス（格納番地）を指示する
（ステップＡ７）。その後、デバッグルーチン１１２
は、書き込むデータを指示する（ステップＡ８）。

【００３５】次に、本発明の特徴である、制御ＦＷのデ
バッグ動作におけるＨＷ内部情報へのアクセスの具体例
を、図２のブロック図、及び図４のフローチャートを用
いて説明する。

【００３６】図２に示すように、制御ＦＷ１１が読み出
し動作，或いは書き込み動作を行うＩＯＰ３０は、レジ
スタ等の内部情報を格納した内部情報格納部３０１と、
制御ＦＷ１１の指示を受けて制御ＦＷ１１の動作とは独
立して内部情報格納部３０１へアクセスする内部情報ア
クセス部３０２とから構成される。デバグルーチン１１
２が、システムバス５０を介して内部情報アクセス部３
０２へ指示を与えると、内部情報アクセス部３０２は指
示内容を判断する（図４のステップＢ１）。

【００３７】指示内容が読み出し動作の場合、内部情報
アクセス部３０２は、デバグルーチン１１２より読み出
す内部情報のアドレス，及び読み出した後にローカルメ
モリ４内の内部情報記録部４２内へ記録するためのアド
レスを受け取る（ステップＢ２）。

【００３８】次に、内部情報アクセス部３０２は、ステ
ップＢ２で受け取ったアドレスを元に、内部情報格納部
３０１からＩＯＰ３０の内部情報を読み出す（ステップ
Ｂ３）。

【００３９】次に、内部情報アクセス部３０２は、ステ
ップＢ３で読み出した内部情報を、ステップＢ２で受け
取った内部情報記録部４２内の記録アドレスへ格納する
（ステップＢ４）。

【００４０】指示内容が書き込み動作の場合、内部情報
アクセス部３０２は、デバグルーチン１１２より書き込
む内部情報のアドレス、及び書き込みするデータを受け
取る（ステップＢ５）。

【００４１】次に、内部情報アクセス部３０２は、ステ
ップＢ５で指定された内部情報に対し、ステップＢ５で
受け取ったデータを書き込む（ステップＢ６）。

【００４２】尚、本実施例においては、制御ＦＷ１１が
内部情報の読み出し動作、或いは書き込み動作を行う対
象をＩＯＰ３０としたが、ＩＯＰ以外の他のモジュール
（例えばＣＰＵ１０や主記憶２０）への読み出し動作、
書き込み動作ができることはいうまでもない。

【００４３】次に、本発明の他の実施の形態について図
面を参照して詳細に説明する。

【００４４】図６は、本発明の他の実施の形態を示す構
成図、図７は、本発明の他の実施の形態における動作説
明図、図８は、本発明の他の実施の形態における制御Ｆ
Ｗの動作フローチャートである。

【００４５】図６を参照すると、本発明の制御ＦＷデバ
ッグ方式の他の実施例は、制御ＦＷが動作する複数のＣ
ＰＵ０ １０からＣＰＵｎ １Ｎと、システムの情報を
保持・格納する主記憶２０と、ＣＰＵと入出力装置との
間を制御する複数のＩＯＰ０３０からＩＯＰｎ ３Ｎ
と、デバッグ動作の各種指示情報を格納するローカルメ
モリ４０と、システムバス５０とから構成されている。

【００４６】本発明の実施例で示した構成は、制御ＦＷ
が動作するＣＰＵは一つであったが、本方式はＣＰＵの
数に制限はなく、複数台のＣＰＵによるデバッグが可能
である。

【００４７】ＨＷ内部情報の読み出し、或いは書き込み
の対象はＩＯＰ一つであったが、本方式はＩＯＰの数に
制限はない。また、ＨＷ内部情報の対象となるＨＷがＩ
ＯＰに制限されることはなく、対象がＣＰＵや主記憶や
他の装置であっても、本方式によるデバッグは可能であ
る。

【００４８】図７を参照すると、ローカルメモリ４０
は、デバッグ処理の指示内容を格納したデバッグ動作指
示格納部４１と、内部情報アクセス手段３０２が読み出
した内部情報を記録する内部情報記録部４２とから構成
される。デバッグ動作指示格納部４１は、システムを構
成するＣＰＵ０ １０からＣＰＵｎ １Ｎの各ＣＰＵ毎
に、ＣＰＵ０用デバッグ動作指示４１０と、ＣＰＵｎ用
デバッグ動作指示４１Ｎとから構成される。

【００４９】次に、図７及び図８のフローチャートを参
照して、本実施例の全体の動作について詳細に説明す
る。

【００５０】ＣＰＵ０ １０上で動作している制御ＦＷ
のメインルーチンは、デバッグ点に到達するとデバッグ
ルーチンへデバッグ動作を依頼する。デバッグ動作を依
頼されたデバッグルーチンは、システムバス５０を介し
て、ローカルメモリ４０内のデバッグ動作指示格納部４
１を参照する（図８のステップＣ１）。

【００５１】この時、デバッグルーチンは自身が動作す
るＣＰＵ０に対応するデバッグ動作指示が、デバッグ動
作指示格納部４１に存在するか否かを判断する（ステッ
プＣ２）。

【００５２】自ＣＰＵ０に対応するデバッグ動作指示４
１０が存在する場合、デバッグルーチンはデバッグ処理
を継続する。以降の処理は、本発明の実施例に記載した
通りである。

【００５３】また、デバッグ動作指示４１内に自ＣＰＵ
０に対応するデバッグ動作指示がない場合、デバッグル
ーチンはデバッグ処理をメインルーチンへデバッグ動作
終了を報告する。

【００５４】

【発明の効果】以上説明したように、本発明はＦＷ（フ
ァームウエア）が制御する装置（例えばＩＯＰ等）に制
御レジスタへのアクセス手段を設けることで、ＦＷがパ
ッチ実行時点の装置の動作（例えばＤＭＡ転送等）状態
を意識することなく、制御レジスタへパッチ（装置の内
部情報の読み出し、あるいは書き込み）を行うことが可
能になるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示すシステム構成図で
ある。

【図２】本発明の一実施の形態を示すブロック構成図で
ある。

【図３】本発明の一実施の形態を示す制御ＦＷの動作フ
ローチャートである。

【図４】本発明の一実施の形態を示すＨＷの動作フロー
チャートである。

【図５】本発明のデバッグ動作指示格納部の構成図であ
る。

【図６】本発明の他の実施の形態を示す構成図である。

【図７】本発明の他の実施の形態における動作説明図で
ある。

【図８】本発明の他の実施の形態における制御ＦＷの動
作フローチャートである。

【図９】従来技術の構成図である。

【符号の説明】

１０ ＣＰＵ １１ 制御ＦＷ １Ｎ ＣＰＵｎ １１１ メインルーチン １１２ デバッグルーチン ２０ 主記憶 ３０ ＩＯＰ ３Ｎ ＩＯＰｎ ３０１ 内部情報格納部 ３０２ 内部情報アクセス手段 ４０ ローカルメモリ ４１ デバッグ動作指示格納部 ４２ 内部情報記録部 ５０ システムバス ６０，６１，…６Ｎ 各デバッグ点の動作指示格納部

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵにおける制御ファームウエアのデ
   バッグ方式において、デバッグ対象の装置がシステムバ
   スを介して前記制御ファームウエアからのデバッグ動作
   指示を受けつけその指示に応じた処理を行う内部情報ア
   クセス手段を備えたこと特徴とする制御ファームウエア
   のデバッグ方式。
2. 【請求項２】 前記制御ファームウエアは、予めローカ
   ルメモリ内に格納されたデバッグ動作指示格納部から前
   記システムバスを介して該制御ファームウエアのデバッ
   グ点に応じた前記デバッグ動作指示を取り出すことを特
   徴とする請求項１記載の制御ファームウエアのデバッグ
   方式。
3. 【請求項３】 前記装置の前記内部情報アクセス手段
   は、前記デバッグ動作指示が読み出し指示の場合は前記
   デバッグ動作指示で指定された内部情報を取得し、取得
   した前記内部情報を前記ローカルメモリ内に設けられた
   内部情報記録部内の前記デバッグ動作指示で指定された
   アドレスへ前記システムバスを介して格納することを特
   徴とする請求項１記載の制御ファームウエアのデバッグ
   方式。
4. 【請求項４】 前記装置の前記内部情報アクセス手段
   は、前記デバッグ動作指示が書き込み指示の場合は前記
   デバッグ動作指示で指定された内部アドレスに前記デバ
   ッグ動作指示で指定された書き込み情報を書き込むこと
   を特徴とする請求項１記載の制御ファームウエアのデバ
   ッグ方式。
5. 【請求項５】 前記ＣＰＵ及び前記装置が複数個存在す
   ることを特徴とする請求項１〜４記載の制御ファームウ
   エアのデバッグ方式。
6. 【請求項６】 前記装置が前記ＣＰＵと入出力装置との
   間を制御するＩＯＰであることを特徴とする請求項１〜
   ５記載の制御ファームウエアのデバッグ方式。
7. 【請求項７】 前記装置が前記ＣＰＵであることを特徴
   とする請求項１〜５記載の制御ファームウエアのデバッ
   グ方式。
8. 【請求項８】 前記装置が主記憶であることを特徴とす
   る請求項１〜５記載の制御ファームウエアのデバッグ方
   式。