JPH11202296A - 電気光学装置の駆動回路、電気光学装置、及び電子機器 - Google Patents
電気光学装置の駆動回路、電気光学装置、及び電子機器Info
- Publication number
- JPH11202296A JPH11202296A JP10015151A JP1515198A JPH11202296A JP H11202296 A JPH11202296 A JP H11202296A JP 10015151 A JP10015151 A JP 10015151A JP 1515198 A JP1515198 A JP 1515198A JP H11202296 A JPH11202296 A JP H11202296A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- precharge
- driving circuit
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
込む駆動装置において、プリチャージ期間の短縮化を図
ると共に、電気光学装置の駆動回路の小型化を可能にす
る。 【解決手段】 データ線駆動回路101を、プリチャー
ジ信号用駆動回路401及び画像信号用駆動回路501
により構成し、かつ、プリチャージ回路201及びサン
プリング回路301をデータ線駆動回路101側にデー
タ線35に対して並列に設ける。そして、プリチャージ
信号用駆動回路401及び画像信号用駆動回路501を
構成するシフトレジスタを、例えばクロックドインバー
タ及びインバータにより信号取込部と信号伝搬部と帰還
部とから成る簡素な構成とする。更に、クロック信号線
をプリチャージ信号用駆動回路401及び画像信号用駆
動回路501の双方のシフトレジスタには、共通のクロ
ック信号供給線からクロック信号が供給される。
Description
(以下、TFTと称す。)駆動等によるアクティブマト
リクス駆動方式の液晶パネル等の電気光学装置の駆動回
路、該駆動回路を備えた電気光学装置、該駆動回路が基
板上に設けられた電気光学装置、または当該電気光学装
置を用いた電子機器の技術分野に属し、特に、プリチャ
ージ回路を備えた駆動回路、電気光学装置、及び電子機
器の技術分野に属する。
リクス駆動方式の液晶パネルにおいては、縦横に夫々配
列された多数の走査線及びデータ線と、走査線及びデー
タ線の各交点に対応する多数の画素電極がTFTアレイ
基板上に設けられている。そして、これらに加えて、走
査線駆動回路、データ線駆動回路、サンプリング回路な
どのTFTを構成要素とする各種の周辺回路が、このよ
うなTFTアレイ基板上に設けられる場合がある。
路は、高周波数の画像信号を各データ線に所定のタイミ
ングで安定的に走査信号と同期して供給するために、画
像信号をサンプリングする回路である。その外にも、液
晶表示における画質の向上、消費電力の低減、コストの
低減等の観点から、TFT等を用いた各種の周辺回路を
TFTアレイ基板上に設けることも可能である。
比の向上、データ線の電位レベルの安定、表示画面上の
ラインむらの低減等を目的として、データ線に対し、前
記サンプリング回路により画像信号がサンプリングされ
るタイミングに先行するタイミングで、プリチャージ信
号(画像補助信号)を供給することにより、画像信号を
データ線に書き込む際の負荷を軽減する回路である。特
に液晶を交流駆動するために通常行われるデータ線の電
圧極性を1水平走査期間毎に反転して駆動する所謂1H
反転駆動方式においては、1水平有効表示期間前の1水
平帰線期間において、画像信号の極性が切り換わってか
ら後に、所定電位のプリチャージ信号をデータ線に予め
書き込んでおけば、画像信号をデータ線に書き込む際に
必要な電荷量を顕著に少なくできる。
帰線期間内において全てのデータ線に対して行っていた
ため、データ線の容量によるプリチャージ信号の遅延、
及びプリチャージ信号をデータ線に書き込むプリチャー
ジ回路のTFTの駆動負荷の増大を考慮して、前記1水
平帰線期間の開始直後から比較的長い時間、例えば少な
くとも1.0μsec以上の時間に亘ってプリチャージ
信号をデータ線に供給するように構成されていた。
み、水平方向の画素数が非常に多くなると、1水平走査
期間内における1水平有効表示期間が占める割合が大き
くなり、1水平帰線期間が短くなるため、プリチャージ
信号をデータ線に十分供給することができなくなった。
また、一度に書き込みを行う必要のあるデータ線の本数
が増大し、データ線に対するプリチャージ信号の書き込
みを行うプリチャージ回路のTFTの駆動負荷が増大す
るという問題があった。また、一度に多くの電流供給が
行われるため、電源ラインの電位が不安定になるという
問題もあった。更に、プリチャージ信号の書き込みを行
うデータ線の本数が増加する程、データ線にプリチャー
ジ信号を供給するための信号配線が長くなり抵抗が付加
されたり、当該ラインの終端側程、プリチャージ信号が
劣化するという問題があった。その結果、各データ線に
書き込まれる電位にばらつきが生じ、表示画面上のライ
ンむらを発生させるという問題があった。
号公報に記載されているように、各データ線への画像信
号の書き込みに先行して、各データ線毎に線順次にプリ
チャージ信号を書き込む方式が提案された。このような
プリチャージ回路の一例が開示されている。
リチャージ信号を書き込むデータ線は1本であり、プリ
チャージ回路のTFTの駆動負荷を軽減させることがで
き、また、電源ライン及びデータ線の電位の安定化を図
ることができる。
報に代表される従来の方式では、プリチャージ信号を各
データ線毎に線順次に書き込むために、プリチャージ信
号を各データ線毎にサンプリングする回路と、当該回路
に対して、線順次に駆動信号を供給するシフトレジスタ
を必要する。この従来のシフトレジスタは、例えば前記
公報に開示されているように、シフトレジスタの初段に
入力した信号と同じ幅の信号が互いに重複することなく
順次シフトされるように構成されており、非常に複雑な
回路構成となっていた。
る場合には、画素領域外に設けられる周辺回路領域の面
積が小さくなるため、上述のように非常に複雑な回路構
成を有するシフトレジスタを当該領域に形成してしまう
と、他の回路のための面積が著しく制限されてしまう。
その結果、プリチャージ信号をデータ線に書き込むため
のプリチャージ回路も小さな面積で形成しなければなら
ず、当該プリチャージ回路を構成するTFTのサイズを
小さくせざるを得ない。
抵抗を小さくすることができなくなるので、当該TFT
の電流供給能力が低下し、充分なプリチャージを行うた
めには、プリチャージ信号をサンプリングさせるための
前記駆動信号のパルス幅をある程度長く維持しなければ
ならないという問題があった。
においては、1水平帰線期間は極めて短い期間となるた
め、前記駆動信号のパルス幅をある程度長く維持する場
合には、プリチャージ信号と画像信号とをほぼ連続的に
データ線に書き込むことになり、画像信号がプリチャー
ジ信号の影響を受けて正しく供給されず、画像に悪影響
が生じるという問題があった。
回路は、上述したように複雑な構成であるため、液晶装
置上における当該回路の占有面積も大きなものとなり、
液晶装置を小型化するのは困難であるという問題があっ
た。特に、画像信号のサンプリングパルスをシフトさせ
る回路と、プリチャージ信号のサンプリングパルスをシ
フトさせる回路とを独立に設ける構成の場合には、双方
の回路にシフト用のクロック信号の入力が必要であり、
クロック信号のパターンの引き回しにより、プリチャー
ジ信号のサンプリングパルスをシフトさせる回路の占有
面積がより一層大きくなるという問題があった。
のであり、プリチャージ信号をデータ線に線順次に供給
する場合でも、1水平帰線期間内におけるプリチャージ
信号の供給タイミング及び供給時間に自由度を持たせる
ことができ、更には液晶装置の小型化の可能な液晶装置
の駆動装置、液晶装置、及び電子機器を提供することを
課題としている。
装置の駆動回路は、画像信号が供給される複数のデータ
線と、走査信号が供給される複数の走査線と、前記各デ
ータ線及び前記各走査線に接続されたスイッチング手段
と、前記スイッチング手段に接続された画素電極とを備
えた電気光学装置の駆動回路であって、前記画像信号を
サンプリングして前記データ線に供給するためのサンプ
リング回路と、前記サンプリング回路に制御信号を供給
するための第1シフトレジスタと、前記データ線に前記
画像信号を供給するためのサンプリング期間に先だって
プリチャージ信号を前記データ線に供給するためのプリ
チャージ回路と、前記プリチャージ回路に制御信号を供
給するための第2シフトレジスタとを有し、前記第1及
び第2シフトレジスタには共通のクロック信号供給線か
らクロック信号が供給されてなることを特徴とする。
ば、一度に全てのデータ線にプリチャージ信号を書き込
む場合のように、プリチャージ信号の劣化等が生じない
ため、プリチャージ信号を書き込む期間を短縮させるこ
とができる。従って、高速表示モード採用時であっても
充分なプリチャージを可能にすると共に、プリチャージ
信号の書き込み終了から画像信号の書き込み開始までの
期間を充分に確保することができ、画像信号の適切な書
き込みを可能にする。
短縮化により高速表示モードに対応可能であり、プリチ
ャージ信号の書き込み期間の短縮化により高速表示モー
ドに対応可能であり、第1及び第2のシフトレジスタに
は共通のクロック信号供給線からクロック信号が供給さ
れるため、簡素な構成で占有面積を減少させ、しかもク
ロック信号供給線を引き回すことなく、電気光学装置の
小型化を実現する。
号が供給される複数のデータ線と、走査信号が供給され
る複数の走査線と、前記各データ線及び前記各走査線に
接続されたスイッチング手段と、前記スイッチング手段
に接続された画素電極とを備えた電気光学装置の駆動回
路であって、前記画像信号をサンプリングして前記デー
タ線に供給するためのサンプリング回路と、前記サンプ
リング回路に制御信号を供給するための第1シフトレジ
スタと、前記データ線に前記画像信号を供給するための
サンプリング期間に先だってプリチャージ信号を前記デ
ータ線に供給するためのプリチャージ回路と、前記プリ
チャージ回路に制御信号を供給するための第2シフトレ
ジスタとを有し、前記第1及び第2シフトレジスタの間
には、前記第1及び第2シフトレジスタにクロック信号
を供給するための共通のクロック信号供給線が配置され
てなることを特徴とする。
ば、請求項1と同様に一度に全てのデータ線にプリチャ
ージ信号を書き込む場合のように、プリチャージ信号の
劣化等が生じないため、プリチャージ信号を書き込む期
間を短縮させることができる。従って、高速表示モード
採用時であっても充分なプリチャージを可能にすると共
に、プリチャージ信号の書き込み終了から画像信号の書
き込み開始までの期間を充分に確保することができ、画
像信号の適切な書き込みを可能にする。
は、互いに近接した位置に設けられ、第1シフトレジス
タと第2シフトレジスタとの間に形成された共通のクロ
ック信号供給線から第1及び第2シフトレジスタにクロ
ック信号が供給されているので、クロック信号供給線を
複雑に引き回す必要がなく、第1及び第2のシフトレジ
スタの占有面積をより一層減少させる。
短縮化により高速表示モードに対応可能であり、第1及
び第2のシフトレジスタには共通のクロック信号供給線
からクロック信号が供給されるため、簡素な構成で占有
面積を減少させ、電気光学装置の小型化を実現する。
は、請求項1乃至2のいずれか一項記載の駆動回路にお
いて、前記第2シフトレジスタに第2転送開始信号を出
力した後、前記第1シフトレジスタに第1転送信号を出
力する転送開始信号制御手段をさらに備えたことを特徴
とする。
よれば、プリチャージ信号と画像信号は、夫々のデータ
線について見ればプリチャージ信号の書き込み後に画像
信号の書き込みが行われており、プリチャージ信号とし
て供給された電荷量に応じて画像信号の電荷量が少なく
て済み、また各データ線の電圧レベルは所定値となり、
データ線の電圧レベルを安定させる。
は、画像信号が供給される複数のデータ線と、走査信号
が順次供給される複数の走査線と、前記複数のデータ線
及び前記複数の走査線に接続されたスイッチング手段
と、各スイッチング手段に接続された画素電極とを備え
た電気光学装置の駆動回路であって、前記データ線と前
記画像信号の供給線との間に夫々介在する複数の第1薄
膜トランジスタを有し、該第1薄膜トランジスタの導通
により前記画像信号をサンプリングして前記データ線に
夫々供給するサンプリング回路と、プリチャージ信号の
供給線と前記データ線との間に夫々介在する複数の第2
薄膜トランジスタを有し、該第2薄膜トランジスタの導
通により前記データ線に前記プリチャージ信号を夫々供
給するプリチャージ回路と、入力信号をクロック信号に
同期して取り込む信号取込部と、取り込んだ信号を出力
信号として伝搬させる信号伝搬部と、クロック信号に同
期して該信号伝搬部からの出力信号を該信号伝搬部の信
号入力側に帰還させる帰還部とを各段に有する第1及び
第2のシフトレジスタを備え、該第1及び第2のシフト
レジスタには共通のクロック信号供給線からクロック信
号が供給されてなり、前記サンプリング回路に対し、少
なくとも前記第1方向に対応する転送方向で、前記第1
のシフトレジスタの各段から第1薄膜トランジスタを導
通させる第1駆動信号を順次出力すると共に、前記プリ
チャージ回路に対し、前記転送方向で前記第2のシフト
レジスタの各段から第2薄膜トランジスタを導通させる
第2駆動信号を順次出力するデータ線駆動手段と、前記
第2のシフトレジスタに第2転送開始信号を出力した
後、前記第1のシフトレジスタに第1転送開始信号を出
力する転送開始信号制御手段と、を備えたことを特徴と
する。
によれば、例えば1水平走査期間等の画像信号の書き込
み期間が終了すると、転送開始信号制御手段により、先
ずデータ線駆動手段の第2のシフトレジスタに対して第
2転送開始信号が出力される。この第2転送開始信号を
入力した第2のシフトレジスタは、入力した第2転送開
始信号を信号取込部においてクロック信号に同期して取
り込み、信号伝搬部において出力信号として伝搬させ
る。更に帰還部は、クロック信号に同期して前記信号伝
搬部からの出力信号を前記信号伝搬部の信号入力側に帰
還させる。これにより、前記第2転送開始信号に基づく
第2駆動信号が生成され、この第2駆動信号は第2のシ
フトレジスタの転送開始段から出力されると共に、第2
のシフトレジスタの次段における入力信号として出力さ
れる。次段においては、前段と同様にクロック信号に同
期して前記入力信号を取り込んで伝搬させると共に、帰
還を行う。これにより、この段における第2駆動信号が
生成され、この第2駆動信号として出力されると共に、
更に次段における入力信号として出力される。
第2のシフトレジスタの各段によって転送されながら各
段の出力信号として出力され、各データ線に対応する第
2薄膜トランジスタを順次に導通させる。プリチャージ
回路においては、これらの第2薄膜トランジスタの順次
の導通により、プリチャージ信号の供給線から供給され
るプリチャージ信号を各データ線に対して線順次に供給
し、プリチャージ信号の書き込みを行う。
第2転送開始信号の出力後からの所定期間経過後に、前
記第1のシフトレジスタに対して第1転送開始信号を出
力する。第1のシフトレジスタにおいては、前記第2の
シフトレジスタと同様に、この第1転送開始信号に基づ
く第1駆動信号の生成と出力並びに次段への転送を繰り
返し、各データ線に対応する第1薄膜トランジスタを順
次に導通させる。サンプリング回路においては、これら
の第1薄膜トランジスタの順次の導通により、画像信号
の供給線から供給される画像信号を各データ線に対して
線順次に供給し、画像信号の書き込みを行う。
号は、夫々線順次にデータ線に書き込まれることになる
が、夫々のデータ線について見ればプリチャージ信号の
書き込み後に画像信号の書き込みが行われており、プリ
チャージ信号として供給された電荷量に応じて画像信号
の電荷量が少なくて済み、また、各データ線の電圧レベ
ルは確実に所定値以上となり、データ線の電圧レベルを
安定させる。
次でプリチャージ信号の供給を行うことにより、データ
線に対する一度のプリチャージ信号の書き込み時におけ
るデータ線の容量分の負荷は、一度に全てのデータ線に
プリチャージ信号を書き込む場合に比して著しく軽減さ
れ、プリチャージ回路の第2薄膜トランジスタの駆動負
荷を軽減させる。
ジ信号を書き込む場合のように、プリチャージ信号の劣
化等が生じないため、プリチャージ信号を書き込む期間
を短縮させることができる。従って、高速表示モード採
用時であっても充分なプリチャージを可能にすると共
に、プリチャージ信号の書き込み終了から画像信号の書
き込み開始までの期間を充分に確保することができ、画
像信号の適切な書き込みを可能にする。
号を出力する第1及び第2のシフトレジスタは、上述の
ように、信号取込部と信号伝搬部と帰還部とから構成さ
れ、極めて簡易な構成となっているため、第1又は第2
基板上に形成する際の占有面積を減少させる。更に、第
1及び第2のシフトレジスタは、互いに近接した位置に
設けられ、互いにクロック信号供給線を共用するように
構成されるので、クロック信号供給線を前記第1又は第
2の基板上において複雑に引き回す必要がなく、第1及
び第2のシフトレジスタの占有面積をより一層減少させ
る。
装置の駆動回路によれば、プリチャージ信号の書き込み
期間の短縮化により高速表示モードに対応可能であり、
かつ、簡素な構成でクロック信号供給線を共用する第1
及び第2のシフトレジスタにより、第1又は第2の基板
上における占有面積を減少させ、液晶パネルの小型化を
実現する。
は、請求項1乃至4記載のいずれか一項記載の電気光学
装置の駆動回路において、前記第1及び第2シフトレジ
スタは、双方向性のシフトレジスタであって、前記第1
及び第2シフトレジスタの転送方向は、共通の方向制御
信号部からの方向制御信号に基づいて制御されてなるこ
とを特徴とする。
よれば、双方向性シフトレジスタとしての前記第1及び
第2のシフトレジスタにおける転送方向制御部に、方向
制御信号供給線を介して方向制御信号が供給されると、
信号の転送方向は、当該方向制御信号に基づいて所定の
一方向に制限される。従って、方向制御信号の値を切り
換えることにより、画像信号の書き込み順序、即ち画像
信号を書き込む画素位置を反転させることが可能とな
る。しかも、基本的なシフトレジスタの構成は上述した
ように簡素な構成であるため、このような転送方向制御
部を付け加えた場合でも、占有面積を小さくすることが
可能であり、更に、前記各双方向性シフトレジスタは、
互いに方向制御信号供給線を共用するので、方向制御信
号供給線の複雑な引き回しが不要になり、より一層占有
面積を減少させることができる。
は、請求項1乃至請求項5のいずれか一項に記載の電気
光学装置の駆動回路において、前記サンプリング回路と
プリチャージ回路は前記データ線に対して並列に設けら
れていることを特徴とする。
によれば、前記サンプリング回路とプリチャージ回路が
データ線に対して並列に設けられているので、上述した
ように近接して設けられた第1及び第2のシフトレジス
タから、これらのサンプリング回路とプリチャージ回路
に接続される第1駆動信号と第2駆動信号の供給線の引
き回しが容易となり、第1及び第2のシフトレジスタを
含むデータ線駆動手段及びサンプリング回路並びにプリ
チャージ回路から構成される周辺回路の占有面積を減少
させ、液晶パネルの小型化を実現する。
は、請求項1乃至請求項6のいずれか一項に記載の電気
光学装置の駆動回路において、前記転送開始信号制御手
段は、前記第2転送開始信号の出力完了タイミングと、
前記第1転送開始信号の出力開始タイミングとの間に所
定の時間間隔を有するように、前記第2転送開始信号の
出力開始タイミング及びパルス幅を制御することを特徴
とする。
によれば、前記転送開始信号制御手段は、上述したよう
に、第2転送開始信号を出力した後に、第1転送開始信
号を出力することにより、画像信号の書き込みに先行し
たプリチャージ信号の書き込みを可能にするが、更に、
第2転送開始信号の出力完了タイミングと、前記第1転
送開始信号の出力開始タイミングとの間に、所定の時間
間隔を有するように、前記第2転送開始信号の出力開始
タイミング及びパルス幅を制御する。これにより、デー
タ線に対しては、プリチャージ信号の書き込みが完了
し、所定時間経過後に画像信号が書き込まれるので、画
像信号がプリチャージ信号によって悪影響を受けること
がなく、適切にデータ線に書き込まれる。また、1水平
帰線期間において、第2転送開始信号のパルス幅を自由
に設定できる。これにより、プリチャージ期間の設定
が、外部の表示情報処理回路の調整により制御できるた
め、TFTの特性不足等により十分なプリチャージが行
えない電気光学装置でも、救済することができるため、
歩留まりの低下を招くことがない。
1乃至請求項7のいずれか一項に記載の電気光学装置を
備えたことを特徴とする。
高速表示モードを採用した場合でも充分なプリチャージ
を行うことによりコントラスト比が向上し、表示画面上
のラインむらのない良好な画像が表示可能であって、か
つ、小型の電気光学装置が提供される。
電気光学装置を備えたことを特徴とする。
機器は、上述した本願発明の電気光学装置を備えてお
り、高速表示モードを採用した場合でも充分なプリチャ
ージを行うことによりコントラスト比が向上し、表示画
面上のラインむらのない良好な画像が表示可能な電気光
学装置により、高品質の画像表示が行われる。また、電
気光学装置の小型化が可能なので、電子機器の小型化を
実現することができる。
に説明する実施の形態から明らかにする。
に基づいて説明する。
一例として液晶装置の全体構成について、図1から図3
を参照して説明する。図1は、液晶装置の実施の形態に
おけるTFTアレイ基板上に設けられた各種配線、周辺
回路等の構成を示すブロック図であり、図2は、TFT
アレイ基板をその上に形成された各構成要素と共に対向
基板の側から見た平面図であり、図3は、対向基板を含
めて示す図2のH−H’断面図である。
石英基板、ハードガラス等からなるTFTアレイ基板1
を備えている。TFTアレイ基板1上には、マトリクス
状に設けられた複数の画素電極11と、X方向に複数配
列されており夫々がY方向に沿って伸びるデータ線35
と、Y方向に複数配列されており夫々がX方向に沿って
伸びる走査線31と、各データ線35と画素電極11と
の間に夫々介在すると共に該間における導通状態及び非
導通状態を、走査線31を介して夫々供給される走査信
号に応じて夫々制御するスイッチング素子の一例として
の複数のTFT30とが形成されている。また、図示を
省略しているが、TFTアレイ基板1上には、蓄積容量
のための配線である容量線を走査線31に沿ってほぼ平
行に配設しても良いし、前段の走査線下を利用して蓄積
容量を形成しても良い。
ータ線35に所定電圧レベルのプリチャージ信号を画像
信号に先行して夫々供給するプリチャージ回路201
と、画像信号をサンプリングして複数のデータ線35に
夫々供給するサンプリング回路301と、データ線駆動
回路101と、走査線駆動回路104とが形成されてい
る。
端子102を介して外部制御回路(図示せず)から供給
される電源、基準クロック信号CLY及び反転信号CL
YINV 、並びにスタート信号SPY等に基づいて、所定
タイミングで走査線31に走査信号をパルス的に線順次
で印加する。
信号用駆動回路401と画像信号用駆動回路501とか
ら構成されており、このうち画像信号用駆動回路501
は、図2に示す実装端子102を介して外部制御回路
(図示せず)から供給される電源、基準クロック信号C
LX及び反転信号CLXINV 、スタート信号SPX、及
び画像信号VID等に基づいて、走査線駆動回路104
が走査信号を印加するタイミングに合わせて、画像信号
としての画像信号VIDをサンプリングするために、デ
ータ線35毎にサンプリング回路駆動信号をサンプリン
グ回路301にサンプリング回路駆動信号線306を介
して供給する。
は、図2に示す実装端子102を介して外部制御回路
(図示せず)から供給される電源、前記画像信号駆動回
路501と共通の基準クロック信号CLX及び反転信号
CLXINV 、プリチャージ期間設定パルス信号NRG等
に基づいて、走査線駆動回路104による1水平走査期
間の走査線31に対する走査信号の供給が終了し、1水
平帰線期間において画像信号の極性の反転(画像信号の
信号位相の反転)が終了した後に、プリチャージ信号N
RSをサンプリングするために、プリチャージ回路駆動
信号線206を介してデータ線35毎にプリチャージ回
路駆動信号をプリチャージ回路201に供給する。
成されるスイッチング素子NR1〜NRnを各データ線
35毎に備えている。スイッチング素子NR1〜NRn
のソース電極には、プリチャージ信号線204が接続さ
れており、スイッチング素子NR1〜NRnのゲート電
極には、プリチャージ回路駆動信号線206が接続され
ている。そして、外部制御回路(図示せず)からプリチ
ャージ信号線204を介して所定電圧のプリチャージ信
号が供給され、各データ線35について以下に説明する
ような画像信号の書き込みに先行するタイミングで、プ
リチャージ信号用駆動回路401からプリチャージ回路
駆動信号線206を介してプリチャージ回路駆動信号が
供給されることにより、スイッチング素子NR1〜NR
nが導通状態となり、前記プリチャージ信号が各データ
線35に書き込まれることになる。尚、プリチャージ回
路201に供給されるプリチャージ信号は、画像信号と
同一の極性(同一の信号位相の反転)で中間階調レベル
の画素データに相当する信号(画像補助信号)であるこ
とが好ましい。
成されるスイッチング素子SH1〜SHnを各データ線
35毎に備えている。スイッチング素子SH1〜SHn
のソース電極には、画像信号線304が接続されてお
り、スイッチング素子SH1〜SHnのゲート電極に
は、サンプリング回路駆動信号線306が接続されてい
る。従って、画像信号用駆動回路501からサンプリン
グ回路駆動信号線306を介してサンプリング回路駆動
信号が入力されると、外部制御回路(図示せず)から画
像信号線304を介して供給される画像信号VIDがサ
ンプリングされ、データ線35に順次供給される。
簡略化のために1本のみ記載しているが、画像信号のド
ット周波数が速い場合には周波数を低減するために画像
信号VIDを何相かに相展開しても良い。画像信号の相
展開数には制約がないが、ビデオ表示させる場合にはR
GB各々に信号線が必要なことから3の倍数で構成する
と外部制御回路が比較的容易に構成できる。また、少な
くとも画像信号の相展開数分だけ画像信号線304が必
要なことは言うまでもない。
グ素子NR1〜NRnと、サンプリング回路301のス
イッチング素子SH1〜SHnのドレイン電極は共にデ
ータ線35に並列に接続されており、プリチャージ信号
用駆動回路401と画像信号用駆動回路501により、
スイッチング素子NR1〜NRnとスイッチング素子S
H1〜SHnの導通状態を所定のタイミングで切り換
え、データ線35に対してプリチャージ信号を画像信号
に先行して供給させている。
201及びサンプリング回路301は、図2及び図3に
示すように、対向基板2に形成された遮光性の周辺見切
り53に対向する位置においてTFTアレイ基板1上に
その一部或いは全てを設けるように構成されている。こ
のような構成を採れば、データ線駆動回路101及び走
査線駆動回路104は、液晶層50に面しないTFTア
レイ基板1の狭く細長い周辺部分上に設けられている。
また、遮光性の周辺見切り53をTFTアレイ基板1上
に設けても良い。この様な構成を採れば、TFTアレイ
基板1上と対向基板2の貼り合わせ精度が無視できるた
め、液晶パネルの光透過率がばらつかない。尚、プリチ
ャージ回路201やサンプリング回路をデータ線駆動回
路101内に設けても良いことは言うまでもない。
1の上には、複数の画素電極11により規定される画面
表示領域(即ち、実際に液晶層50の配向状態変化によ
り画像が表示される液晶パネルの領域)の周囲において
両基板を貼り合わせて液晶層50を包囲するシール部材
の一例としての光硬化性樹脂からなるシール材52が、
画面表示領域に沿って設けられている。そして、対向基
板2上における画面表示領域とシール材52との間に
は、遮光性の周辺見切り53が設けられている。
応して開口部が設けられた遮光性のケースにTFTアレ
イ基板1が入れられた場合に、当該画面表示領域が製造
誤差等により当該ケースの開口の縁に隠れてしまわない
ように、即ち、例えばTFTアレイ基板1のケースに対
する数百μm程度のずれを許容するように、画面表示領
域の周囲に少なくとも500μm以上程度の幅を持つ帯
状の遮光性材料から形成されたものである。このような
遮光性の周辺見切り53は、例えば、Cr(クロム)や
Ni(ニッケル)などの金属材料を用いたスパッタリン
グ、フォトリソグラフィ及びエッチングにより対向基板
2に形成される。或いは、カーボンやTi(チタン)を
フォトレジストに分散した樹脂ブラックなどの材料から
形成される。
領域の下辺に沿ってデータ線駆動回路101及び実装端
子102が設けられており、画面表示領域の左右の2辺
に沿って走査線駆動回路104が画面表示領域の両側に
設けられている。ここで、走査線31の配線遅延が問題
にならないような場合、走査線駆動回路104は、走査
線31に対して片側のみに形成しても良い。更に画面表
示領域の上辺には、複数の配線105が設けられてい
る。また、対向基板2のコーナー部の少なくとも1箇所
で、TFTアレイ基板1と対向基板2との間で電気的導
通をとるための導通材からなる銀点106が設けられて
いる。そして、シール材52とほぼ同じ輪郭を持つ対向
基板2が当該シール材52によりTFTアレイ基板1に
固着されている。
の第1の実施の形態)次に、プリチャージ回路201及
びサンプリング回路301を構成するスイッチング素子
NR1〜NRnとスイッチング素子SH1〜SHnの具
体的な回路構成について図4及び図5を参照して夫々説
明する。尚、図4は、プリチャージ回路201のスイッ
チング素子NR1〜NRnを構成する各種のTFTを示
す回路図であり、図5は、サンプリング回路301のス
イッチング素子SH1〜SHnを構成する各種のTFT
を示す回路図である。
201のスイッチング素子NR1〜NRn(図1参照)
は、Nチャネル型TFT202aから構成されてもよい
し、図4(2)に示すようにPチャネル型TFT202
bから構成されてもよいし、図4(3)に示すようにN
チャネル型TFTとPチャネル型TFTが並列に接続さ
れた相補型TFT202cから構成されてもよい。尚、
図4(1)から図4(3)において、図1に示したプリ
チャージ回路駆動信号線206を介して入力されるプリ
チャージ回路駆動信号206a、206bは、ゲート電
圧として各TFT202a〜202cに入力され、同じ
く図1に示したプリチャージ信号線204を介して入力
されるプリチャージ信号NRSは、ソース電圧として各
TFT202a〜202cに入力される。
圧として印加されるプリチャージ回路駆動信号206a
と、Pチャネル型TFT202bにゲート電圧として印
加されるプリチャージ回路駆動信号202bとは、相互
に反転信号である。従って、プリチャージ回路201を
相補型TFT202cで構成する場合には、プリチャー
ジ回路駆動信号線206が少なくとも2本以上必要とな
る。この場合、例えばTFT202cの直前でプリチャ
ージ回路駆動信号206aをインバータにより反転させ
て、その反転信号206bを波形形成しても良い。
301のスイッチング素子SH1〜SHn(図1参照)
は、Nチャネル型TFT302aから構成されてもよい
し、図5(2)に示すようにPチャネル型TFT302
bから構成されてもよいし、図5(3)に示すように相
補型TFT302cから構成されてもよい。尚、図5
(1)から図5(3)において、図1に示した画像信号
線304を介して入力される画像信号VIDは、ソース
電圧として各TFT302a〜302cに入力され、同
じく図1に示したデータ線駆動回路101からサンプリ
ング回路駆動信号線306を介して入力されるサンプリ
ング回路駆動信号306a、306bは、ゲート電圧と
して各TFT302a〜302cに入力される。
も、前述のプリチャージ回路201の場合と同様に、N
チャネル型TFT302aにゲート電圧として印加され
るサンプリング回路駆動信号306aと、Pチャネル型
TFT302bにゲート電圧として印加されるサンプリ
ング回路駆動信号306bとは、相互に反転信号であ
る。従って、サンプリング回路301を相補型TFT3
02cで構成する場合には、サンプリング回路駆動信号
306a、306b用のサンプリング回路駆動信号線3
06が少なくとも2本以上必要である。サンプリング回
路301の場合においても、例えば相補型TFT302
cの直前で、サンプリング回路駆動信号306aをイン
バータにより反転させて、その反転信号306bを波形
形成しても良い。
動回路の第1の実施の形態について図6から図11を参
照して説明する。尚、図6は、第1の実施の形態におけ
るデータ線駆動回路を示した図、図7はデータ線駆動回
路を構成するシフトレジスタの各段の構成を示す回路
図、図8(a)は本実施形態のデータ線駆動回路におけ
るクロックドインバータの回路記号を示す図、図8
(b)は図8(a)のクロックドインバータの回路構成
を示す図、図9は図6のデータ線駆動回路における各種
信号のタイミングチャート、図10は図6のデータ線駆
動回路におけるプリチャージのタイミングを示すタイミ
ングチャート、図11は各表示モードにおける1水平帰
線期間とプリチャージ期間を示す図である。
る。
1を構成する画像信号用駆動回路501及びプリチャー
ジ信号用駆動回路401は、夫々第1のシフトレジスタ
としてのシフトレジスタ502及びAND回路等の波形
制御回路を含むバッファー回路503と、前記シフトレ
ジスタ402と同様の構成の第2のシフトレジスタとし
てのシフトレジスタ402及びバッファー回路403と
を含んで構成される。
例としてのデータ線駆動回路101を構成する画像信号
用駆動回路501及びプリチャージ信号用駆動回路40
1は、図1に示すX方向(P1、P2、P3、…、Pn
及びX1、X2、X3、…、Xnの順で走査する方向)
に対応する転送方向で、シフトレジスタ502,402
の各段から夫々第1駆動信号としてのサンプリング回路
駆動信号及び第2駆動信号としてのプリチャージ回路駆
動信号を順次出力し、バッファー回路503,403を
介してサンプリング回路301及びプリチャージ回路2
01に供給する。
は、AND回路等の波形制御回路を含むバッファー回路
503を外部からのイネーブル信号により奇数列と偶数
列のバッファー回路503を制御することにより各サン
プリング回路駆動信号のオン状態の期間が重複しないよ
うに波形を選択してサンプリング回路駆動信号を生成
し、サンプリング回路301に順次供給するように構成
されている。これにより、前後のサンプリング回路30
1に書き込む信号を取り込むことがなくなるので、ゴー
スト等による表示品位の劣化を防ぐことができる。
タ502には、サンプリング回路駆動信号の転送をスタ
ートさせるための第1転送開始信号としてのスタート信
号SPXが、A方向から入力される。そして、図9のタ
イミングチャートに示すタイミングで、スタート信号S
PX、クロック信号CLX及びその反転信号CLXINV
が入力されると、画像信号用駆動回路501は、スター
ト信号SPXのパルス幅よりも狭い幅のサンプリング回
路駆動信号SHを、順次クロック信号CLXの半周期分
遅らせて、サンプリング回路301に供給するように構
成されている。
のシフトレジスタ402には、プリチャージの期間を設
定するための第2転送開始信号としてのプリチャージ期
間設定パルス信号NRGがA方向から入力されるように
構成されている。必ず、同じ1水平帰線期間内では、常
にプリチャージ期間設定パルス信号NRGが、画像信号
用駆動回路501のスタート信号SPXよりも先に入力
されるように設定する。そして、図9のタイミングチャ
ートに示すタイミングで、このプリチャージ期間設定パ
ルス信号NRG、クロック信号CLX及びその反転信号
CLXINVが入力されると、プリチャージ信号用駆動回
路401は、プリチャージ期間設定パルス信号NRGの
パルス幅と等しい幅のプリチャージ回路駆動信号を、順
次クロック信号の半周期分遅らせてプリチャージ回路2
01に供給するようにバッファー回路403はインバー
タを多段カスケード接続して、信号増幅と波形成形を行
うように構成されている。ここで、バッファー回路40
3を画像信号用駆動回路501のバッファー回路503
と同様に、AND回路等の波形制御回路を設けてもよ
い。このような構成を採れば、液晶パネルの外部に接続
される表示情報処理回路等からのイネーブル信号によ
り、プリチャージ回路駆動信号のパルス幅をプリチャー
ジ期間設定パルス信号NRGのパルス幅の期間において
自由に制御できる利点がある。
を省略するが、画像信号用駆動回路501と同様なシフ
トレジスタ及びバッファー回路を備えて構成されてい
る。
いて詳述する。
2,502の各段は、クロックドインバータとインバー
タを含んで構成されている。更に詳しくは、図7に示す
ように、クロックドインバータ130から構成される信
号取込部150と、インバータ132から構成される信
号伝搬部151と、インバータ132に帰還をかけるよ
うに接続されたクロックドインバータ131から構成さ
れる帰還部152とから成り、スタティック型のラッチ
回路構成されている。尚、帰還部152を省いて、イン
バータ132の出力部に容量を付加することでダイナミ
ック型のラッチ回路を設けてもよい。更に、クロックド
インバータ130及び131を後述のトランスミッショ
ンゲートで構成しても同様の機能を果たす。このように
トランスミッションゲートを用いる場合は、信号伝搬部
151のインバータは2段カスケード接続する必要があ
ることは言うまでもない。
す記号により表され、入力端子及び出力端子の他にゲー
ト端子が備えられている。そして、その回路構成は、図
8(b)のようになっており、Nチャネル型TFTのゲ
ート端子に入力される信号がハイレベルで、Pチャネル
型TFTのゲート端子に入力される信号がローレベルの
場合に、通常のインバータ回路として動作する。また、
Nチャネル型TFTのゲート端子に入力される信号が
ローレベルで、Pチャネル型TFTのゲート端子に入力
される信号がハイレベルの場合には、出力はハイインピ
ーダンス状態となる。尚、本出願の図面において、クロ
ックドインバータを表記する場合には、図8(a)に示
すように、Nチャネル型TFTのゲート端子に接続され
る信号のみを表すものとする。また、この表記規則は、
クロックドインバータに限らず、ゲート端子を有する回
路において同様である。
502の各段を、以上のような回路により構成したた
め、例えば信号取込部150のクロックドインバータ1
30にクロック信号CLXが入力され、帰還部152の
クロックドインバータ131にクロック信号の反転信号
CLXINVが入力される場合であって、図9に示すよう
にハイレベルに立ち上がるプリチャージ期間設定パルス
信号NRGが図7に示す回路の入力信号線INに入力さ
れる場合には、次のような動作が行われる。まず、クロ
ック信号CLXの立ち上がりでクロックドインバータ1
30によって前記パルス信号NRGが取り込まれ、イン
バータ132を介してハイレベルの信号が出力信号線O
UTから出力される。そして、この出力状態は、クロッ
ク信号CLXがハイレベルの期間中保持される。次に、
クロック信号CLXが立ち下がると、クロックドインバ
ータ130の出力はハイインピーダンス状態となるが、
前記出力信号線OUTのレベルは、ゲート端子にクロッ
ク信号CLXの反転信号CLXINVが入力されたクロッ
クドインバータ回路131によってインバータ132の
入力側に帰還されているため、クロック信号CLXの立
ち下がり、即ち反転信号CLXINVの立ち上がりから帰
還が行われて、前記出力信号線OUTのレベルはハイレ
ベルを維持することになる。そして、反転信号CLX
INVの立ち下がり、即ちクロック信号CLXの立ち上が
りにおいて、入力信号線INに入力される信号が取り込
まれるが、このタイミングにおいては、図9に示すよう
に前記信号NRGはローレベルであり、出力信号線OU
Tのレベルもローレベルとなる。このようにして、出力
信号線OUTからは、入力されたパルス信号NRGと同
じ幅のパルス信号が出力されることになる。
2,502の各段に備え、クロックドインバータ130
とクロックドインバータ131のゲート端子に入力する
クロック信号CLXと反転信号CLXINVを各段毎に交
互に入れ換えることにより、図9に示すように、クロッ
ク信号CLXの半周期ずつずれたパルス信号が、プリチ
ャージ回路駆動信号として、プリチャージ回路NR1〜
NRnに供給されることになる。また、スタート信号S
PXを転送する画像信号用駆動回路501のシフトレジ
スタ502から出力される信号も、スタート信号SPX
と同じ幅を持つパルス信号であるが、当該パルス信号
は、画像信号用駆動回路501のバッファー回路503
に備えられたAND回路等の波形制御回路により、各段
毎に図9に示すようなイネーブル信号ENB1またはE
NB2との間で論理積がとられる。このイネーブル信号
ENB1またはENB2のパルス幅は、クロック信号C
LXの半周期と同じか或いは狭いパルス幅を有している
ため、サンプリング回路駆動信号として、図9に示すよ
うなハイレベルの期間が重複しないパルス信号が、サン
プリング回路SH1〜SHnに供給されることになる。
このように、画像信号をサンプリングさせる際には、各
データ線35間で同時に画像信号が画素領域のTFT3
0に供給されることが無いように構成し、ゴースト等の
発生を防止している。
間設定パルス信号NRGは、スタート信号SPXよりも
所定期間tmだけ早く出力されるように構成されている
ため、画像信号がサンプリングされるタイミングに先行
して、プリチャージ回路201が導通状態となり、プリ
チャージ信号線204を介して供給されるプリチャージ
信号NRSが、各データ線35に供給される。プリチャ
ージ信号は、適宜の電位レベルに設定された信号であ
り、このようなプリチャージ信号が画像信号のデータ線
35への供給に先行して当該データ線35に書き込まれ
ることにより、画像信号を当該データ線35に書き込む
際に必要な電荷量を顕著に少なくすることができる。ま
た、画像信号が高いレートでデータ線35に供給される
場合でも、各データ線35の電位レベルを安定させ、表
示画面上のラインむらの低減、コントラスト比の向上を
図ることができる。
るために、1水平走査期間(1フレーム)あるいは1フ
ィールド(例えば2フレーム)といった所定周期毎に、
画像信号の電圧極性を反転させるが、上述のように、各
画像信号がTFT30に供給される前に、各データ線3
5には、好ましくは中間階調レベルの画像信号に相当
し、該画像信号と同一極性のプリチャージ信号が供給さ
れているので、画像信号を書き込む際の負荷は軽減され
ており、データ線35の電位レベルは、前回に印加され
た電位レベルによらずに安定している。このため、今回
の画像信号を各データ線35に安定した電位により供給
することができる。
ータ線35に対して線順次にプリチャージ信号を書き込
むため、高速表示モードで液晶パネルの駆動を行う場合
に有効である。図10は、本実施形態のプリチャージの
タイミングを示すタイミングチャートである。画像信号
の極性を1水平走査期間毎に行う構成の場合には、水平
帰線期間内であって、画像信号の極性の反転が完了して
からスタート信号SPXが立ち上がるまでの期間tにプ
リチャージ期間設定パルス信号NRGを出力する必要が
ある。この1水平帰線期間は、図11に示すように表示
モードによって異なり、例えばVGA、あるいはSVG
Aといった表示モードでは、垂直方向の周波数によって
も左右されるが約60HZだとすると1水平帰線期間は
約6.4μsecである。このように1水平帰線期間が
十分に長い場合には、例えばプリチャージ期間として約
3.9μsec程度確保することができ、プリチャージ
期間設定パルス信号NRGがハイレベルの期間(すなわ
ち図9のtNR)中に全てのデータ線に対して一括して
プリチャージを行う方式であっても十分なプリチャージ
を行うことができた。しかしながら、例えばXGAある
いはEWSといった表示モードでは、水平帰線期間が
4.1μsecあるいは3.8μsec程度と短く、プ
リチャージ期間としてはXGAモードにあっては約1.
6μsec、EWSモードにあっては約1.3μsec
と極端に短く、従来のような一括したプリチャージ方式
では十分なプリチャージを行うことはできなかった。
特に、EWSモードにあっては、水平方向の画素数が1
280個であるため、少なくとも1280段分のプリチ
ャージを一括して行う必要があるが、プリチャージ回路
のTFTの駆動能力及びデータ線の時定数を考え合わせ
ると、1.0μsec以上のプリチャージ期間が必要で
あり、プリチャージを十分に行うことはできなかった。
したようにデータ線に対して線順次にプリチャージを行
うため、プリチャージ時における負荷は、データ線1本
分であり、仮に数本まとめてプリチャージを行ったとし
ても、負荷となるデータ線の容量は従来に比べて著しく
少ない。例えば、データ線数本分の容量が20pF程度
であり、プリチャージ回路のTFTのオン抵抗が1kΩ
だとすると、図10に示すプリチャージ期間tNRは1
μsec程度で十分である。従って、 本実施形態で
は、表示モードとしてEWSモードのような高速表示モ
ードを採用した場合でも十分なプリチャージを行うこと
ができる。
リチャージ期間の終了からスタート信号SPXの立ち上
がりまで期間tmが設けられている。この期間tmは、
信号遅延等の問題を考慮してNRGあるいはSPXの信
号を外部から制御することにより自由に設定可能であ
る。
シフトレジスタの構成を上述のように簡素な構成とした
ためである。シフトレジスタの構成が簡素であるため
に、その占有面積を小さくすることができ、プリチャー
ジ回路を配置する面積も十分に確保することができ、そ
の結果、TFTのサイズを極端に小さくする必要はなく
なる。そして、上述のようにプリチャージ時の負荷も小
さいので、表示モードがEWSモード等の高速表示モー
ドであっても1μsec程度のプリチャージ期間で十分
なプリチャージを行うことができる。更に、プリチャー
ジ期間の完了から画像信号用のスタート信号の立ち上が
りまでの期間tmを十分に確保できるので、画像信号を
適切に書き込むことができる。
に、データ駆動回路101内に画像信号用駆動回路50
1と共にプリチャージ用駆動回路401を設け、更に画
像信号用駆動回路501とプリチャージ用駆動回路にお
いて、クロック信号CLX及び反転信号CLXINVの信
号線パターンを共通化した構成になっているため、液晶
装置の小型化を図った場合でもプリチャージ用のシフト
レジスタを備えた駆動装置を設けることができる。
たような簡素な構成のシフトレジスタを採用したため
に、プリチャージ用のシフトレジスタと画像信号用のシ
フトレジスタを小さな領域に併設することが可能であ
り、更に、双方のシフトレジスタの中間部分にクロック
信号CLX及び反転信号CLXINVの信号線パターンを
設けるように構成すれば、データ線駆動回路の占有面積
を小さく保つことが可能である。
回路のTFTサイズを大きくするには限界があるが、上
述したように、線順次によるプリチャージを行うために
プリチャージ時のデータ線の容量の負荷が小さく、図1
0に示すように、たとえ1水平帰線期間が短くても、短
いプリチャージ期間で十分なプリチャージを行うことが
可能である。つまり、図10に示す期間t1内であれ
ば、いつでもプリチャージ期間設定パルス信号NRGを
出力することができる。従って、TFTサイズを大きく
することが出来ない場合でも、プリチャージ期間設定パ
ルス信号NRGの出力開始タイミングを早めることによ
り、スタート信号SPXの立ち上がりまでの期間tmを
十分に確保しつつ、プリチャージ期間設定パルス信号N
RGのパルス幅tNRをある程度長くすることが出来る
ので、オン抵抗を十分に下げられない場合でも、十分な
プリチャージと適正な画像信号の書き込み、更には液晶
装置の小型化を両立することが可能である。
発明の駆動回路の第2の実施形態を、図12乃至図16
に基づいて説明する。尚、第1の実施形態との共通箇所
には同一符号を付して説明を省略する。
信号用駆動回路401及び画像信号用駆動回路501の
シフトレジスタとして、図13に示すように、双方向性
シフトレジスタを用いたところが第1の実施形態と異な
る。図13にはシフトレジスタ402と502が示され
ているが、これらのシフトレジスタはAからB方向にシ
フトするシフトレジスタとして機能する場合と、Bから
A方向にシフトするシフトレジスタとして機能する場合
とに切り替え可能である、いわゆる双方向性シフトレジ
スタである。
ように、シフトレジスタを全てクロックドインバータで
構成し、信号取込部のクロックドインバータ及び帰還部
のクロックドインバータと直列に、転送方向制御用のク
ロックドインバータを接続したものである。この転送方
向制御用のクロックドインバータのゲート端子には転送
方向制御信号DX及びこの反転信号であるDXINVが入
力されるように構成されており、転送方向制御信号DX
がハイレベルの場合には、図13におけるAからBの方
向へ信号の転送が行われ、反転信号DXINVがハイレベ
ルの場合には、BからAの方向へ信号の転送が行われ
る。
は、第1の実施形態のシフトレジスタと同様であり、図
13におけるAからBの方向へ信号の転送が行われる場
合には、図14に示すように、プリチャージ回路201
のスイッチング素子NR1からNRnへの方向に、また
はサンプリング回路301のスイッチング素子SH1か
らSHnへの方向に駆動信号の供給が順次行われる。
号の転送が行われる場合には、図15に示すように、プ
リチャージ回路201のスイッチング素子NRnからN
R1への方向に、またはサンプリング回路301のスイ
ッチング素子SHnからSH1への方向に駆動信号の供
給が順次行われる。
た場合には、第1の実施形態の場合に比べて更に転送方
向制御信号DX及び反転信号DXINVのパターンの引き
回しが必要となるが、本実施形態においては、転送方向
制御信号DX及び反転信号DXINVを両方の双方向性シ
フトレジスタで共用化するように構成したので、データ
線駆動回路の101の占有面積を小さく抑えることがで
きる。また、第1の実施形態と同様に双方向性シフトレ
ジスタ自体の構成も図13に示すように簡素であるた
め、第1の実施形態と同様に、液晶装置の小型化を実現
しつつ、十分なプリチャージと適正な画像信号の書き込
みを可能としている。
タを、走査線駆動回路104にも用いることにより、液
晶プロジェクタのライトバルブとして液晶パネルを用い
る場合には、色無しの(即ち、カラーフィルタが形成さ
れていない)液晶パネルをRGB別に3枚用いる複板方
式を採用することができ、表示画面を明るくして高品位
の画質が得られる。この複板方式によれば、3枚の液晶
パネルにより別々に光変調された3色光は、プリズムや
ダイクロイックミラーにより一つの投射光に合成された
後、スクリーン上に投射される。このように、プリズム
等で合成すると、図16に示すように、RGB用の3枚
のライトバルブ500R、500G及び、500Bによ
る変調後にプリズム502で反射するR光及びB光と比
べると、G光は、プリズム5002で反射されない。即
ち、光の反転回数が一回だけG光について少なくなる。
この現象は、もちろんG光の代わりに、R光又はB光が
プリズムで反射されないように光学系を構成しても同じ
であり、更に、ダイクロイックミラー等用いて3色光を
合成した場合にも同様に起こる。従って、このような場
合、G光についての画像信号を何等かの形で左右にひっ
くり返す必要性が生じる。
トレジスタを備えた液晶パネルを用いれば、画像信号を
左右にひっくり返すことができ、上述のような複板方式
の液晶プロジェクタを構成することができる。
ジェクタには、色付きの(即ち、対向基板にカラーフィ
ルタが形成された)液晶パネルを1枚だけ用いる単板方
式があるが、本実施形態の液晶パネルを用いれば画像信
号を上下左右にひっくり返すことができ、このような単
板方式の液晶プロジェクタ、あるいは上述した複板方式
の液晶プロジェクタを、床に普通に設置する床置きタイ
プとしても、天井に逆さに取り付けて設置する天吊りタ
イプとしても使用可能に構成することが出来る。また、
携帯型ビデオカメラの液晶モニタのように、単板方式の
液晶装置である液晶モニタを、ユーザの撮影姿勢に応じ
て、例えばフレキシブルジョイントを支点にひっくり返
して見ることができるようにすることも可能である。
発明の駆動回路の第3の実施形態を、図17乃至図19
に基づいて説明する。尚、第1の実施形態または第2の
実施形態との共通箇所には同一符号を付して説明を省略
する。
向性シフトレジスタの転送方向制御部を、クロックドイ
ンバータではなく、トランスミッションゲート160で
構成したところが、第2の実施形態と異なる。
転送方向制御信号DX及び反転信号DXINVに応じて転
送方向が固定される転送方向制御部が、トランスミッシ
ョンゲート160で構成されており、クロック信号CL
X及び反転信号CLXINVに基づいて信号を取り込む信
号取込部及び帰還部がクロックドインバータ130,1
31により構成されている。
9(a)に示す記号で表され、図19(b)の回路構成
を有している。トランスミッションゲート160は、ゲ
ート電極に印加される方向制御信号DXまたはクロック
信号CLXと、転送信号の入力側電極または出力側電極
に印加される転送信号との電位差に応じてNチャネル型
TFTとPチャネル型TFTが同時に導通状態になるた
め、クロックドインバータのように正電源VDD及び負
電源VSSの供給を必要としない。従って、これらの電
源バターンを引き回す必要がなくなり、双方向性シフト
レジスタの隣接する各段の間隔を第2の実施形態の場合
に比べて狭くすることができ、液晶装置のより一層の小
型化が可能である。
トレジスタの転送方向制御信号取込部及び帰還部を全て
或いは一部をトランスミッションゲート160で構成し
ても良い。このように構成すれば、より一層液晶装置を
小型化することが可能である。尚、トランスミッション
ゲートの代わりにPチャネル型TFT或いはNチャネル
型TFTといった片チャネル型TFTで、双方向性シフ
トレジスタの転送方向制御信号取込部及び帰還部の全て
或いは一部を構成してもよい。このような構成を採れ
ば、周辺回路の集積化をより一層図ることができ、更に
小型の液晶パネルを実現できる。
発明の駆動回路の第4の実施形態を、図20及び図21
に基づいて説明する。尚、第1の実施形または第2の実
施形態との共通箇所には同一符号を付して説明を省略す
る。
プリング回路の複数のスイッチング素子を1本の駆動信
号線で駆動するように構成したところが上述した各実施
形態と異なる。
のプリチャージ回路駆動信号線206及びサンプリング
回路駆動信号線306に対して、複数のスイッチング素
子を接続し、図21に示すように、数本のデータ線に対
するプリチャージ信号の書き込みタイミングを同時に設
定する。従って、数本のデータ線に対して一度にプリチ
ャージが行われることになるが、一度のプリチャージ時
における負荷は小さく、短いプリチャージ期間で十分な
プリチャージを行うことが出来る。
るため、プリチャージ信号用駆動回路401と画像信号
用駆動回路501のシフトレジスタの各段の面積を上述
した各実施形態よりも大きくすることができるため、パ
ターン設計の容易化を図ることができる。
1〜S3のデータ線35に接続されるプリチャージ回路
201のスイッチ素子NR1〜NR3及びサンプリング
回路301のスイッチ素子SH1〜SH3を同時に駆動
するように構成すれば、プリチャージ信号用駆動回路4
01及び画像信号用駆動回路501を構成するシフトレ
ジスタの周波数を1/3に低減することが可能となり、
外部制御回路の負荷が軽減される。またシフトレジスタ
の駆動周波数が低減されると、消費電流を小さくするこ
とができるばかりでなく、シフトレジスタを構成するT
FTの寿命を伸ばすことができ、信頼性の高い液晶パネ
ルを提供できる。
明したが、データ線駆動回路のプリチャージ信号用駆動
回路及び画像信号用駆動回路、プリチャージ回路、サン
プリング回路、または走査線駆動回路は、夫々画素領域
のTFT30とほぼ同一の薄膜形成工程で相補型のTF
Tを形成することができ、製造上有利である。
タ線駆動回路及び走査線駆動回路に対して、クロック信
号あるいは画像信号等を出力する外部制御回路を、液晶
装置の外部に設けた場合について説明したが、本発明は
これに限られるものではなく、当該制御回路を液晶装置
内に設けるようにしても良い。
は、プリチャージ回路201をデータ線駆動回路101
側に設けたので、データ線35を挟んで反対側の領域A
には、図2に示すように、検査回路を設けるようにして
も良い。
向基板2の投射光が入射する側及びTFTアレイ基板1
の投射光が出射する側には夫々、例えば、TN(ツイス
テッドネマティック)モード、 STN(スーパーT
N)モード、D−STN(ダブル−STN)モード等の
動作モードや、ノーマリーホワイトモード/ノーマリー
ブラックモードの別に応じて、偏光フィルム、位相差フ
ィルム、偏光板などが所定の方向で配置される。
晶プロジェクタに適用されるため、3つの液晶パネル1
0がRGB用のライトバルブとして夫々用いられ、各パ
ネルには夫々RGB色分解用のダイクロイックミラーを
介して分解された各色の光が入射光として夫々入射され
ることになる。従って、各実施の形態では、対向基板2
に、カラーフィルタは設けられていない。しかしなが
ら、液晶パネル10においても遮光層23の形成されて
いない画素電極11に対向する所定領域にRGBのカラ
ーフィルタをその保護膜と共に、対向基板2上に形成し
てもよい。このようにすれば、液晶プロジェクタ以外の
直視型や反射型のカラー液晶テレビなどのカラー液晶装
置に本実施の形態の液晶パネルを適用できる。
は、正スタガ型又はコプラナー型のポリシリコンTFT
でも良いし、逆スタガ型のTFTやアモルファスシリコ
ン等の他の形式のTFTに対しても、本実施の形態は有
効である。
して液晶層50をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜、並びに前述の偏光フィルム、偏
光板等が不要となり、光利用効率が高まることによる液
晶パネルの高輝度化や低消費電力化の利点が得られる。
更に、画素電極11をAl等の反射率の高い金属膜から
構成することにより、液晶パネル10を反射型液晶装置
に適用する場合には、電圧無印加状態で液晶分子がほぼ
垂直配向されたSH(スーパーホメオトロピック)型液
晶などを用いても良い。更にまた、液晶パネル10にお
いては、液晶層50に対し垂直な電界(縦電界)を印加
するように対向基板2の側に共通電極21を設けている
が、液晶層50に平行な電界(横電界)を印加するよう
に一対の横電界発生用の電極から画素電極11を夫々構
成する(即ち、対向基板2の側には縦電界発生用の電極
を設けることなく、TFTアレイ基板1の側に横電界発
生用の電極を設ける)ことも可能である。このように横
電界を用いると、縦電界を用いた場合よりも視野角を広
げる上で有利である。その他、各種の液晶材料(液晶
相)、動作モード、液晶配列、駆動方法等に本実施の形
態を適用することが可能である。
動回路104は、TFTアレイ基板1の上に設ける代わ
りに、例えばTAB(テープオートメイテッドボンディ
ング基板)上に実装された駆動用LSIに、TFTアレ
イ基板1の周辺部に設けられた異方性導電フィルムを介
して電気的及び機械的に接続するようにしてもよい。
開平9−127497号公報、特公平3−52611号
公報、特開平3−125123号公報、特開平8−17
1101号公報等に開示されているように、TFTアレ
イ基板1上においてTFT30に対向する位置(即ち、
TFT30の下側)にも、例えば高融点金属からなる遮
光層を設けてもよい。このようにTFT30の下側にも
遮光層を設ければ、TFTアレイ基板1の側からの戻り
光等がTFT30に入射するのを未然に防ぐことができ
る。
晶装置200を備えた電子機器の実施の形態について図
22から図25を参照して説明する。
を備えた電子機器の概略構成を示す。
力源1000、上述した外部表示情報処理回路100
2、前述の走査線駆動回路104及びデータ線駆動回路
101を含む表示駆動回路1004、液晶パネル10、
クロック発生回路1008並びに電源回路1010を備
えて構成されている。表示情報出力源1000は、RO
M(Read Only Memory)、RAM(Random Access
Memory)、光ディスク装置などのメモリ、テレビ信号を
同調して出力する同調回路等を含んで構成され、クロッ
ク発生回路1008からのクロック信号に基づいて、所
定フォーマットの画像信号などの表示情報を表示情報処
理回路1002に出力する。表示情報処理回路1002
は、増幅・極性反転回路、相展開回路、ローテーション
回路、ガンマ補正回路、クランプ回路等の周知の各種処
理回路を含んで構成されており、クロック発生回路10
08からのクロック信号に基づいて入力された表示情報
からデジタル信号を順次生成し、クロック信号CLKと共
に表示駆動回路1004に出力する。表示駆動回路10
04は、走査線駆動回路104及びデータ線駆動回路1
01によって前述の駆動方法により液晶パネル10を駆
動する。電源回路1010は、上述の各回路に所定電源
を供給する。尚、液晶パネル10を構成するTFTアレ
イ基板の上に、表示駆動回路1004を搭載してもよ
く、これに加えて表示情報処理回路1002を搭載して
もよい。
に示す液晶プロジェクタ、図24に示すマルチメディア
対応のパーソナルコンピユータ(PC)及びエンジニア
リング・ワークステーション(EWS)、あるいは携帯
電話、ワードプロセッサ、テレビ、ビューファインダ型
又はモニタ直視型のビデオテーブレコーダ、電子手帳、
電子卓上計算機、カーナビゲーション装置、POS端
末、タッチパネルを備えた装置などを挙げることができ
る。
された電子機器の具体例を夫々示す。図23において、
電子機器の一例たる液晶プロジェクタ1100は、投射
型の液晶プロジェクタであり、光源1110と、ダイク
ロイックミラー1113,1114と、反射ミラー11
15,1116,1117と、入射レンズ1118,リ
レーレンズ1119,出射レンズ1120と、液晶ライ
トバルブ1122,1123,1124と、クロスダイ
クロイックプリズム1125と、投射レンズ1126と
を備えて構成されている。液晶ライトバルブ1122,
1123,1124は、上述した駆動回路1004がT
FTアレイ基板上に搭載された液晶パネル10を含む液
晶モジュールを3個用意し、夫々液晶ライトバルブとし
て用いたものである。また、光源1110はメタルハラ
イド等のランプ1111とランプ1111の光を反射す
るリフレクタ1112とからなる。
1100においては、青色光・緑色光反射のダイクロイ
ックミラー1113は、光源1110からの白色光束の
うちの赤色光を透過させるとともに、青色光と緑色光と
を反射する。透過した赤色光は反射ミラー1117で反
射されて、赤色光用液晶ライトバルブ1122に入射さ
れる。一方、ダイクロイックミラー1113で反射され
た色光のうち緑色光は緑色光反射のダイクロイックミラ
ー1114によって反射され、緑色光用液晶ライトバル
ブ1123に入射される。また、青色光は第2のダイク
ロイックミラー1114も透過する。青色光に対して
は、長い光路による光損失を防ぐため、入射レンズ11
18、リレーレンズ1119、出射レンズ1120を含
むリレーレンズ系からなる導光手段1121が設けら
れ、これを介して青色光が青色光用液晶ライトバルブ1
124に入射される。各ライトバルブにより変調された
3つの色光はクロスダイクロイックプリズム1125に
入射する。このプリズムは4つの直角プリズムが貼り合
わされ、その内面に赤光を反射する誘電体多層膜と青光
を反射する誘電体多層膜とが十字状に形成されている。
これらの誘電体多層膜によって3つの色光が合成され
て、カラー画像を表す光が形成される。合成された光
は、投射光学系である投射レンズ1126によってスク
リーン1127上に投射され、画像が拡大されて表示さ
れる。
ップトップ型のパーソナルコンピュータ1200は、上
述した液晶パネル10がトップカバーケース内に備えら
れた液晶ディスプレイ1206と、CPU、メモリ、モ
デム等を収容すると共にキーボード1202が組み込ま
れた本体部1204とを有する。
透明基板1304a,1304bの間に封入し、上述し
た駆動回路1004をTFTアレイ基板上に搭載した液
晶装置用基板1304を備え、当該液晶装置用基板13
04を構成する2枚の透明基板1304a,1304b
の一方に、金属の導電膜が形成されたポリイミドテーブ
1322にICチップ1324を実装したTCP(Tape
Carrier Package)1320を接続して、電子機器用の
一部品である液晶装置として生産、販売、使用すること
もできる。
た電子機器の他にも、液晶テレビ、ビューファインダー
型またはモニタ直視型のビデオテープレコーダ、カーナ
ビゲーション装置、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、携帯電話、テレビ電話、PO
S端末、タッチパネルを備えた装置等が図21に示した
電子機器の例として挙げられる。
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶パネル
の駆動に適用されるものに限らず、エレクトロルミネッ
センス、プラズマディスプレ一装置にも適用可能であ
る。
つ、十分なプリチャージ機能により画像信号の信号源の
負荷を著しく軽減し、安定した画像表示の可能な液晶装
置200を備えた各種の電子機器を実現できる。
装置の駆動装置によれば、サンプリング回路に対する駆
動信号だけでなく、プリチャージ回路に対する駆動信号
をもシフトレジスタによりデータ線毎、或いは複数の隣
接するデータ線群毎へ線順次に出力し、何れのシフトレ
ジスタについても簡素な構成としてデータ線駆動回路内
に設けられている。また、サンプリング回路用のシフト
レジスタと、プリチャージ回路用のシフトレジスタには
共通のクロック信号供給線からクロック信号が供給され
るように構成したので、プリチャージ信号の書き込み期
間の短縮化により高速表示モードに対応可能であり、か
つ、簡素な構成でシフトレジスタの基板上におけるクロ
ック信号供給線の占有面積を減少させることができ、電
気光学装置の駆動回路を小型化することができる。
アレイ基板上に形成された各種配線、周辺回路等のブロ
ック図である。
る。
る。
成するTFTの回路図である。
成するTFTの回路図である。
びプリチャージ回路並びにサンプリング回路の回路図で
ある。
ジスタの各段の回路の回路図である。
の回路記号を示す図、(b)は(a)のクロックドイン
バータの回路構成を示す回路図である。
びプリチャージ回路並びにサンプリング回路の動作を示
すタイミングチャートである。
イミングを示すタイミングチャートである。
チャージ期間の関係を示す図である。
Tアレイ基板上に形成された各種配線、周辺回路等のブ
ロック図である。
路及びプリチャージ回路並びにサンプリング回路の回路
図である。
がハイレベルの場合のデータ線駆動回路及びプリチャー
ジ回路並びにサンプリング回路の動作を示すタイミング
チャートである。
の反転信号がハイレベルの場合のデータ線駆動回路及び
プリチャージ回路並びにサンプリング回路の動作を示す
タイミングチャートである。
タのRGBの3色光を合成するプリズム光学系を示す概
念図である。
トレジスタの構成を示す回路図である。
トレジスタの他の構成を示す回路図である。
スタを構成するトランスミッションゲートの回路記号を
示す図、(b)は(a)のトランスミッションゲートの
回路構成を示す回路図である。
Tアレイ基板上に形成された各種配線、周辺回路等のブ
ロック図である。
の反転信号がハイレベルの場合のデータ線駆動回路及び
プリチャージ回路並びにサンプリング回路の動作を示す
タイミングチャートである。
構成を示すブロック図である。
を示す断面図である。
ピュータを示す正面図である。
晶装置を示す斜視図である。
Claims (9)
- 【請求項1】 画像信号が供給される複数のデータ線
と、走査信号が供給される複数の走査線と、前記各デー
タ線及び前記各走査線に接続されたスイッチング手段
と、前記スイッチング手段に接続された画素電極とを備
えた電気光学装置の駆動回路であって、 前記画像信号をサンプリングして前記データ線に供給す
るためのサンプリング回路と、 前記サンプリング回路に制御信号を供給するための第1
シフトレジスタと、 前記データ線に前記画像信号を供給するためのサンプリ
ング期間に先だってプリチャージ信号を前記データ線に
供給するためのプリチャージ回路と、 前記プリチャージ回路に制御信号を供給するための第2
シフトレジスタとを有し、 前記第1及び第2シフトレジスタには共通のクロック信
号供給線からクロック信号が供給されてなることを特徴
とする電気光学装置の駆動回路。 - 【請求項2】 画像信号が供給される複数のデータ線
と、走査信号が供給される複数の走査線と、前記各デー
タ線及び前記各走査線に接続されたスイッチング手段
と、前記スイッチング手段に接続された画素電極とを備
えた電気光学装置の駆動回路であって、 前記画像信号をサンプリングして前記データ線に供給す
るためのサンプリング回路と、 前記サンプリング回路に制御信号を供給するための第1
シフトレジスタと、 前記データ線に前記画像信号を供給するためのサンプリ
ング期間に先だってプリチャージ信号を前記データ線に
供給するためのプリチャージ回路と、 前記プリチャージ回路に制御信号を供給するための第2
シフトレジスタとを有し、 前記第1シフトレジスタと第2シフトレジスタとの間に
は、前記第1及び第2シフトレジスタにクロック信号を
供給するための共通のクロック信号供給線が配置されて
なることを特徴とする電気光学装置の駆動回路。 - 【請求項3】 前記第2シフトレジスタに第2転送開始
信号を出力した後、前記第1シフトレジスタに第1転送
開始信号を出力する転送開始信号制御手段をさらに備え
たことを特徴とする請求項1乃至2のいずれか一項記載
の電気光学装置の駆動回路。 - 【請求項4】 画像信号が供給される複数のデータ線
と、走査信号が順次供給される複数の走査線と、前記複
数のデータ線及び前記複数の走査線に接続されたスイッ
チング手段と、各スイッチング手段に接続された画素電
極とを備えた電気光学装置の駆動回路であって、 前記データ線と前記画像信号の供給線との間に夫々介在
する複数の第1薄膜トランジスタを有し、該第1薄膜ト
ランジスタの導通により前記画像信号をサンプリングし
て前記データ線に夫々供給するサンプリング回路と、 プリチャージ信号の供給線と前記データ線との間に夫々
介在する複数の第2薄膜トランジスタを有し、該第2薄
膜トランジスタの導通により前記データ線に前記プリチ
ャージ信号を夫々供給するプリチャージ回路と、 入力信号をクロック信号に同期して取り込む信号取込部
と、取り込んだ信号を出力信号として伝搬させる信号伝
搬部と、クロック信号に同期して該信号伝搬部からの出
力信号を該信号伝搬部の信号入力側に帰還させる帰還部
とを各段に有する第1及び第2のシフトレジスタを備
え、該第1及び第2のシフトレジスタには共通のクロッ
ク信号供給線からクロック信号が供給されてなり、前記
サンプリング回路に対し、少なくとも前記第1方向に対
応する転送方向で、前記第1のシフトレジスタの各段か
ら第1薄膜トランジスタを導通させる第1駆動信号を順
次出力すると共に、前記プリチャージ回路に対し、前記
転送方向で前記第2のシフトレジスタの各段から第2薄
膜トランジスタを導通させる第2駆動信号を順次出力す
るデータ線駆動手段と、 前記第2のシフトレジスタに第2転送開始信号を出力し
た後、前記第1のシフトレジスタに第1転送開始信号を
出力する転送開始信号制御手段と、 を備えたことを特徴とする電気光学装置の駆動回路。 - 【請求項5】 前記第1及び第2シフトレジスタは、双
方向性のシフトレジスタであって、前記第1及び第2シ
フトレジスタの転送方向は、共通の方向制御信号部から
の方向制御信号に基づいて制御されてなることを特徴と
する請求項1乃至4のいずれか一項記載の電気光学装置
の駆動回路。 - 【請求項6】 前記サンプリング回路とプリチャージ回
路は並列に設けられていることを特徴とする請求項1乃
至請求項5のいずれか一項に記載の電気光学装置の駆動
回路。 - 【請求項7】 前記転送開始信号制御手段は、前記第2
転送開始信号の出力完了タイミングと、前記第1転送開
始信号の出力開始タイミングとの間に所定の時間間隔を
有するように、前記第2転送開始信号の出力開始タイミ
ング及びパルス幅を制御することを特徴とする請求項1
乃至請求項6のいずれか一項に記載の電気光学装置の駆
動回路。 - 【請求項8】 請求項1乃至請求項7のいずれか一項に
記載の電気光学装置の駆動回路を備えたことを特徴とす
る電気光学装置。 - 【請求項9】 請求項8の電気光学装置を備えたことを
特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01515198A JP3484963B2 (ja) | 1998-01-09 | 1998-01-09 | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01515198A JP3484963B2 (ja) | 1998-01-09 | 1998-01-09 | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11202296A true JPH11202296A (ja) | 1999-07-30 |
JP3484963B2 JP3484963B2 (ja) | 2004-01-06 |
Family
ID=11880810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01515198A Expired - Fee Related JP3484963B2 (ja) | 1998-01-09 | 1998-01-09 | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3484963B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005258424A (ja) * | 2004-02-10 | 2005-09-22 | Sharp Corp | 表示装置のドライバ回路及び表示装置 |
US7064735B2 (en) | 1999-08-20 | 2006-06-20 | Seiko Epson Corporation | Electro-optical device |
CN100418131C (zh) * | 2004-08-27 | 2008-09-10 | 精工爱普生株式会社 | 电光装置用驱动电路及其驱动方法、电光装置和电子设备 |
JP2008281913A (ja) * | 2007-05-14 | 2008-11-20 | Toppoly Optoelectronics Corp | ディスプレイ装置およびそのプリチャージ回路 |
US7505020B2 (en) | 2003-08-22 | 2009-03-17 | Sharp Kabushiki Kaisha | Display device driving circuit, display device, and driving method of the display device |
JP2013148887A (ja) * | 2011-12-23 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 信号変換回路、表示装置、及び電子機器 |
-
1998
- 1998-01-09 JP JP01515198A patent/JP3484963B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7064735B2 (en) | 1999-08-20 | 2006-06-20 | Seiko Epson Corporation | Electro-optical device |
US7505020B2 (en) | 2003-08-22 | 2009-03-17 | Sharp Kabushiki Kaisha | Display device driving circuit, display device, and driving method of the display device |
JP2005258424A (ja) * | 2004-02-10 | 2005-09-22 | Sharp Corp | 表示装置のドライバ回路及び表示装置 |
US7764263B2 (en) | 2004-02-10 | 2010-07-27 | Sharp Kabushiki Kaisha | Display apparatus and driver circuit of display apparatus having precharged and written simultaneously without collision |
CN100418131C (zh) * | 2004-08-27 | 2008-09-10 | 精工爱普生株式会社 | 电光装置用驱动电路及其驱动方法、电光装置和电子设备 |
JP2008281913A (ja) * | 2007-05-14 | 2008-11-20 | Toppoly Optoelectronics Corp | ディスプレイ装置およびそのプリチャージ回路 |
JP4510849B2 (ja) * | 2007-05-14 | 2010-07-28 | 統寶光電股▲ふん▼有限公司 | ディスプレイ装置およびそのプリチャージ回路 |
JP2013148887A (ja) * | 2011-12-23 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 信号変換回路、表示装置、及び電子機器 |
JP2017203992A (ja) * | 2011-12-23 | 2017-11-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
US10009020B2 (en) | 2011-12-23 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Signal converter circuit, display device, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP3484963B2 (ja) | 2004-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
KR100522278B1 (ko) | 전기 광학 장치의 구동 회로 및 전기 광학 장치 | |
JPH11337910A (ja) | 電気光学装置及び電子機器並びに電気光学装置の駆動方法 | |
JPH11202295A (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
JP2000310963A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
KR100612630B1 (ko) | 전기광학패널의 구동회로 및 이것을 구비한 전기광학장치및 전자기기 | |
JP3536653B2 (ja) | 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器 | |
KR100546428B1 (ko) | 전기광학패널의 구동회로 및 이것을 구비한 전기광학장치및 전자기기 | |
JP3536657B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
JP3520756B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JPH11265162A (ja) | 電気光学装置及び電子機器 | |
JP3484963B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
JP4385967B2 (ja) | 電気光学装置の駆動回路及びこれを備えた電気光学装置、並びに電子機器 | |
JP3855575B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP3841072B2 (ja) | 電気光学装置、および電子機器 | |
JP3843658B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP4120306B2 (ja) | 電気光学装置、フレキシブルプリント基板及び電子機器 | |
JP3757646B2 (ja) | 電気光学装置の駆動回路及び電気光学装置 | |
JP3826902B2 (ja) | 電気光学装置及び電子機器 | |
JP3781019B2 (ja) | 電気光学装置の駆動回路および電気光学装置 | |
JP2004061632A (ja) | 電気光学装置及び電子機器 | |
JP2000310964A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP2002258765A (ja) | 電気光学装置および電子機器 | |
JP4720654B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP4155309B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |