JPH11195669A - 半導体素子の接続構造 - Google Patents
半導体素子の接続構造Info
- Publication number
- JPH11195669A JPH11195669A JP10011901A JP1190198A JPH11195669A JP H11195669 A JPH11195669 A JP H11195669A JP 10011901 A JP10011901 A JP 10011901A JP 1190198 A JP1190198 A JP 1190198A JP H11195669 A JPH11195669 A JP H11195669A
- Authority
- JP
- Japan
- Prior art keywords
- gold wire
- semiconductor device
- wire
- electrode group
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 隣接する電極間のワイヤショートを防ぎ,狭
ピッチのワイヤボンディングが可能な半導体素子の接続
構造を提供する。 【解決手段】 電極群111,112,121,122
は,狭い空間に多数の電極の配置を可能にするように,
千鳥状に配されている。第1半導体素子110の外側電
極群群111と第2半導体素子120の外側電極群群1
21同士が外側金ワイヤ131により相互に接続される
とともに,第1半導体素子110の内側電極群群112
と第2半導体素子120の内側電極群群122同士が内
側金ワイヤ132により相互に接続されている。内側金
ワイヤの再結晶部132aの長さは,外側金ワイヤの再
結晶部131aの長さに比較して長く,内側金ワイヤの
ループの高さは,外側金ワイヤのループの高さに比較し
て高い。
ピッチのワイヤボンディングが可能な半導体素子の接続
構造を提供する。 【解決手段】 電極群111,112,121,122
は,狭い空間に多数の電極の配置を可能にするように,
千鳥状に配されている。第1半導体素子110の外側電
極群群111と第2半導体素子120の外側電極群群1
21同士が外側金ワイヤ131により相互に接続される
とともに,第1半導体素子110の内側電極群群112
と第2半導体素子120の内側電極群群122同士が内
側金ワイヤ132により相互に接続されている。内側金
ワイヤの再結晶部132aの長さは,外側金ワイヤの再
結晶部131aの長さに比較して長く,内側金ワイヤの
ループの高さは,外側金ワイヤのループの高さに比較し
て高い。
Description
【0001】
【発明の属する技術分野】本発明は,半導体素子の接続
構造に関する。
構造に関する。
【0002】
【従来の技術】近年,電子機器の小型,薄型,軽量,高
性能化は目覚ましい勢いで進行している。そして,かか
る技術的要求に対しては,使用される半導体集積回路装
置の搭載点数を少なくすることが有力な解決手段とな
る。そのため,電子集積セットメーカは,常に,集積回
路を含めた大きなシステムを1つの半導体集積回路装置
で実現することを技術的要求として掲げている。
性能化は目覚ましい勢いで進行している。そして,かか
る技術的要求に対しては,使用される半導体集積回路装
置の搭載点数を少なくすることが有力な解決手段とな
る。そのため,電子集積セットメーカは,常に,集積回
路を含めた大きなシステムを1つの半導体集積回路装置
で実現することを技術的要求として掲げている。
【0003】これに対して,半導体集積回路装置製造メ
ーカは,その半導体集積回路装置に搭載する半導体素子
の配線パターンの微細化・多層化を進めることにより,
上記技術的要求に応えている。そして,かかる対応によ
り,トランジスタなどから構成される回路部分を大幅に
小型化することが可能になった。しかし,機能を拡大し
たことに伴って,チップ内の信号入出力のやりとりを行
うために,外部との接続に使用する電極の数は増加し,
結果として,チップサイズは大型化しているのが現状で
ある。
ーカは,その半導体集積回路装置に搭載する半導体素子
の配線パターンの微細化・多層化を進めることにより,
上記技術的要求に応えている。そして,かかる対応によ
り,トランジスタなどから構成される回路部分を大幅に
小型化することが可能になった。しかし,機能を拡大し
たことに伴って,チップ内の信号入出力のやりとりを行
うために,外部との接続に使用する電極の数は増加し,
結果として,チップサイズは大型化しているのが現状で
ある。
【0004】そこで,かかるチップサイズの大型化に対
する一つの解決策として,千鳥格子状に電極を配する方
法が用いられており,かかる半導体装置は,例えば実用
昭61−18848号公報に開示されている。以下,上
記公報に開示されているような従来技術にかかる半導体
装置200について説明する。
する一つの解決策として,千鳥格子状に電極を配する方
法が用いられており,かかる半導体装置は,例えば実用
昭61−18848号公報に開示されている。以下,上
記公報に開示されているような従来技術にかかる半導体
装置200について説明する。
【0005】図5には,従来技術にかかる半導体素子の
接続構造が示されており,図5(A)にはその断面図
が,図5(B)にはその平面図がそれぞれ示されてい
る。図示のように,半導体装置200には,相隣接して
第1及び第2の半導体素子210,220が形成されて
いる。各半導体素子上には,内側に形成されたトランジ
スタなどの内部素子と外部との接続を行うための電極群
211,212,221,222が形成されている。
接続構造が示されており,図5(A)にはその断面図
が,図5(B)にはその平面図がそれぞれ示されてい
る。図示のように,半導体装置200には,相隣接して
第1及び第2の半導体素子210,220が形成されて
いる。各半導体素子上には,内側に形成されたトランジ
スタなどの内部素子と外部との接続を行うための電極群
211,212,221,222が形成されている。
【0006】これらの電極群211,212,221,
222の配置構造について,図5(B)を参照しながら
説明する。これらの電極群211,212,221,2
22は,狭い空間に多数の電極の配置を可能にするよう
に,複数列の電極が段違いに配列されており,いわゆる
千鳥状に配されている。そして,第1半導体素子210
の外側電極群211と第2半導体素子220の外側電極
群221同士が外側金ワイヤ231により相互に接続さ
れるとともに,第1半導体素子210の内側電極群21
2と第2半導体素子220の内側電極群222同士が内
側金ワイヤ232により相互に接続されている。
222の配置構造について,図5(B)を参照しながら
説明する。これらの電極群211,212,221,2
22は,狭い空間に多数の電極の配置を可能にするよう
に,複数列の電極が段違いに配列されており,いわゆる
千鳥状に配されている。そして,第1半導体素子210
の外側電極群211と第2半導体素子220の外側電極
群221同士が外側金ワイヤ231により相互に接続さ
れるとともに,第1半導体素子210の内側電極群21
2と第2半導体素子220の内側電極群222同士が内
側金ワイヤ232により相互に接続されている。
【0007】
【発明が解決しようとする課題】しかしながら,上記の
接続方法では,外側金ワイヤ231及び内側金ワイヤ2
32に,同一の金ワイヤを使用してワイヤボンディング
を行うため,隣接する電極間においてループの高さが等
しくなり,隣接する外側金ワイヤ231及び内側金ワイ
ヤ232がショートし,接続不良を起こす原因になると
いう問題があった。
接続方法では,外側金ワイヤ231及び内側金ワイヤ2
32に,同一の金ワイヤを使用してワイヤボンディング
を行うため,隣接する電極間においてループの高さが等
しくなり,隣接する外側金ワイヤ231及び内側金ワイ
ヤ232がショートし,接続不良を起こす原因になると
いう問題があった。
【0008】本発明は,従来の半導体素子及びその製造
方法が有する上記問題点に鑑みてなされたものであり,
本発明の目的は,隣接する電極間のワイヤショートを防
ぎ,狭ピッチのワイヤボンディングが可能な,新規かつ
改良された半導体素子の接続構造を提供することであ
る。
方法が有する上記問題点に鑑みてなされたものであり,
本発明の目的は,隣接する電極間のワイヤショートを防
ぎ,狭ピッチのワイヤボンディングが可能な,新規かつ
改良された半導体素子の接続構造を提供することであ
る。
【0009】
【課題を解決するための手段】上記課題を解決するため
に,請求項1の記載によれば,素子上面の外縁部に素複
数の列状に配された電極群と,素子に隣接する被接続体
上面の外縁部に複数の列状に配された被接続部群とを金
属ワイヤにより相互に接続する半導体素子の接続構造で
あって,電極群上に形成される金属ワイヤのループの高
さは各列ごとに異なるとともに前記素子の内側の向かう
ほど高く形成されることを特徴とする半導体素子の接続
構造が提供される。なお,金属ワイヤとして,請求項4
に記載のように,金ワイヤを使用する場合に効果的であ
る。
に,請求項1の記載によれば,素子上面の外縁部に素複
数の列状に配された電極群と,素子に隣接する被接続体
上面の外縁部に複数の列状に配された被接続部群とを金
属ワイヤにより相互に接続する半導体素子の接続構造で
あって,電極群上に形成される金属ワイヤのループの高
さは各列ごとに異なるとともに前記素子の内側の向かう
ほど高く形成されることを特徴とする半導体素子の接続
構造が提供される。なお,金属ワイヤとして,請求項4
に記載のように,金ワイヤを使用する場合に効果的であ
る。
【0010】かかる構成によれば,素子の内側に向かう
にしたがい,電極間を接続する金属ワイヤの高さを高く
してワイヤボンディングを行うことにより,隣接する金
属ワイヤのショートを防ぎ,狭いピッチのワイヤボンデ
ィングが必要な場合であっても,歩留まりの低下を防ぐ
ことが可能である。
にしたがい,電極間を接続する金属ワイヤの高さを高く
してワイヤボンディングを行うことにより,隣接する金
属ワイヤのショートを防ぎ,狭いピッチのワイヤボンデ
ィングが必要な場合であっても,歩留まりの低下を防ぐ
ことが可能である。
【0011】また,請求項2に記載のように,金属ワイ
ヤの再結晶部の長さは各列ごとに異なるとともに,素子
の内側に向かうほど高く形成してもよい。かかる構成に
よれば,容易に,素子の内側に向かうにしたがい,電極
間を接続する金属ワイヤの高さを高くしてワイヤボンデ
ィングを行うことが可能である。
ヤの再結晶部の長さは各列ごとに異なるとともに,素子
の内側に向かうほど高く形成してもよい。かかる構成に
よれば,容易に,素子の内側に向かうにしたがい,電極
間を接続する金属ワイヤの高さを高くしてワイヤボンデ
ィングを行うことが可能である。
【0012】さらに好ましくは,電極群は,請求項3に
記載のように,相互に千鳥状に配される。かかる構成に
よれば,素子面積に比較して,ワイヤボンド領域を広く
とれるので,作業効率を上げることが可能である。
記載のように,相互に千鳥状に配される。かかる構成に
よれば,素子面積に比較して,ワイヤボンド領域を広く
とれるので,作業効率を上げることが可能である。
【0013】
【発明の実施の形態】以下に添付図面を参照しながら,
本発明にかかる半導体素子の接続構造の好適な実施の形
態について詳細に説明する。なお,本明細書及び図面に
おいて,実質的に同一の機能構成を有する構成要素につ
いては,同一の符号を付することにより重複説明を省略
する。
本発明にかかる半導体素子の接続構造の好適な実施の形
態について詳細に説明する。なお,本明細書及び図面に
おいて,実質的に同一の機能構成を有する構成要素につ
いては,同一の符号を付することにより重複説明を省略
する。
【0014】まず,図1〜図3を参照しながら,本実施
の形態にかかる半導体装置100における半導体素子の
接続構造を説明する。
の形態にかかる半導体装置100における半導体素子の
接続構造を説明する。
【0015】図1及び図2には,本実施の形態にかかる
半導体素子の接続構造を有する半導体装置100が示さ
れており,図1には半導体装置100の断面図が,図2
には半導体装置100の平面図がそれぞれ示されてい
る。図示のように,半導体装置100には,相隣接して
第1及び第2の半導体素子110,120が形成されて
いる。各半導体素子上には,内部素子と外部との接続を
行うための第1外側電極群111,第1内側電極群11
2,第2外側電極群121,第2内側電極群122が形
成されている。
半導体素子の接続構造を有する半導体装置100が示さ
れており,図1には半導体装置100の断面図が,図2
には半導体装置100の平面図がそれぞれ示されてい
る。図示のように,半導体装置100には,相隣接して
第1及び第2の半導体素子110,120が形成されて
いる。各半導体素子上には,内部素子と外部との接続を
行うための第1外側電極群111,第1内側電極群11
2,第2外側電極群121,第2内側電極群122が形
成されている。
【0016】これらの電極群111,112,121,
122の配置構造について,図2を参照しながら説明す
る。これらの電極群111,112,121,122
は,従来の半導体素子200と同様に,いわゆる千鳥状
に配されている。そして,第1半導体素子110の外側
電極群111と第2半導体素子120の外側電極群12
1同士が外側金ワイヤ131により相互に接続されると
ともに,第1半導体素子110の内側電極群112と第
2半導体素子120の内側電極群122同士が内側金ワ
イヤ132により相互に接続されている。なお,本実施
の形態は,半導体素子上に2列,かつ千鳥状に電極群が
配置されている一例であるが,本発明はかかる場合に限
定されない。
122の配置構造について,図2を参照しながら説明す
る。これらの電極群111,112,121,122
は,従来の半導体素子200と同様に,いわゆる千鳥状
に配されている。そして,第1半導体素子110の外側
電極群111と第2半導体素子120の外側電極群12
1同士が外側金ワイヤ131により相互に接続されると
ともに,第1半導体素子110の内側電極群112と第
2半導体素子120の内側電極群122同士が内側金ワ
イヤ132により相互に接続されている。なお,本実施
の形態は,半導体素子上に2列,かつ千鳥状に電極群が
配置されている一例であるが,本発明はかかる場合に限
定されない。
【0017】本実施の形態において特徴的なのは以下の
点である。すなわち,図3に示したように,内側金ワイ
ヤ132の再結晶部の長さ132aは,外側金ワイヤ1
31の再結晶部131aの長さに比較して長いという点
である。なお,再結晶部とは,ボールボンディングにお
いて,ワイヤ先端にボールを溶接したときにボール直上
に形成される部分のことをいい,再結晶部の長さが短
く,結晶粒が細かいほどワイヤボンディングしたときの
ループの高さは低くなる。
点である。すなわち,図3に示したように,内側金ワイ
ヤ132の再結晶部の長さ132aは,外側金ワイヤ1
31の再結晶部131aの長さに比較して長いという点
である。なお,再結晶部とは,ボールボンディングにお
いて,ワイヤ先端にボールを溶接したときにボール直上
に形成される部分のことをいい,再結晶部の長さが短
く,結晶粒が細かいほどワイヤボンディングしたときの
ループの高さは低くなる。
【0018】また,再結晶部の長さは,金ワイヤ中の添
加元素によって変化する。例えば,再結晶部の短くなる
超低ループワイヤとしては,三菱マテリアル株式会社製
のMGHLタイプがあり,再結晶部の長くなる高ループ
用ワイヤとしては,三菱マテリアル株式会社製のMGS
タイプがある。例えば,外側金ワイヤ131として,上
記MGHLタイプのワイヤを用い,内側金ワイヤ132
として,上記MGSタイプのワイヤを用いると,外側金
ワイヤ131の再結晶部131aの長さmよりも,内側
金ワイヤ132の再結晶部132aの長さMを長くする
ことができる(m<M)。
加元素によって変化する。例えば,再結晶部の短くなる
超低ループワイヤとしては,三菱マテリアル株式会社製
のMGHLタイプがあり,再結晶部の長くなる高ループ
用ワイヤとしては,三菱マテリアル株式会社製のMGS
タイプがある。例えば,外側金ワイヤ131として,上
記MGHLタイプのワイヤを用い,内側金ワイヤ132
として,上記MGSタイプのワイヤを用いると,外側金
ワイヤ131の再結晶部131aの長さmよりも,内側
金ワイヤ132の再結晶部132aの長さMを長くする
ことができる(m<M)。
【0019】本実施の形態は,上述のように,外側金ワ
イヤ131と内側金ワイヤ132に異なる種類の金ワイ
ヤを用いることにより,再結晶部の長さを変え,ループ
の高さを変える場合の一例であるが,本発明はかかる場
合に限定されない。例えば,略同一の金ワイヤを用い,
ワイヤボンディング工程の設定を変化させることにより
ループの高さを変えた場合であっても,本発明は適用可
能である。
イヤ131と内側金ワイヤ132に異なる種類の金ワイ
ヤを用いることにより,再結晶部の長さを変え,ループ
の高さを変える場合の一例であるが,本発明はかかる場
合に限定されない。例えば,略同一の金ワイヤを用い,
ワイヤボンディング工程の設定を変化させることにより
ループの高さを変えた場合であっても,本発明は適用可
能である。
【0020】上述のように,再結晶部が長いほど,ワイ
ヤボンディングした後,金ワイヤが高くなる。したがっ
て,内側金ワイヤ132の再結晶部132aが外側金ワ
イヤ131の再結晶部131aより長いということは,
内側金ワイヤ132の方が,外側金ワイヤ131よりも
高くなるということである。
ヤボンディングした後,金ワイヤが高くなる。したがっ
て,内側金ワイヤ132の再結晶部132aが外側金ワ
イヤ131の再結晶部131aより長いということは,
内側金ワイヤ132の方が,外側金ワイヤ131よりも
高くなるということである。
【0021】半導体装置100には,以上のような半導
体素子の接続構造が形成される。以下では,図4を参照
しながら,半導体素子の接続方法を説明する。
体素子の接続構造が形成される。以下では,図4を参照
しながら,半導体素子の接続方法を説明する。
【0022】予め,第1半導体素子110上には,外側
列に第1外側電極群111が形成され,第1外側電極群
111の内側列に第1内側電極群112が形成され,互
いに千鳥状に配列されている。また同様に,第2半導体
素子120上には,外側列に第2外側電極群121が形
成され,第2外側電極群121の内側列に第2内側電極
群122が形成され,互いに千鳥状に配列されている。
列に第1外側電極群111が形成され,第1外側電極群
111の内側列に第1内側電極群112が形成され,互
いに千鳥状に配列されている。また同様に,第2半導体
素子120上には,外側列に第2外側電極群121が形
成され,第2外側電極群121の内側列に第2内側電極
群122が形成され,互いに千鳥状に配列されている。
【0023】まず,図4(A)に示したように,キャピ
ラリ160により,再結晶部の短くなる外側金ワイヤ1
31を用いて,第1外側電極群111から第2外側電極
群121へ,低ループのワイヤボンディングを行う。こ
れを外側電極群のすべての電極について行う。
ラリ160により,再結晶部の短くなる外側金ワイヤ1
31を用いて,第1外側電極群111から第2外側電極
群121へ,低ループのワイヤボンディングを行う。こ
れを外側電極群のすべての電極について行う。
【0024】次に,図4(B)に示したように,キャピ
ラリ160により,再結晶部の長くなる内側金ワイヤ1
32を用いて,第1内側電極群112から第2内側電極
群221へ,高ループのワイヤボンディングを行う。こ
れを内側電極群のすべての電極について行う。
ラリ160により,再結晶部の長くなる内側金ワイヤ1
32を用いて,第1内側電極群112から第2内側電極
群221へ,高ループのワイヤボンディングを行う。こ
れを内側電極群のすべての電極について行う。
【0025】以上のような接続工程により製造された半
導体装置100は,以下のような優れた効果を奏するこ
とが可能である。すなわち,図4(C)に示したよう
に,隣接電極間において,再結晶部の長さが異なる金ワ
イヤを使用し,ループの高さが隣接する金ワイヤ間で異
なるワイヤボンディングを容易に行うことができ,隣接
するワイヤ間のショートを防ぎ,挟ピッチのワイヤボン
ディングが可能となる。
導体装置100は,以下のような優れた効果を奏するこ
とが可能である。すなわち,図4(C)に示したよう
に,隣接電極間において,再結晶部の長さが異なる金ワ
イヤを使用し,ループの高さが隣接する金ワイヤ間で異
なるワイヤボンディングを容易に行うことができ,隣接
するワイヤ間のショートを防ぎ,挟ピッチのワイヤボン
ディングが可能となる。
【0026】以上,添付図面を参照しながら本発明にか
かる半導体素子及びその製造方法の好適な実施形態につ
いて説明したが,本発明はかかる例に限定されない。当
業者であれば,特許請求の範囲に記載された技術的思想
の範疇内において各種の変更例または修正例に想到し得
ることは明らかであり,それらについても当然に本発明
の技術的範囲に属するものと了解される。
かる半導体素子及びその製造方法の好適な実施形態につ
いて説明したが,本発明はかかる例に限定されない。当
業者であれば,特許請求の範囲に記載された技術的思想
の範疇内において各種の変更例または修正例に想到し得
ることは明らかであり,それらについても当然に本発明
の技術的範囲に属するものと了解される。
【0027】例えば,本実施の形態においては,外側金
ワイヤ131と内側金ワイヤ132に異なる種類の金ワ
イヤを用いることにより,再結晶部の高さを変え,ルー
プの高さを変えた場合に一例について説明したが,本発
明はかかる場合に限定されない。例えば,略同一の金ワ
イヤを用い,ワイヤボンディング工程の設定を変化させ
ることによりループの高さを変えた場合であっても,本
発明は適用可能である。
ワイヤ131と内側金ワイヤ132に異なる種類の金ワ
イヤを用いることにより,再結晶部の高さを変え,ルー
プの高さを変えた場合に一例について説明したが,本発
明はかかる場合に限定されない。例えば,略同一の金ワ
イヤを用い,ワイヤボンディング工程の設定を変化させ
ることによりループの高さを変えた場合であっても,本
発明は適用可能である。
【0028】さらに,本実施の形態においては,半導体
素子同士の接続についての一例を説明したが,本発明は
かかる例に限定されない。例えば,半導体素子と基板リ
ード間の接続についても本発明は適用可能である。
素子同士の接続についての一例を説明したが,本発明は
かかる例に限定されない。例えば,半導体素子と基板リ
ード間の接続についても本発明は適用可能である。
【0029】さらに,本実施の形態においては,半導体
素子上に2列,かつ千鳥状に電極群が配置されている場
合の一例について説明したが,本発明はかかる例に限定
されない。電極が半導体素子上に3列以上形成されてい
る場合には,内側列ほどループの高さが高い金ワイヤを
用いることにより,同様に本発明が適用可能である。
素子上に2列,かつ千鳥状に電極群が配置されている場
合の一例について説明したが,本発明はかかる例に限定
されない。電極が半導体素子上に3列以上形成されてい
る場合には,内側列ほどループの高さが高い金ワイヤを
用いることにより,同様に本発明が適用可能である。
【0030】さらに,本実施の形態においては,金属ワ
イヤとして金ワイヤを用いた場合の一例について説明し
たが,本発明はかかる場合に限定されない。ワイヤ材と
しては,アルミニウムワイヤ,銅ワイヤなどがあり,こ
れらを用いても同様に本発明は適用可能である。
イヤとして金ワイヤを用いた場合の一例について説明し
たが,本発明はかかる場合に限定されない。ワイヤ材と
しては,アルミニウムワイヤ,銅ワイヤなどがあり,こ
れらを用いても同様に本発明は適用可能である。
【0031】
【発明の効果】以上説明したように,本発明によれば,
素子の内側に向かうにしたがい,電極間を接続する金属
ワイヤの高さを高くしてワイヤボンディングを行うこと
により,隣接する金属ワイヤのショートを防ぎ,狭いピ
ッチのワイヤボンディングが必要な場合であっても,歩
留まりの低下を防ぐことが可能である。
素子の内側に向かうにしたがい,電極間を接続する金属
ワイヤの高さを高くしてワイヤボンディングを行うこと
により,隣接する金属ワイヤのショートを防ぎ,狭いピ
ッチのワイヤボンディングが必要な場合であっても,歩
留まりの低下を防ぐことが可能である。
【図1】本発明にかかる半導体素子の接続構造の概略を
表す側面図である。
表す側面図である。
【図2】本発明にかかる半導体素子の接続構造の概略を
表す平面図である。
表す平面図である。
【図3】金ワイヤの再結晶部を表す説明図である。
【図4】半導体素子の接続工程を表す工程図である。
【図5】従来技術にかかる半導体装置の概略を表す説明
図であり,図5Aは側面図であり,図5Bは平面図であ
る。
図であり,図5Aは側面図であり,図5Bは平面図であ
る。
100 半導体装置 110 第1半導体素子 111 第1外側電極群 112 第1内側電極群 120 第2半導体素子 121 第2外側電極群 122 第2内側電極群 131 外側金ワイヤ 131a 再結晶部 132 内側金ワイヤ 132a 再結晶部 160 キャピラリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 渉 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
Claims (4)
- 【請求項1】 素子上面の外縁部に複数の列状に配され
た電極群と,前記素子に隣接する被接続体上面の外縁部
に複数の列状に配された被接続部群とを金属ワイヤによ
り相互に接続する半導体素子の接続構造であって,前記
電極群上に形成される前記金属ワイヤのループの高さは
各列ごとに異なるとともに前記素子の内側の向かうほど
高く形成されることを特徴とする,半導体素子の接続構
造。 - 【請求項2】 前記金属ワイヤの再結晶部の長さは各列
ごとに異なるとともに前記素子の内側に向かうほど高く
形成されることを特徴とする,請求項1に記載の半導体
素子の接続構造。 - 【請求項3】 前記複数列の電極群は相互に千鳥状に配
されていることを特徴とする,請求項1または2に記載
の半導体素子の接続構造。 - 【請求項4】 前記金属ワイヤは,金ワイヤであること
を特徴とする,請求項1,2または3のいずれかに記載
の半導体素子の接続構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10011901A JPH11195669A (ja) | 1998-01-05 | 1998-01-05 | 半導体素子の接続構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10011901A JPH11195669A (ja) | 1998-01-05 | 1998-01-05 | 半導体素子の接続構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11195669A true JPH11195669A (ja) | 1999-07-21 |
Family
ID=11790646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10011901A Pending JPH11195669A (ja) | 1998-01-05 | 1998-01-05 | 半導体素子の接続構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11195669A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3091569A1 (en) * | 2015-04-16 | 2016-11-09 | MediaTek, Inc | Bonding pad arrangement design for semiconductor package |
EP4131245A4 (en) * | 2020-03-27 | 2023-05-24 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND DISPLAY DEVICE |
US11674974B2 (en) | 2019-02-21 | 2023-06-13 | Seiko Epson Corporation | Inertial sensor, electronic device, and vehicle |
-
1998
- 1998-01-05 JP JP10011901A patent/JPH11195669A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3091569A1 (en) * | 2015-04-16 | 2016-11-09 | MediaTek, Inc | Bonding pad arrangement design for semiconductor package |
US11674974B2 (en) | 2019-02-21 | 2023-06-13 | Seiko Epson Corporation | Inertial sensor, electronic device, and vehicle |
EP4131245A4 (en) * | 2020-03-27 | 2023-05-24 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND DISPLAY DEVICE |
US11805686B2 (en) | 2020-03-27 | 2023-10-31 | Boe Technology Group Co., Ltd. | Display panel and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100632807B1 (ko) | 반도체 칩 및 그를 포함하는 탭 패키지 | |
US6759329B2 (en) | Internal circuit structure of semiconductor chip with array-type bonding pads and method of fabricating the same | |
JP2001308247A (ja) | リードフレーム及び表面実装型半導体装置 | |
JP2007103848A (ja) | 半導体装置およびその製造方法 | |
JP2003023035A (ja) | 半導体装置 | |
JPH0815193B2 (ja) | 半導体装置及びこれに用いるリードフレーム | |
US6677219B2 (en) | Method of forming a ball grid array package | |
JP4786976B2 (ja) | 配線基板及びその製造方法、並びに半導体装置 | |
KR100313826B1 (ko) | 반도체 장치 | |
JP2005117036A (ja) | テープ配線基板とそれを利用した半導体チップパッケージ | |
JPH1065044A (ja) | スタガ配列されたボンド・パッドを有する半導体ダイ | |
KR950014677B1 (ko) | Ic 실장장치 | |
JPH11195669A (ja) | 半導体素子の接続構造 | |
JPH11340405A (ja) | リードフレーム、半導体装置およびその製造方法 | |
JP2001237346A (ja) | 半導体素子搭載基板、及び半導体装置の製造方法 | |
CN217062082U (zh) | 一种sot223引线框架、集成电路及排版 | |
JPS62144349A (ja) | 半導体装置用リ−ドフレ−ムおよびその製造方法 | |
JPS59129451A (ja) | リ−ドフレ−ム | |
JPH0555305A (ja) | 半導体集積回路実装パツケージ | |
EP1608009A1 (en) | Semiconductor device | |
JP4390362B2 (ja) | テープキャリア型半導体装置 | |
KR100190928B1 (ko) | 스크라이브 라인폭이 감소된 탭(tab)제품의 반도체 칩 | |
JPH0834282B2 (ja) | 半導体装置用リードフレーム | |
JPH0897315A (ja) | 表面実装型半導体装置 | |
JPH08222683A (ja) | 半導体装置用リードフレームおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031021 |