JPH11186414A - 不揮発性記憶装置およびその製造方法 - Google Patents

不揮発性記憶装置およびその製造方法

Info

Publication number
JPH11186414A
JPH11186414A JP9347931A JP34793197A JPH11186414A JP H11186414 A JPH11186414 A JP H11186414A JP 9347931 A JP9347931 A JP 9347931A JP 34793197 A JP34793197 A JP 34793197A JP H11186414 A JPH11186414 A JP H11186414A
Authority
JP
Japan
Prior art keywords
gate
floating gate
insulating film
floating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9347931A
Other languages
English (en)
Other versions
JP3211759B2 (ja
Inventor
Takuya Kitamura
卓也 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34793197A priority Critical patent/JP3211759B2/ja
Priority to KR10-1998-0055385A priority patent/KR100378563B1/ko
Publication of JPH11186414A publication Critical patent/JPH11186414A/ja
Priority to US09/684,631 priority patent/US6372617B1/en
Application granted granted Critical
Publication of JP3211759B2 publication Critical patent/JP3211759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 セル面積を増大させることなく、CMP技術
とドライエッチング技術との適合により、コントロール
ゲート、フローティングゲート間の接合容量を増大し、
低電圧、高速動作を実現する。 【解決手段】 第1のゲート絶縁膜3を介して半導体基
板1上に形成したフローティングゲート4,6と、フロ
ーティングゲート4,6と第2のゲート絶縁膜7を介し
て容量接合するコントロールゲート8とを有しており、
フローティングゲート4,6は、下地形状を反映して形
成される凹形状より深い凹形状となっており、フローテ
ィングゲート4,6の少なくとも凹状の内側側壁表面に
第2のゲート絶縁膜7を有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置に係わり、特にフラッシュメモリのメモリセルの
構造および製造方法に関する。
【0002】
【従来の技術】図7は、一般的な従来のフローティング
ゲート型半導体不揮発性記憶装置を示す断面図である。
図7に示す従来例のフローティングゲート型半導体不揮
発性記憶装置では、P型シリコン基板1の表面のフィー
ルド絶縁膜2により、隣り合う領域と電気的に絶縁され
たメモリセル領域に互いに離間してN型のソース9・ド
レイン10が形成され、ドレインとソースとにより挟ま
れた領域にメモリセルのチャネル領域16が形成され
る。またチャネル領域16上には第1のゲート絶縁膜3
を介してフローティングゲート4が形成され、フローテ
ィングゲート4上には第2のゲート絶縁膜7を介してコ
ントロールゲート8が形成される。
【0003】図7に示す従来例のフローティングゲート
型半導体不揮発性記憶装置を製造するには、シリコン基
板1上にフィールド絶縁膜2、第1のゲート絶縁膜3、
チャネル領域16等を形成し、その後、基板全面に多結
晶シリコン膜を堆積し、これをフローティングゲートの
形状に加工し、その後、N型不純物を導入してフローテ
ィングゲート4、ドレイン10、およびソース9をそれ
ぞれ形成し、表面に熱酸化によるシリコン酸化膜を形成
し、このシリコン酸化膜のみ、あるいはシリコン窒化膜
との積層膜からなる第2のゲート絶縁膜7を形成する。
さらに、コントロールゲート8を形成し、フローティン
グゲート型半導体不揮発性記憶装置が形成される。
【0004】ところで、不揮発性記憶装置の書込特性
は、第1のゲート絶縁膜によるチャネル領域、フローテ
ィングゲート間の容量接合、および第2のゲート絶縁膜
によるフローティングゲート、コントロールゲート間の
容量接合の間の容量分割により定まり、第2ゲート絶縁
膜によるフローティングゲート、コントロールゲート間
の容量接合を大きくする必要性がある。
【0005】これに対する対処方法として、フローティ
ングゲートをフィールド絶縁膜上に平面的に延在させて
いた。このため、フローティングゲート型半導体不揮発
装置の大容量化は困難であった。
【0006】そこで、図6に示されるように、第1のゲ
ート酸化膜3を介して半導体基板1上に形成したフロー
ティングゲート17と、フローティングゲート17と第
2ゲート絶縁膜7を介して容量接合するコントロールゲ
ート8とからなるフローティングゲート型半導体不揮発
性記憶装置において、下地形状を反映して形成される凹
形状より深い凹形状のフローティングゲートを有し、フ
ローティングゲートの少なくとも凹状の内側側壁表面に
第2のゲート絶縁膜が形成されている構造が開発されて
いる。
【0007】
【発明が解決しようとする課題】しかしながら、フロー
ティングゲート17を図6に示すような凹形状に加工す
るためには、溝形成に使用するリソグラフィー工程を増
加させる必要があり、しかも凹形状フローティングゲー
トの内側側壁間の寸法がフォトリソグラフィーの最小寸
法以上必要である。このため、目合わせが困難になり、
フローティングゲート形状のばらつきが生じ、容量接合
のばらつきが大きくなるという問題が生じている。ま
た、それを回避するため、フローティングゲートの幅を
大きくすると、大容量化に不向きになってしまうという
問題がある。
【0008】
【発明の目的】本発明の目的は、セル面積を増大させる
ことなく、化学機械的研磨技術とドライエッチング技術
との適合により、コントロールゲート、フローティング
ゲート間の接合容量を増大し、低電圧、高速動作を実現
した不揮発性記憶装置およびその製造方法を提供するこ
とにある。
【0009】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る不揮発性記憶装置は、第1のゲート絶
縁膜を介して半導体基板上に形成したフローティングゲ
ートと、前記フローティングゲートと第2のゲート絶縁
膜を介して容量接合するコントロールゲートとからなる
スタックゲート型半導体不揮発性記憶装置であって、下
地形状を反映して形成される凹形状より深い凹形状のフ
ローティングゲートを有し、前記フローティングゲート
の少なくとも凹状の内側側壁表面に第2のゲート絶縁膜
を有するものである。
【0010】また、前記フローティングゲートにおける
前記凹形状の溝方向に対して、コントロールゲートが特
定の姿勢に形成され、前記コントロールゲートが前記凹
形状内に配設されたものである。
【0011】また前記フローティングゲートにおける前
記凹形状の溝方向に対して、コントロールゲートが平行
に形成されたものである。
【0012】また、前記フローティングゲートにおける
前記凹形状の溝方向に対して、コントロールゲートが直
交に形成されたものである。
【0013】また、本発明に係る不揮発性記憶装置の製
造方法は、第1のゲート絶縁膜を介して半導体基板上に
形成したフローティングゲートと、前記フローティング
ゲートと第2のゲート絶縁膜を介して容量接合するコン
トロールゲートとからなるスタックゲート型半導体不揮
発性記憶装置の製造方法であって、非晶質シリコン膜,
多結晶シリコン膜もしくはその組み合わせによる前記フ
ローティングゲートを形成する工程と、フォトリソグラ
フィー技術とシリコンのドライエッチング技術との組み
合わせによることなく、化学機械的研磨技術とシリコン
のドライエッチング技術とを組み合わせることによって
前記フローティングゲートを前記凹形状に形成する工程
とを有するものである。
【0014】本発明に係るスタックゲート型半導体不揮
発性記憶装置(スタックゲート型メモリセル)において
は、化学機械的研磨技術とドライエッチング技術との適
合により、新たにリソグラフィー技術を導入することな
く、自己整合的にフローティングゲートの形状を凹状に
形成し、それに沿うように第2のゲート絶縁膜及びコン
トロールゲートを形成することにより、コントロールゲ
ート、フローティングゲート間の接合容量を増大し、そ
の結果メモリセル占有面積を増大させることなく、低電
圧、高速動作を可能にする。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。
【0016】(実施形態1)図1は、本発明の実施形態
1に係るスタックゲート型半導体不揮発性記憶装置(ス
タックゲート型メモリセル)を示す図であって、図1
(a)は、図1(c)のA−A’線断面図、図1(b)
は、図1(c)のB−B’線断面図、図1(c)は平面
図である。
【0017】図に示すように本発明の実施形態1に係る
スタックゲート型半導体不揮発性記憶装置(スタックゲ
ート型メモリセル)は、第1のゲート絶縁膜3を介して
半導体基板1上に形成したフローティングゲート4,6
と、フローティングゲート4,6と第2のゲート絶縁膜
7を介して容量接合するコントロールゲート8とからな
るスタックゲート型半導体不揮発性記憶装置であり、フ
ローティングゲート4,6は、下地形状を反映して形成
される凹形状より深い凹形状をなし、フローティングゲ
ート4,6の少なくとも凹状の内側側壁表面に第2のゲ
ート絶縁膜7を有することを特徴とするものである。
【0018】さらにフローティングゲート4,6におけ
る凹形状の溝方向に対して、コントロールゲート8は特
定の姿勢に、例えば平行或いは直交に形成され、コント
ロールゲート8は、フローティングゲート4,6の凹形
状内に配設されている。
【0019】また、図1に示す不揮発性記憶装置を製造
するには、まず、非晶質シリコン膜,多結晶シリコン膜
もしくはその組み合わせによる深い凹形状のフローティ
ングゲート4,6を形成する処理を行い、さらにフォト
リソグラフィー技術とシリコンのドライエッチング技術
との組み合わせによることなく、化学機械的研磨(以
下、CMPという)技術とシリコンのドライエッチング
技術とを組み合わせることによってフローティングゲー
ト4,6を深い凹形状に形成する処理を行う。
【0020】(実施形態1)次に、本発明の具体例を実
施形態1として図1に基づいて説明する。図2(a)〜
(i)は、本発明の実施形態1に係るスタックゲート型
半導体不揮発性記憶装置(スタックゲート型メモリセ
ル)の製造方法を工程順に示す断面図、図2(j)は、
ソース・ドレイン方向における断面図である。なお、本
発明の実施形態に係るメモリセルでは、半導体膜として
シリコン膜、ゲート酸化膜としてシリコン酸化膜、絶縁
膜としてシリコン酸化膜、半導体基板としてシリコン基
板を用いている。
【0021】まず、図2(a)に示すように、LOCO
S分離法でフィールド絶縁膜2を形成したシリコン基板
1上の素子領域に、膜厚80Åの第1の(トンネル)ゲ
ート酸化膜3を熱酸化法により形成する。その後、浮遊
ゲート電極(フローティングゲート4)用の膜厚300
0Åのポリシリコン膜4をCVD法で形成する。
【0022】次にポリシリコン膜4をフォトリソグラフ
ィ技術とドライエッチング技術によりストライプ状に加
工し、フローティングゲート4を形成する。
【0023】引き続いて図2(b)に示すように、基板
全面に膜厚4000Åのシリコン窒化膜(埋込絶縁膜)
5をCVD法で形成し、さらに図2(d)に示すよう
に、フローティングゲート4が露出するまで、CMPに
よってシリコン窒化膜(埋込絶縁膜)5を平坦に研磨す
る。
【0024】その後、図2(e)に示すように、フロー
ティングゲート4を、その膜厚が1500Åになるまで
ドライエッチング技術によって掘り下げる。
【0025】次に図2(f)に示すように、基板全面に
膜厚1500Åのポリシリコン膜(フローティングゲー
ト)6をCVD法によって形成する。
【0026】次に図2(g)に示すように、異方性ドラ
イエッチングを用いてシリコン窒化膜5が露出するま
で、ポリシリコン膜6をエッチバックすることにより、
シリコン窒化膜5の凹部側壁にポリシリコン膜6による
サイドウォールを形成し、このサイドウォールをフロー
ティングゲート6として用いる。したがって、本発明の
実施形態1では、フローティングゲート4の両端からフ
ローティングゲート6が立上がり、浮遊ゲート電極は、
フローティングゲート4と6との組み合わせから構成さ
れ、かつフローティングゲート4からフローティングゲ
ート6が立上がった分だけ深い凹形状をなす溝として構
築される。
【0027】次に図2(h)に示すように、基板上から
埋込用シリコン窒化膜5をウェットエッチングによって
除去し、さらに図2(i)に示すように、基板全面に第
2のゲート絶縁膜であるONO膜7を形成する。さら
に、基板全面に制御ゲート電極用ポリシリコン膜(コン
トロールゲート)8を堆積し、図2(j)に示すよう
に、フォトリソグラフィ技術とドライエッチングによっ
て、ストライプ状のフローティングゲート4,6と直交
するストライプ状のパターンにポリシリコン膜8をエッ
チング加工し、ポリシリコン膜からなるコントロールゲ
ート8を形成する。この場合、第1のゲート絶縁膜3が
露出するまで、コントロールゲート(制御ゲート電極)
8、第2のゲート絶縁膜7、フローティングゲート(浮
遊ゲート電極)4,6をエッチング加工する。コントロ
ールゲート(制御ゲート電極)8は、ワード線に該当す
る制御ゲート電極パターンとなる。
【0028】最後に、コントロールゲート(制御ゲート
電極)8をマスクにして、砒素のイオン注入を行い、ソ
ース11・ドレイン拡散層12を形成する。
【0029】以上のように本発明の実施形態において
は、CMP技術とドライエッチング技術との適合によ
り、新たにリソグラフィー技術を導入することなく、自
己整合的にフローティングゲート4,6の形状を深い凹
形状に形成し、それに沿うように第2のゲート絶縁膜7
及びコントロールゲート8を形成することにより、コン
トロールゲート8とフローティングゲート4,6間の接
合容量を増大することができ、メモリセル占有面積を増
大させることなく、低電圧、高速動作を実現することが
できる。
【0030】(実施形態2)図3(a)〜(i)は、本
発明の実施形態2に係るスタックゲート型半導体不揮発
性記憶装置(スタックゲート型メモリセル)の製造方法
を工程順に示す断面図、図3(j)は、ソース・ドレイ
ン方向における断面図である。
【0031】まず、図3(a)に示すように、LOCO
S分離法でフィールド絶縁膜2を形成したシリコン基板
1上の素子領域に、膜厚80Åの第1のゲート絶縁膜3
を熱酸化法により形成する。その後、浮遊ゲート電極用
としての膜厚1500Åのポリシリコン(フローティン
グゲート)膜4とCMPストッパー用の膜厚300Åの
シリコン酸化膜13と膜厚1800Åのシリコン窒化膜
14をCVD法で順次形成する。
【0032】次に図3(b)に示すように、ポリシリコ
ン膜4とシリコン酸化膜13とシリコン窒化膜14をフ
ォトリソグラフィ技術とドライエッチング技術によりス
トライプ状に加工する。
【0033】次に図3(c)に示すように、基板全面に
膜厚4000Åのシリコン酸化膜15をCVD法で形成
し、続いて図3(d)に示すように、CMPストッパー
用のシリコン窒化膜14が露出するまで、CMPによっ
て平坦に研磨する。
【0034】その後、図3(e)に示すように、CMP
ストッパー用のシリコン窒化膜14と、その下層のシリ
コン酸化膜13をウェットエッチングにより除去する。
【0035】次に図3(f)に示すように、基板全面に
膜厚1500Åのポリシリコン膜(フローティングゲー
ト)6をCVD法によって形成する。
【0036】引き続いて図3(g)に示すように、異方
性ドライエッチングを用いてシリコン酸化膜15が露出
するまで、ポリシリコン膜6をエッチバックすることに
より、シリコン酸化膜15の凹部側壁にポリシリコン6
のサイドウォールを形成し、このサイドウォールをフロ
ーティングゲート6として用いる。したがって、本発明
の実施形態2では、フローティングゲート4の両端から
フローティングゲート6が立上がり、浮遊ゲート電極
は、フローティングゲート4と6との組み合わせから構
成され、かつフローティングゲート4からフローティン
グゲート6が立上がった分だけ深い凹形状をなす溝とし
て構築される。
【0037】次に図3(h)に示すように、シリコン酸
化膜15をウェットエッチングによって除去する。
【0038】次に図3(i)に示すように、基板全面に
第2のゲート電極であるONO膜7を形成し、さらに、
基板全面に制御ゲート電極用ポリシリコン膜(コントロ
ールゲート)8を堆積し、図3(j)に示すように、フ
ォトリソグラフィ技術とドライエッチングによって、ス
トライプ状のフローティングゲート4,6と直交するス
トライプ状のパターンにポリシリコン膜8をエッチング
加工し、ポリシリコン膜からなるコントロールゲート8
を形成する。この場合、第1のゲート絶縁膜3が露出す
るまで、コントロールゲート(制御ゲート電極)8、第
2のゲート絶縁膜7、フローティングゲート(浮遊ゲー
ト電極)4,6をエッチング加工する。コントロールゲ
ート(制御ゲート電極)8は、ワード線に該当する制御
ゲート電極パターンとなる。
【0039】最後に、コントロールゲート(制御ゲート
電極)8をマスクにして、砒素のイオン注入を行い、ソ
ース11・ドレイン拡散層12を形成する。
【0040】(実施形態3)図4(a)〜(i)は、本
発明の実施形態3に係るスタックゲート型半導体不揮発
性記憶装置(スタックゲート型メモリセル)の製造方法
を工程順に示す断面図、図4(j)は、ソース・ドレイ
ン方向における断面図である。素子分離はLOCOS分
離法に限られるものではなく、リセスLOCOSや、S
TIにおいても適用可能である。また、フローティング
ゲートの形状は、素子分離領域まで伸延している形状に
限られたものではなく、素子分離領域とオーバーラップ
していない実施形態について図4を用いて説明する。
【0041】まず、図4(a)に示すように、LOCO
S分離法でフィールド絶縁膜2を形成したシリコン基板
1上の素子領域に、膜厚80Åの第1のゲート絶縁膜3
を熱酸化法により形成する。その後、浮遊ゲート電極用
の膜厚3000Åのポリシリコン膜(フローティングゲ
ート)4をCVD法で形成する。
【0042】次に図4(b)に示すように、ポリシリコ
ン膜4をフォトリソグラフィ技術とドライエッチング技
術によりストライプ状に加工し、ポリシリコン膜からな
るフローティングゲート4を形成する。フローティング
ゲート(浮遊ゲート電極)4をマスクにして、砒素のイ
オン注入を行い、ソース9・ドレイン拡散層10を形成
する(図4(i)参照)。
【0043】次に図4(c)に示すように、基板全面に
埋込膜用の膜厚4000Åのシリコン窒化膜5をCVD
法で形成し、図4(d)に示すように、ポリシリコン膜
4が露出するまで、CMPによって平坦に研磨する。
【0044】その後、図4(e)に示すように、浮遊ゲ
ート電極用ポリシリコン膜4を、その膜厚が1500Å
になるまでドライエッチング技術によって掘り下げる。
【0045】次に図4(f)に示すように、基板全面に
膜厚1500Åのポリシリコン膜(フローティングゲー
ト)6をCVD法によって形成する。
【0046】引き続いて図4(g)に示すように、異方
性ドライエッチングを用いてシリコン窒化膜5が露出す
るまで、ポリシリコン膜6をエッチバックすることによ
り、シリコン窒化膜5の凹部側壁にポリシリコン6のサ
イドウォールを形成し、このサイドウォールをフローテ
ィングゲート6として用いる。したがって、本発明の実
施形態3では、フローティングゲート4の両端からフロ
ーティングゲート6が立上がり、浮遊ゲート電極は、フ
ローティングゲート4と6との組み合わせから構成さ
れ、かつフローティングゲート4からフローティングゲ
ート6が立上がった分だけ深い凹形状をなす溝として構
築される。
【0047】次に図4(h)に示すように、シリコン窒
化膜5をウェットエッチングによって除去する。
【0048】次に図4(i)に示すように、基板全面に
第2のゲート電極であるONO膜7を形成し、さらに、
基板全面に制御ゲート電極用ポリシリコン膜(コントロ
ールゲート)8を堆積し、図4(j)に示すように、フ
ォトリソグラフィ技術とドライエッチングによって、ス
トライプ状のフローティングゲート4,6と直交するス
トライプ状のパターンにポリシリコン膜8をエッチング
加工し、ポリシリコン膜からなるコントロールゲート8
を形成する。この場合、第1のゲート絶縁膜3が露出す
るまで、コントロールゲート(制御ゲート電極)8、第
2のゲート絶縁膜7、フローティングゲート(浮遊ゲー
ト電極)4,6をエッチング加工する。コントロールゲ
ート(制御ゲート電極)8は、ワード線に該当する制御
ゲート電極パターンとなる。
【0049】上述した実施形態では、フィールド絶縁膜
上にフローティングゲート(浮遊ゲート)を延長配置さ
せ、フローティングゲート4,6とコントロールゲート
(制御ゲート電極)8間の容量接合を増大させていた
が、本発明の実施形態3のようにフィールド幅よりも狭
い幅をもつフローティングゲート(浮遊ゲート電極)で
も、充分に前記容量接合を増大させることができ、その
結果、セル面積を縮小することが可能となる。
【0050】(実施形態4)図5(a)〜(i)は、本
発明の実施形態3に係るスタックゲート型半導体不揮発
性記憶装置(スタックゲート型メモリセル)の製造方法
を工程順に示す断面図、図5(j)は、ソース・ドレイ
ン方向における断面図である。ソース・ドレイン拡散層
はコントロールゲートの伸長方向に対し、直交方向の配
置に限られたものではなく、平行方向に配置させた実施
形態について図5を用いて説明する。
【0051】まず、図5(a)に示すように、LOCO
S分離法でフィールド絶縁膜2を形成したシリコン基板
1上の素子領域に、膜厚80Åの第1のゲート絶縁膜3
を熱酸化法により形成する。その後、基板全面に浮遊ゲ
ート電極用の膜厚3000Åのポリシリコン膜(フロー
ティングゲート)4をCVD法で形成する。
【0052】次に図5(b)に示すように、ポリシリコ
ン膜4をフォトリソグラフィ技術とドライエッチング技
術によりストライプ状に加工し、ポリシリコン膜からな
るフローティングゲート4を形成する。このフローティ
ングゲート(浮遊ゲート電極)4をマスクにして、砒素
のイオン注入を行い、ソース11・ドレイン拡散層12
を形成する。
【0053】次に図5(c)に示すように、基板全面に
埋込膜用の膜厚4000Åのシリコン窒化膜5をCVD
法で形成し、図5(d)に示すように、ポリシリコン膜
4が露出するまで、CMPによって平坦に研磨する。
【0054】その後、図5(e)に示すように、浮遊ゲ
ート電極用ポリシリコン膜4を、その膜厚が1500Å
になるまでドライエッチング技術によって掘り下げる。
【0055】次に図5(f)に示すように、基板全面に
膜厚1500Åのポリシリコン膜(フローティングゲー
ト)6をCVD法によって形成する。
【0056】引き続いて図5(g)に示すように、異方
性ドライエッチングを用いてシリコン窒化膜5が露出す
るまで、ポリシリコン膜6をエッチバックすることによ
り、シリコン窒化膜5の凹部側壁にポリシリコン6のサ
イドウォールを形成し、このサイドウォールをフローテ
ィングゲート6として用いる。したがって、本発明の実
施形態3では、フローティングゲート4の両端からフロ
ーティングゲート6が立上がり、浮遊ゲート電極は、フ
ローティングゲート4と6との組み合わせから構成さ
れ、かつフローティングゲート4からフローティングゲ
ート6が立上がった分だけ深い凹形状をなす溝として構
築される。
【0057】次に図5(h)に示すように、シリコン窒
化膜5をウェットエッチングによって除去する。
【0058】次に図5(i)に示すように、基板全面に
第2のゲート電極であるONO膜7を形成し、さらに、
基板全面に制御ゲート電極用ポリシリコン膜(コントロ
ールゲート)8を堆積し、図5(j)に示すように、フ
ォトリソグラフィ技術とドライエッチングによって、ス
トライプ状のフローティングゲート4,6と直交するス
トライプ状のパターンにポリシリコン膜8をエッチング
加工し、ポリシリコン膜からなるコントロールゲート8
を形成する。この場合、第1のゲート絶縁膜3が露出す
るまで、コントロールゲート(制御ゲート電極)8、第
2のゲート絶縁膜7、フローティングゲート(浮遊ゲー
ト電極)4,6をエッチング加工する。コントロールゲ
ート(制御ゲート電極)8は、ワード線に該当する制御
ゲート電極パターンとなる。
【0059】
【発明の効果】以上説明したように本発明によれば、自
己整合的にフローティングゲート(浮遊ゲート)の形状
を深い凹形状に形成することができ、セル面積を変化さ
せることなく、スタックゲート型メモリセルのフローテ
ィングゲートとコントロールゲート間の容量を大きくす
ることができ、その結果、高速・低消費電力動作を実現
することができる。
【図面の簡単な説明】
【図1】本発明の実施形態1に係るスタックゲート型半
導体不揮発性記憶装置(スタックゲート型メモリセル)
を示す図であって、図1(a)は、図1(c)のA−
A’線断面図、図1(b)は、図1(c)のB−B’線
断面図、図1(c)は平面図である。
【図2】図2(a)〜(i)は、本発明の実施形態1に
係るスタックゲート型半導体不揮発性記憶装置(スタッ
クゲート型メモリセル)の製造方法を工程順に示す断面
図、図2(j)は、ソース・ドレイン方向における断面
図である。
【図3】図3(a)〜(i)は、本発明の実施形態2に
係るスタックゲート型半導体不揮発性記憶装置(スタッ
クゲート型メモリセル)の製造方法を工程順に示す断面
図、図3(j)は、ソース・ドレイン方向における断面
図である。
【図4】図4(a)〜(i)は、本発明の実施形態3に
係るスタックゲート型半導体不揮発性記憶装置(スタッ
クゲート型メモリセル)の製造方法を工程順に示す断面
図、図4(j)は、ソース・ドレイン方向における断面
図である。
【図5】図5(a)〜(i)は、本発明の実施形態4に
係るスタックゲート型半導体不揮発性記憶装置(スタッ
クゲート型メモリセル)の製造方法を工程順に示す断面
図、図5(j)は、ソース・ドレイン方向における断面
図である。
【図6】(a)は従来例の構成を示す平面図、(b)は
(a)のB−B’線断面図である。
【図7】一般な構成を示す断面図である。
【符号の説明】
1 シリコン基板 2 フィールド絶縁膜 3 第1のゲート絶縁膜 4,6 フローティングゲート 5,15 埋込絶縁膜 7 層間絶縁膜 8 コントロールゲート 9,11 ソース拡散層 10,12 ドレイン拡散層 13 CMPストッパー用シリコン酸化膜 14 CMPストッパー用シリコン窒化膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1のゲート絶縁膜を介して半導体基板
    上に形成したフローティングゲートと、前記フローティ
    ングゲートと第2のゲート絶縁膜を介して容量接合する
    コントロールゲートとからなるスタックゲート型半導体
    不揮発性記憶装置であって、 下地形状を反映して形成される凹形状より深い凹形状の
    フローティングゲートを有し、 前記フローティングゲートの少なくとも凹状の内側側壁
    表面に第2のゲート絶縁膜を有することを特徴とする不
    揮発性半導体記憶装置。
  2. 【請求項2】 前記フローティングゲートにおける前記
    凹形状の溝方向に対して、コントロールゲートが特定の
    姿勢に形成され、前記コントロールゲートが前記凹形状
    内に配設されたものであることを特徴とする請求項1に
    記載の不揮発性記憶装置。
  3. 【請求項3】 前記フローティングゲートにおける前記
    凹形状の溝方向に対して、コントロールゲートが平行に
    形成されたものであることを特徴とする請求項2に記載
    の不揮発性記憶装置。
  4. 【請求項4】 前記フローティングゲートにおける前記
    凹形状の溝方向に対して、コントロールゲートが直交に
    形成されたものであることを特徴とする請求項2に記載
    の不揮発性記憶装置。
  5. 【請求項5】 第1のゲート絶縁膜を介して半導体基板
    上に形成したフローティングゲートと、前記フローティ
    ングゲートと第2のゲート絶縁膜を介して容量接合する
    コントロールゲートとからなるスタックゲート型半導体
    不揮発性記憶装置の製造方法であって、 非晶質シリコン膜,多結晶シリコン膜もしくはその組み
    合わせによる前記フローティングゲートを形成する工程
    と、 フォトリソグラフィー技術とシリコンのドライエッチン
    グ技術との組み合わせによることなく、化学機械的研磨
    技術とシリコンのドライエッチング技術とを組み合わせ
    ることによって前記フローティングゲートを前記凹形状
    に形成する工程とを有することを特徴とする不揮発性記
    憶装置の製造方法。
JP34793197A 1997-12-17 1997-12-17 不揮発性記憶装置の製造方法 Expired - Fee Related JP3211759B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP34793197A JP3211759B2 (ja) 1997-12-17 1997-12-17 不揮発性記憶装置の製造方法
KR10-1998-0055385A KR100378563B1 (ko) 1997-12-17 1998-12-16 비휘발성메모리와그제조방법
US09/684,631 US6372617B1 (en) 1997-12-17 2000-10-10 Method of manufacturing non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34793197A JP3211759B2 (ja) 1997-12-17 1997-12-17 不揮発性記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11186414A true JPH11186414A (ja) 1999-07-09
JP3211759B2 JP3211759B2 (ja) 2001-09-25

Family

ID=18393581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34793197A Expired - Fee Related JP3211759B2 (ja) 1997-12-17 1997-12-17 不揮発性記憶装置の製造方法

Country Status (3)

Country Link
US (1) US6372617B1 (ja)
JP (1) JP3211759B2 (ja)
KR (1) KR100378563B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351993A (ja) * 2000-06-05 2001-12-21 Nec Corp 半導体記憶装置及びその製造方法
JP2002118185A (ja) * 2000-10-03 2002-04-19 Micronics Internatl Co Ltd フローテイングゲート・メモリセル用のv形状フローテイングゲート
JP2012099701A (ja) * 2010-11-04 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323514B1 (en) * 1999-07-06 2001-11-27 Micron Technology, Inc. Container structure for floating gate memory device and method for forming same
KR100375231B1 (ko) * 2001-02-19 2003-03-08 삼성전자주식회사 비휘발성 메모리 소자의 제조방법
US6911370B2 (en) * 2002-05-24 2005-06-28 Hynix Semiconductor, Inc. Flash memory device having poly spacers
US20040004863A1 (en) * 2002-07-05 2004-01-08 Chih-Hsin Wang Nonvolatile electrically alterable memory device and array made thereby
KR100486651B1 (ko) * 2002-09-17 2005-05-03 동부아남반도체 주식회사 플레쉬 메모리 소자의 제조 방법
TWI220788B (en) * 2003-03-26 2004-09-01 Winbond Electronics Corp Flash memory cell and fabrication thereof
US7613041B2 (en) * 2003-06-06 2009-11-03 Chih-Hsin Wang Methods for operating semiconductor device and semiconductor memory device
US6958513B2 (en) * 2003-06-06 2005-10-25 Chih-Hsin Wang Floating-gate memory cell having trench structure with ballistic-charge injector, and the array of memory cells
US7550800B2 (en) * 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
US20080203464A1 (en) * 2004-07-01 2008-08-28 Chih-Hsin Wang Electrically alterable non-volatile memory and array
US7518179B2 (en) * 2004-10-08 2009-04-14 Freescale Semiconductor, Inc. Virtual ground memory array and method therefor
US7411244B2 (en) 2005-06-28 2008-08-12 Chih-Hsin Wang Low power electrically alterable nonvolatile memory cells and arrays
US7619275B2 (en) * 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7582929B2 (en) * 2005-07-25 2009-09-01 Freescale Semiconductor, Inc Electronic device including discontinuous storage elements
US7619270B2 (en) * 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Electronic device including discontinuous storage elements
US7642594B2 (en) * 2005-07-25 2010-01-05 Freescale Semiconductor, Inc Electronic device including gate lines, bit lines, or a combination thereof
US7112490B1 (en) * 2005-07-25 2006-09-26 Freescale Semiconductor, Inc. Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench
US7262997B2 (en) * 2005-07-25 2007-08-28 Freescale Semiconductor, Inc. Process for operating an electronic device including a memory array and conductive lines
US7592224B2 (en) 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches
US7838922B2 (en) * 2007-01-24 2010-11-23 Freescale Semiconductor, Inc. Electronic device including trenches and discontinuous storage elements
US7651916B2 (en) * 2007-01-24 2010-01-26 Freescale Semiconductor, Inc Electronic device including trenches and discontinuous storage elements and processes of forming and using the same
US7572699B2 (en) * 2007-01-24 2009-08-11 Freescale Semiconductor, Inc Process of forming an electronic device including fins and discontinuous storage elements
US8072023B1 (en) 2007-11-12 2011-12-06 Marvell International Ltd. Isolation for non-volatile memory cell array
US8120088B1 (en) 2007-12-07 2012-02-21 Marvell International Ltd. Non-volatile memory cell and array

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334578A (ja) 1989-06-30 1991-02-14 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US5767005A (en) * 1993-07-27 1998-06-16 Micron Technology, Inc. Method for fabricating a flash EEPROM
JPH0870106A (ja) 1994-08-30 1996-03-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08204031A (ja) 1995-01-27 1996-08-09 Sharp Corp 不揮発性半導体メモリ素子の製造方法
JPH09148460A (ja) 1995-11-28 1997-06-06 Sony Corp 不揮発性半導体記憶装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351993A (ja) * 2000-06-05 2001-12-21 Nec Corp 半導体記憶装置及びその製造方法
JP2002118185A (ja) * 2000-10-03 2002-04-19 Micronics Internatl Co Ltd フローテイングゲート・メモリセル用のv形状フローテイングゲート
JP2012099701A (ja) * 2010-11-04 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100378563B1 (ko) 2003-08-19
JP3211759B2 (ja) 2001-09-25
KR19990063105A (ko) 1999-07-26
US6372617B1 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
JP3211759B2 (ja) 不揮発性記憶装置の製造方法
KR100391985B1 (ko) 축소가능한 2개의 트랜지스터로 구성된 기억소자의 제조방법
US6570215B2 (en) Nonvolatile memories with floating gate spacers, and methods of fabrication
JP2921653B2 (ja) トレンチ・メモリ構造及びこれの製造方法
US20040061165A1 (en) Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component
JP2001102467A (ja) フローティングゲートメモリセルの半導体メモリアレイ、このアレイを形成する自己整合方法、不揮発性メモリセルのアレイを有する半導体装置、及び、複数の半導体素子に接続する複数の行ラインと列ラインを形成する方法
US7951670B2 (en) Flash memory cell with split gate structure and method for forming the same
US20040065937A1 (en) Floating gate memory structures and fabrication methods
KR100723437B1 (ko) 반도체 플래시 메모리 소자 및 그 제조 방법
JP4080485B2 (ja) ビット線構造およびその製造方法
JP3314748B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2010087134A (ja) 半導体記憶装置およびその製造方法
TWI784724B (zh) 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法
US20050205922A1 (en) Flash memory cell and methods for fabricating same
JPH0334578A (ja) 不揮発性半導体記憶装置およびその製造方法
US20050156225A1 (en) Methods of fabricating semiconductor devices with scalable two transistor memory cells
US6593186B1 (en) Method for manufacturing non-volatile semiconductor memory device
JPH11307744A (ja) 半導体装置及びその製造方法
US7517811B2 (en) Method for fabricating a floating gate of flash rom
TWI845109B (zh) 非揮發性記憶體元件
JPH10256402A (ja) 半導体記憶装置およびその製造方法
JP2000216353A (ja) 半導体集積回路装置の製造方法
JPH10199998A (ja) 不揮発性半導体記憶装置およびその製造方法
JPH11150251A (ja) 半導体記憶装置及びその製造方法
JP2001351994A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees