JPH11184486A - トーン信号発生回路を備えた電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 制御用ＣＰＵの負荷および電力消費が低減さ
れるトーン信号発生回路を提供する。 【解決手段】 トーン信号発生回路に、駆動信号に応じ
た周波数のトーン信号を生成するトーン生成器、一連の
音程データと音長データを記憶するメモリ、音程データ
を読み出してトーン生成器の駆動信号を生成する音程デ
コード部、音長データを読み出して音程デコード部から
トーン生成器への駆動信号の供給時期を制御するタイミ
ング制御部を備える。音程データと音長データをメモリ
に記憶させた後は、外部から生成開始の指示を与えるだ
けでトーン信号が生成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、報知音等を発生す
るために通信機器や電化製品等の電子機器に備えられる
トーン信号発生回路に関する。

【０００２】

【従来の技術】電話機等の通信機器では着信を音によっ
て報知しており、また、通話保留中に相手機にメロディ
ーを送信することが行われている。家庭用あるいは事務
用の電化製品においても、音によって処理の終了、異常
の発生、入力操作の検出等を報知するようにしている。
これらの装置は、トーン信号発生回路で発生したトーン
信号によってスピーカーやブザーを駆動することで、一
定周波数の音やメロディーを出力する。

【０００３】従来の装置におけるトーン信号発生のため
の構成を図５に示す。装置は、トーン信号発生回路３１
およびそのトーン信号によって駆動されるスピーカー３
２を備えており、装置全体を制御するＣＰＵ３３によっ
てトーン信号発生回路３１を制御する。ＣＰＵ３３に
は、動作プログラムや音程と音長に関するトーンデータ
を記憶しているＲＯＭ３４、ＲＡＭ３５、およびタイマ
ー３６が接続されており、ＣＰＵ３３とトーン信号発生
回路３１の間にはシリアルＩ／Ｏインターフェイス（Ｓ
ＩＯ）３７が設けられている。

【０００４】ＣＰＵ３３はＲＡＭ３５からトーンデータ
を読み出し、トーンデータが示す音程に応じた駆動信号
を生成し、これをＳＩＯ３７を介してトーン信号発生回
路３１に供給する。データ伝送は、ＲＡＭ３５からＳＩ
Ｏ３７まではバスによりパラレルに行われ、ＳＩＯ３７
からトーン信号発生回路３１にはシリアルに行われる。
トーン信号発生回路３１は供給される駆動信号に応じた
トーン信号を発生し、したがって、トーン信号の周波数
はトーンデータに応じて変化する。ＣＰＵ３３は、駆動
信号の供給の開始と停止をトーンデータに従って行い、
これによりトーン信号の発生、停止、および持続時間が
制御される。タイマー３６は、ＣＰＵ３３が動作のタイ
ミングを知るための割り込み信号を出力する。

【０００５】

【発明が解決しようとする課題】ところが、上記の構成
では、トーン信号発生回路３１からトーン信号を発生さ
せる期間は、ＣＰＵ３３はＲＡＭ３５からのトーンデー
タの読み出し、読み出したトーンデータからの駆動信号
の生成、および生成した駆動信号の出力という制御処理
を繰り返し行う必要がある。このため、ＣＰＵにかかる
負荷が増大し、他の制御処理を迅速に行うことが容易で
なくなっていた。また、ＣＰＵの電力消費も多くなっ
て、携帯式電話機のように電力供給源として電池を使用
する装置の場合、電池の消耗を速める結果となってい
た。

【０００６】本発明は、制御用ＣＰＵの負荷および電力
消費が低減されるトーン信号発生回路を備えた電子機器
を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、外部から与えられる一連の音程データ
と音長データを記憶する記憶部と、供給される駆動信号
に応じた周波数のトーン信号を生成するトーン生成器
と、記憶部から音程データを順に読み出して、読み出し
た音程データに応じた駆動信号を生成し、生成した駆動
信号をトーン生成器に供給する音程デコード部と、記憶
部から音長データを順に読み出して、読み出した音長デ
ータが示すタイミングで音程デコード部からトーン生成
器に駆動信号を供給させるタイミング制御部とを有する
トーン信号発生回路、トーン信号発生回路の記憶部に音
程データと音長データを与えるＣＰＵ、および、トーン
信号発生回路のトーン信号生成器が生成したトーン信号
によって駆動されるスピーカーまたはブザーを電子機器
に備える。

【０００８】この電子機器のトーン信号発生回路は、Ｃ
ＰＵから与えられる一連の音程データと音長データを記
憶しておき、これらを順に読み出して、読み出したデー
タに応じてトーン信号を生成する。音程データは音の高
さすなわち周波数に関する情報を担い、音長データは音
の長さすなわち持続時間に関する情報を担う。

【０００９】音程デコード部が音程データから生成した
駆動信号を順に供給することで、トーン生成器は音程デ
ータに対応する周波数のトーン信号を順に生成すること
になる。また、タイミング制御部が音長データに応じて
トーン生成器への個々の駆動信号の供給のタイミングを
制御することで、各トーン信号の持続時間が定まること
になる。記憶している一連のデータの読み出しを繰り返
して行うようにすれば、無期限にトーン信号を生成する
ことができる。音程データと音長データを記憶した後
は、トーン信号発生回路にＣＰＵから動作の開始を指示
するだけで、トーン信号が生成される。

【００１０】

【発明の実施の形態】以下、本発明のトーン信号発生回
路を備えた電子機器の一実施形態について、図面を参照
して説明する。図１に、本実施形態のトーン信号発生回
路１と関連部位の概略構成を示す。トーン信号発生回路
１は、記憶部１１、データデコード部１４、トーン生成
器１８、およびスイッチ１９より成り、ＣＰＵ２１によ
り動作を制御され、生成したトーン信号をスピーカー２
２に出力する。ＣＰＵ２１は外部に設けられており、他
の部位の制御と並行してトーン信号発生回路１の制御を
行うものである。

【００１１】記憶部１１はメモリ１２とＲ／Ｗ制御部１
３より成る。メモリ１２はＣＰＵ２１から与えられる一
連のトーンデータＴＤを記憶する。Ｒ／Ｗ制御部１３
は、メモリ１２のアドレスを管理し、トーンデータのメ
モリ１２への書き込みとメモリ１２からの読み出しを制
御する。

【００１２】トーンデータＴＤは発生すべきトーン信号
を記したもので、音程データＦＤと音長データＬＤより
成る。音程データＦＤはトーン信号の周波数を示し、音
長データＬＤはその周波数の持続時間を示す。０Ｈｚの
音程データはトーン信号の生成を休止することを意味す
る。

【００１３】メモリ１２からのトーンデータＴＤの読み
出しの開始はＣＰＵ２１からの制御信号Ｓ１によって指
示され、メモリ１２への個々のトーンデータの書き込み
時期は制御信号Ｓ２によって指示される。制御信号Ｓ１
によって読み出し開始の指示が与えられたとき、Ｒ／Ｗ
制御部１３は、読み出しアドレスを最初（先頭）のトー
ンデータに設定する。また、記憶している一連のトーン
データが全て読み出された後は、Ｒ／Ｗ制御部１３は、
読み出しアドレスを再び最初のトーンデータに設定す
る。したがって、メモリ１２からのトーンデータの読み
出しは、制御信号Ｓ１によって動作停止が指示されるま
で、繰り返し行われる。

【００１４】例えば、（１５６８Ｈｚ、０．５秒）、
（１３１８Ｈｚ、０．５秒）、（１５６８Ｈｚ、１．０
秒）、（０Ｈｚ、０．５秒）の４組の音程データＦＤお
よび音長データＬＤを記憶しているときは、１５６８Ｈ
ｚのトーン信号（Ｇ音すなわちハ調のソ）を０．５秒、
１３１８Ｈｚのトーン信号（Ｅ音すなわちハ調のミ）を
０．５秒、１５６８Ｈｚのトーン信号を１秒生成し、そ
の後トーン信号の生成を０．５秒間休止することにな
り、この全体で４．５秒の処理が反復して継続される。

【００１５】データデコード部１４は、メモリ１２のト
ーンデータＴＤを順に読み出して、読み出したトーンデ
ータに応じてトーン生成器１８を制御するもので、音程
デコード部１５、音長デコード部１６およびタイミング
生成部１７より成る。データデコード部１４の動作の開
始と停止は、ＣＰＵ２１から与えられる制御信号Ｓ１に
よって制御される。制御信号Ｓ１によって動作開始が指
示されたとき、データデコード部１４は、直ちに最初の
トーンデータを読み出す。

【００１６】音程デコード部１５は、読み出した音程デ
ータＦＤに基づいて、トーン生成器１８に供給するため
の駆動信号ＤＳを生成する。駆動信号ＤＳは発生する周
波数を指示するもので、音程データＦＤが０Ｈｚのと
き、駆動信号はトーン信号の発生休止を指示することに
なる。音程デコード部１５は、動作開始後、直ちに最初
の音程データから駆動信号を生成し、これを直ちにトー
ン生成器１８に出力する。２番目以降の駆動信号の生成
は音程データの読み出し後直ちに行うが、トーン生成器
１８への出力は、タイミング生成部１７から信号Ｓ３が
与えられるのを待って行う。

【００１７】音長デコード部１６は、読み出した音長デ
ータＬＤに基づいて、そのトーンデータに対応するトー
ン信号の持続時間を表す信号Ｓ４を生成し、タイミング
生成部１７に出力する。音長デコード部１６は、動作開
始後、直ちに最初の音長データから信号Ｓ４を生成し、
これを直ちにタイミング生成部１７に出力する。２番目
以降の信号Ｓ４の生成と出力も、音長データを読み出し
た後、直ちに行う。

【００１８】タイミング生成部１７はクロック回路を有
しており、信号Ｓ４が与えられてからその信号が示す時
間が経過した時点で、前述した次の駆動信号ＤＳの出力
を指示する信号Ｓ３を音程デコード部１５に出力する。
タイミング生成部１７は、また、最初に信号Ｓ４が与え
らた直後および信号Ｓ３を出力した直後に、次のトーン
データの読み出しを指示する信号Ｓ５を記憶部１１のＲ
／Ｗ制御部１３に出力する。信号Ｓ５を受けたＲ／Ｗ制
御部１３は、読み出しアドレスを１つ進めて、メモリ１
２から次のタイミングデータＴＤをデータデコード部１
４に出力させる。

【００１９】トーン生成器１８は、音程デコード部１５
から供給される駆動信号ＤＳに応じた周波数のトーン信
号ＴＮを生成して出力する。トーン生成器１８は１つの
周波数のトーン信号の出力を、次の駆動信号が供給され
るまで継続する。ただし、供給された駆動信号ＤＳが休
止を指示するときは、次の駆動信号が供給されるまでト
ーン信号を生成しない。

【００２０】スイッチ１９は、ＣＰＵ２１から与えられ
る制御信号Ｓ１によって設定を切り換えられる。これに
より、トーン信号生成回路１からのトーン信号ＴＮの出
力と停止の状態が切り換えられる。データデコード部１
４が動作している間、スイッチ１９は閉じられ、トーン
信号生成回路１はトーン信号をスピーカー２２に供給す
る。

【００２１】なお、ここでは、０Ｈｚの音程データＦＤ
から生成した駆動信号ＤＳによってトーン生成器１８の
トーン信号生成動作を停止させるようにしているが、こ
れに代えて、０Ｈｚの音程データに対応する音長データ
ＬＤが示す期間は、スイッチ１９を開くようにしてもよ
い。その場合、スイッチ１９の開閉を指示する信号Ｓ６
を、タイミング生成部１７から与えることになる。

【００２２】トーン信号発生回路１の動作の流れを図２
に示す。動作は、制御信号Ｓ１の状態によって（ステッ
プ＃１０）、メモリ１２にトーンデータＴＤを書き込む
処理（＃２０、＃２５）と、トーン信号ＴＮを発生させ
る処理（＃３０〜＃５５）に分かれる。制御信号Ｓ１は
ＨおよびＬの高低２レベルをとる信号であり、トーン信
号を発生させるときは、制御信号Ｓ１は、データデコー
ダ部１４を動作させ、スイッチ１９を閉じさせ、メモリ
１２を読み出し状態とするＨレベルに設定される。トー
ン信号を発生させないときは、制御信号Ｓ１は、データ
デコーダ部１４を停止させ、スイッチ１９を開かせ、メ
モリ１２を書き込み可能状態とするＬレベルに設定され
る。

【００２３】トーンデータＴＤをメモリ１２に書き込む
処理では、制御信号Ｓ２により書き込みが指示されてい
るか否かを判定する（＃２０）。指示されていないとき
は＃１０に戻り、指示されているときはトーンデータを
書き込んで（＃２５）、＃１０に戻る。

【００２４】トーン信号ＴＮを発生させる処理では、ま
ず、メモリ１２から最初のトーンデータを読み出して
（＃３０）、そのトーンデータに基づくトーン信号の生
成を開始する（＃３５）。そして、メモリ１２に次のト
ーンデータがあるか否かを判定し（＃４０）、次のトー
ンデータがあるときはそのトーンデータを読み出し（＃
４５）、ないときは最初のトーンデータを読み出す（＃
５０）。

【００２５】次いで、生成中のトーン信号の持続時間が
経過するのを待って（＃５５）、＃３５に戻り、＃４５
または＃５０で読み出したトーンデータに基づくトーン
信号の生成を開始する。以下、＃３５から＃５５までの
処理を繰り返し、この間に、制御信号Ｓ１のレベルが変
更されてトーン信号の発生の停止が指示されたときは、
＃１０に戻る。

【００２６】メモリ１２へのトーンデータＴＤの書き込
みのタイミングを図３に示す。これは前述の４つのトー
ンデータを記憶する場合の例である。ＣＰＵ２１は、制
御信号をＬレベルにして、トーンデータＴＤ-１〜ＴＤ-
４を次々と一定期間ずつメモリ１２に出力し、各トーン
データを出力している間に、書き込みを指示するパルス
状の制御信号Ｓ２をＲ／Ｗ制御部１３に与える。

【００２７】Ｒ／Ｗ制御部１３は制御信号Ｓ２のパルス
がＨレベルの期間に、メモリ１２にトーンデータを記憶
させる。メモリ１２へのトーンデータの書き込みは最初
のアドレスから行う。全トーンデータを繰り返して読み
出すことを可能にするために、最後のトーンデータの次
のアドレスには、最初のアドレスに戻ることを指示する
情報を記す。

【００２８】トーン信号発生回路１のトーン信号発生の
タイミングを図４に示す。これは、前述の４つのトーン
データからトーン信号を８秒間発生する場合の例であ
る。ＣＰＵ２１が制御信号Ｓ１をＨレベルにすることに
より処理が開始され、直ちに最初のトーンデータが読み
出される。

【００２９】音程デコード部１５が最初の音程データＦ
Ｄから駆動信号ＤＳを生成して直ちにトーン生成器１８
に供給し、最初のトーン信号ＴＮ-１が生成される。ま
た、音長デコード部１６が最初の音長データＬＤが表す
時間を示す信号Ｓ４を生成して、直ちにタイミング生成
部１７に与え、タイミング生成部１７は直ちに２番目の
トーンデータの読み出しを指示する信号Ｓ５-２を出力
する。タイミング生成部１７はさらに、信号Ｓ４によっ
て示された時間が経過した時点で、２番目の駆動信号の
供給開始を指示する信号Ｓ３-２を音程デコード部１５
に出力し、３番目のトーンデータの読み出しを指示する
信号Ｓ５-３を出力する。

【００３０】信号Ｓ３-２が出力されるまでに、信号Ｓ
５-２によって２番目のトーンデータの読み出しが行わ
れており、音程デコード部１５はその音程データＦＤか
ら２番目の駆動信号ＤＳを生成する。音程デコード部１
５はこの２番目の駆動信号を、タイミング生成部１７か
ら信号Ｓ３-２を与えられた時点でトーン生成器１８に
供給し、これにより２番目のトーン信号ＴＮ-２の生成
が開始される。

【００３１】音長デコード部１６は２番目の音長データ
ＬＤが表す時間を示す信号Ｓ４を生成して、直ちにタイ
ミング生成部１７に与える。タイミング生成部１７は、
信号Ｓ４によって示された時間が経過した時点で、３番
目の駆動信号の供給開始を指示する信号Ｓ３-３と、４
番目のトーンデータの読み出しを指示する信号Ｓ５-４
を出力する。

【００３２】こうして、１つのトーン信号ＴＮが生成さ
れている間に、次のトーンデータＴＤが処理されて駆動
信号ＤＳが生成されていき、次々とトーン信号が生成さ
れる。最初のトーン信号の開始から８秒が経過した時点
では、３番目のトーンデータに対応するトーン信号ＴＮ
-３が生成されている最中であるが、ＣＰＵ２１が制御
信号Ｓ１をＬレベルに変更することにより、全ての処理
が打ち切られる。次に、制御信号Ｓ１がＨレベルとされ
たときには、上記と同一の処理が行われる。

【００３３】このように、トーン信号発生回路１は、動
作開始の指示を受けた後は、ＣＰＵ２１から何の指示を
受けなくてもトーン信号を発生し続ける。したがって、
トーン信号発生のためのＣＰＵ２１の負担はきわめて少
なく、その電力消費も低減する。

【００３４】なお、メモリ１２としては、ＲＡＭをはじ
め任意の半導体メモリを使用することができるが、ＥＥ
ＰＲＯＭのように、書き換え可能で電力を供給されない
ときにも記憶を保持し続けるものを使用するのが、トー
ンデータの書き込み処理を少なくする上で好ましい。ま
た、メモリ１２をラッチ回路で構成してもよい。

【００３５】メモリ１２に記憶するトーンデータの数は
任意であり、多くのデータを記憶させておけば、複雑な
メロディーを提供することもできる。上記トーン信号発
生回路はトーン信号を利用するあらゆる装置に組み込む
ことが可能である。

【００３６】

【発明の効果】本発明の電子機器によるときは、音程デ
ータと音長データとをトーン信号発生回路に記憶させた
後は、ＣＰＵから動作の開始を指示するだけで、トーン
信号を生成させることができる。すなわち、トーン信号
の生成を継続させるためにＣＰＵから信号を与え続ける
必要がなくなり、電力消費が抑えられる。このため、携
帯式電話機等の電力供給源として電池を使用する電子機
器として構成した場合、電池の長寿命化を図ることがで
きる。また、トーン信号の生成と他の処理とを同一のＣ
ＰＵで制御する構成としても、トーン信号生成のために
ＣＰＵにかかる負担が軽減されるから、それだけ他の処
理を迅速に行うことが可能である。

【図面の簡単な説明】

【図１】 本発明の一実施形態のトーン信号発生回路と
関連部位の概略構成を示す図。

【図２】 上記トーン信号発生回路の動作の流れを示す
フローチャート。

【図３】 上記トーン信号発生回路におけるメモリへの
トーンデータの書き込みのタイミングを示す図。

【図４】 上記トーン信号発生回路におけるトーン信号
発生処理のタイミングを示す図。

【図５】 従来のトーン信号発生のための構成を示す
図。

【符号の説明】

１ トーン信号発生回路 １１ 記憶部 １２ メモリ １３ Ｒ／Ｗ制御部 １４ データデコード部 １５ 音程デコード部 １６ 音長デコード部 １７ タイミング生成部 １８ トーン生成器 １９ スイッチ ２１ ＣＰＵ ２２ スピーカー

Claims (1)

【特許請求の範囲】
1. 【請求項１】 外部から与えられる一連の音程データと
   音長データを記憶する記憶部と、 供給される駆動信号に応じた周波数のトーン信号を生成
   するトーン生成器と、 前記記憶部から音程データを順に読み出して、読み出し
   た音程データに応じた駆動信号を生成し、生成した駆動
   信号を前記トーン生成器に供給する音程デコード部と、 前記記憶部から音長データを順に読み出して、読み出し
   た音長データが示すタイミングで前記音程デコード部か
   ら前記トーン生成器に駆動信号を供給させるタイミング
   制御部とを有するトーン信号発生回路、 前記トーン信号発生回路の記憶部に音程データと音長デ
   ータを与えるＣＰＵ、および前記トーン信号発生回路の
   トーン信号生成器が生成したトーン信号によって駆動さ
   れるスピーカーまたはブザーを備えることを特徴とする
   電子機器。