JPH11181570A - プラズマｃｖｄ装置用電極板及びその表面処理方法 - Google Patents
プラズマｃｖｄ装置用電極板及びその表面処理方法Info
- Publication number
- JPH11181570A JPH11181570A JP9348060A JP34806097A JPH11181570A JP H11181570 A JPH11181570 A JP H11181570A JP 9348060 A JP9348060 A JP 9348060A JP 34806097 A JP34806097 A JP 34806097A JP H11181570 A JPH11181570 A JP H11181570A
- Authority
- JP
- Japan
- Prior art keywords
- electrode plate
- plasma cvd
- reaction chamber
- dust
- cvd device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 プラズマＣＶＤ装置の反応室（チャンバ
ー）１中において、ＣＶＤによる堆積層が剥離して生じ
るダスト量を低減することで、液晶セル等の製造におけ
る不良を減少させる。 【解決手段】 プラズマＣＶＤ装置中に装着される電極
板４の表面をブラスト処理又は溶射により、表面粗さ
が、最大高さ（Ｒmax）値において４０〜１００μｍ、
ピッチ（λa）値において５０μｍ以下とする。電極板
４の表面とＣＶＤによる堆積層との間でのアンカー効果
の増大により、層間接着性を向上させる。
ー）１中において、ＣＶＤによる堆積層が剥離して生じ
るダスト量を低減することで、液晶セル等の製造におけ
る不良を減少させる。 【解決手段】 プラズマＣＶＤ装置中に装着される電極
板４の表面をブラスト処理又は溶射により、表面粗さ
が、最大高さ（Ｒmax）値において４０〜１００μｍ、
ピッチ（λa）値において５０μｍ以下とする。電極板
４の表面とＣＶＤによる堆積層との間でのアンカー効果
の増大により、層間接着性を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示パネル、
ＬＳＩ、又はその他電子デバイスの製造に用いるプラズ
マＣＶＤ装置に装着される電極板、およびその表面処理
方法に関する。
ＬＳＩ、又はその他電子デバイスの製造に用いるプラズ
マＣＶＤ装置に装着される電極板、およびその表面処理
方法に関する。
【０００２】
【従来の技術】液晶表示パネル等の電子デバイスを製造
するにあたって、プラズマＣＶＤ（プラズマ化学気相堆
積）法による成膜装置が用いられる。プラズマＣＶＤに
おいては、真空ポンプにより減圧された反応室（チャン
バー）中に高周波電力（ＲＦ）と反応ガスが導入され、
高電圧によりプラズマが作られる。
するにあたって、プラズマＣＶＤ（プラズマ化学気相堆
積）法による成膜装置が用いられる。プラズマＣＶＤに
おいては、真空ポンプにより減圧された反応室（チャン
バー）中に高周波電力（ＲＦ）と反応ガスが導入され、
高電圧によりプラズマが作られる。
【０００３】プラズマＣＶＤにおいて、反応室箱体内壁
および反応室中に装着される電極板、特にＲＦを印加す
る電極板の表面に汚染物質が付着していると成膜対象物
を汚染しうるため、予め液体又は気体の腐食性の薬品で
もって十分に洗浄が行われている。このように洗浄され
た電極板表面は非常に清浄かつ平滑である。
および反応室中に装着される電極板、特にＲＦを印加す
る電極板の表面に汚染物質が付着していると成膜対象物
を汚染しうるため、予め液体又は気体の腐食性の薬品で
もって十分に洗浄が行われている。このように洗浄され
た電極板表面は非常に清浄かつ平滑である。
【０００４】しかし、以下のように、ＣＶＤ堆積物その
ものに由来するダストが汚染物質と同様、不良の一つの
原因となっていた。
ものに由来するダストが汚染物質と同様、不良の一つの
原因となっていた。
【０００５】反応室内におけるプラズマＣＶＤの位置選
択性が少ないため成膜対象物のみならず、反応室内の他
の表面上にも同様に堆積する。そして、堆積層が基材と
の熱膨張係数の違いなどにより徐々に剥離を起こす。こ
のようにして生じたダストは反応室内を浮遊して成膜対
象物表面に付着することとなり、特にある程度以上のサ
イズの粒子の場合に成膜不良を引き起こすため問題とな
っていた。
択性が少ないため成膜対象物のみならず、反応室内の他
の表面上にも同様に堆積する。そして、堆積層が基材と
の熱膨張係数の違いなどにより徐々に剥離を起こす。こ
のようにして生じたダストは反応室内を浮遊して成膜対
象物表面に付着することとなり、特にある程度以上のサ
イズの粒子の場合に成膜不良を引き起こすため問題とな
っていた。
【０００６】一方、このようなダストによる不良率を低
減するために、プラズマＣＶＤ反応室内表面の堆積層を
頻繁に除去することは、装置の生産効率を大きく損なう
こととなる。
減するために、プラズマＣＶＤ反応室内表面の堆積層を
頻繁に除去することは、装置の生産効率を大きく損なう
こととなる。
【０００７】図４には、ダスト量測定結果を示す。液晶
ディスプレイ装置のＴＦＴ（薄膜トランジスタ）の半導
体薄膜を形成するプラズマＣＶＤ工程において、ガラス
基板６に付着したダスト量を計数し、電極板上に堆積さ
れていく積層膜の厚さとの関係で示す。ここでは、不良
の原因となる、径５μｍ以上のダストのみを計数した。
また、ガラス基板６としては２３０×２５０ｍｍの寸法
のものを用い、非晶質ケイ素（ａ−Ｓｉ）薄膜を成膜す
るＣＶＤ工程について調べたものである。
ディスプレイ装置のＴＦＴ（薄膜トランジスタ）の半導
体薄膜を形成するプラズマＣＶＤ工程において、ガラス
基板６に付着したダスト量を計数し、電極板上に堆積さ
れていく積層膜の厚さとの関係で示す。ここでは、不良
の原因となる、径５μｍ以上のダストのみを計数した。
また、ガラス基板６としては２３０×２５０ｍｍの寸法
のものを用い、非晶質ケイ素（ａ−Ｓｉ）薄膜を成膜す
るＣＶＤ工程について調べたものである。
【０００８】図４に示すように、堆積層の厚さ（積層膜
厚）が１０μｍ前後を越えるところから、ダスト量計数
値が急増する。特に、突出したピークが出現し、積層膜
厚１０μｍ付近で既に約５千個、積層膜厚２０〜２３μ
ｍの領域では７５００〜１万個という計測数ピーク値が
見られた。このようにダスト量が増加した時にＣＶＤに
おいて、成膜不良が増加する。ここで、ダスト量の少な
い積層膜厚１０μｍ以下の領域を含めて、積層膜厚２５
μｍまでの計測範囲におけるダスト量計測数の単純平均
値は２１７７であった。
厚）が１０μｍ前後を越えるところから、ダスト量計数
値が急増する。特に、突出したピークが出現し、積層膜
厚１０μｍ付近で既に約５千個、積層膜厚２０〜２３μ
ｍの領域では７５００〜１万個という計測数ピーク値が
見られた。このようにダスト量が増加した時にＣＶＤに
おいて、成膜不良が増加する。ここで、ダスト量の少な
い積層膜厚１０μｍ以下の領域を含めて、積層膜厚２５
μｍまでの計測範囲におけるダスト量計測数の単純平均
値は２１７７であった。
【０００９】
【発明が解決しようとする課題】本発明は、プラズマＣ
ＶＤ装置のチャンバー中に装着される電極板において、
ＣＶＤによる堆積層との密着性を改善することで、ＣＶ
Ｄ反応室（チャンバー）中へのダスト発生の少ないもの
を与える。また、そのための電極板の表面処理方法を与
える。
ＶＤ装置のチャンバー中に装着される電極板において、
ＣＶＤによる堆積層との密着性を改善することで、ＣＶ
Ｄ反応室（チャンバー）中へのダスト発生の少ないもの
を与える。また、そのための電極板の表面処理方法を与
える。
【００１０】
【課題を解決するための手段】請求項１のプラズマＣＶ
Ｄ装置用電極板は、電子デバイス製造用プラズマＣＶＤ
装置の反応室内に装着される電極板において、前記電極
板の表面粗さにおける最大高さの値が４０〜１００μｍ
であることを特徴とする。
Ｄ装置用電極板は、電子デバイス製造用プラズマＣＶＤ
装置の反応室内に装着される電極板において、前記電極
板の表面粗さにおける最大高さの値が４０〜１００μｍ
であることを特徴とする。
【００１１】電極板表面の表面粗さが十分に大きいた
め、ＣＶＤによる堆積層と電極板との密着性が大きくな
り、ＣＶＤ工程中に堆積層の剥離によるダスト発生が低
減される。
め、ＣＶＤによる堆積層と電極板との密着性が大きくな
り、ＣＶＤ工程中に堆積層の剥離によるダスト発生が低
減される。
【００１２】請求項２のプラズマＣＶＤ装置用電極板に
おいては、電子デバイス製造用プラズマＣＶＤ装置の反
応室内に装着される電極板において、前記電極板の表面
粗さにおけるピッチ（λa）値が５０μｍ以下であるこ
とを特徴とする。
おいては、電子デバイス製造用プラズマＣＶＤ装置の反
応室内に装着される電極板において、前記電極板の表面
粗さにおけるピッチ（λa）値が５０μｍ以下であるこ
とを特徴とする。
【００１３】請求項３のプラズマＣＶＤ装置用電極板の
表面処理方法においては、電子デバイス製造用プラズマ
ＣＶＤ装置の反応室内に装着される電極板を表面処理す
る方法において、ブラスト法を用いることを特徴とす
る。
表面処理方法においては、電子デバイス製造用プラズマ
ＣＶＤ装置の反応室内に装着される電極板を表面処理す
る方法において、ブラスト法を用いることを特徴とす
る。
【００１４】請求項４のプラズマＣＶＤ装置用電極板の
表面処理方法においては、電子デバイス製造用プラズマ
ＣＶＤ装置の反応室内に装着される電極板を表面処理す
る方法において、ステンレス鋼製の前記電極板の表面に
金属アルミニウム、又はアルミニウムを成分に含む合金
を溶射して皮膜を形成したことを特徴とする。
表面処理方法においては、電子デバイス製造用プラズマ
ＣＶＤ装置の反応室内に装着される電極板を表面処理す
る方法において、ステンレス鋼製の前記電極板の表面に
金属アルミニウム、又はアルミニウムを成分に含む合金
を溶射して皮膜を形成したことを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の第１の実施例を図
１〜３を用いて説明する。
１〜３を用いて説明する。
【００１６】本実施例においては、液晶ディスプレイ装
置におけるＴＦＴ（薄膜トランジスタ）の半導体薄膜を
形成するプラズマＣＶＤ工程において、ブラスト法によ
り表面処理した電極板を用いた。
置におけるＴＦＴ（薄膜トランジスタ）の半導体薄膜を
形成するプラズマＣＶＤ工程において、ブラスト法によ
り表面処理した電極板を用いた。
【００１７】図１(a)は、本実施例に用いた液晶セル製
造用プラズマＣＶＤ装置の反応室（チャンバー）の構成
を示す縦断面模式図である。
造用プラズマＣＶＤ装置の反応室（チャンバー）の構成
を示す縦断面模式図である。
【００１８】用いたプラズマＣＶＤ装置の反応室１は縦
型平行平板式である。略直方体形の箱体２の対向する２
枚の垂直壁１０，１０のそれぞれには、略中央部に、高
周波電力及び反応ガスの導入部８，８が設けられてい
る。２枚の垂直壁からほぼ等距離の位置には電熱による
ヒータ３が設けられ、垂直壁１０，１０とヒータ３との
間には、垂直壁１０，１０側から順にＲＦ印加電極板
４，４、トレイ電極板５，５が全て互いに平行に配され
ており、トレイ電極板５のＲＦ印加電極板４側の面には
ＣＶＤの対象となる複数のガラス基板６が配置される。
さらに、２枚の垂直のトレイ電極板５は、１枚の水平の
搬送トレイ７によって支えられている。反応室１の箱体
２の下壁の、ヒータ３の略中央部には減圧排出口９が設
けられている。ここで、図１(b)に示すように、ＲＦ印
加電極板４のトレイ電極５と対向する面（正面）には、
吹き出し口１１が碁盤目状に多数配され、上記導入部８
よりＲＦ印加電極板４中の反応ガス供給経路１２を経
て、反応ガスが供給される。
型平行平板式である。略直方体形の箱体２の対向する２
枚の垂直壁１０，１０のそれぞれには、略中央部に、高
周波電力及び反応ガスの導入部８，８が設けられてい
る。２枚の垂直壁からほぼ等距離の位置には電熱による
ヒータ３が設けられ、垂直壁１０，１０とヒータ３との
間には、垂直壁１０，１０側から順にＲＦ印加電極板
４，４、トレイ電極板５，５が全て互いに平行に配され
ており、トレイ電極板５のＲＦ印加電極板４側の面には
ＣＶＤの対象となる複数のガラス基板６が配置される。
さらに、２枚の垂直のトレイ電極板５は、１枚の水平の
搬送トレイ７によって支えられている。反応室１の箱体
２の下壁の、ヒータ３の略中央部には減圧排出口９が設
けられている。ここで、図１(b)に示すように、ＲＦ印
加電極板４のトレイ電極５と対向する面（正面）には、
吹き出し口１１が碁盤目状に多数配され、上記導入部８
よりＲＦ印加電極板４中の反応ガス供給経路１２を経
て、反応ガスが供給される。
【００１９】反応室１は中央のヒータ３の面を対称面と
して左右対称に構成されている。また、箱体２の、電極
板４，５に垂直な側壁は開閉自在となっており、ガラス
基板６の出し入れは搬送トレイ７の移動によってトレイ
電極板５とともに引き出して行われる。
して左右対称に構成されている。また、箱体２の、電極
板４，５に垂直な側壁は開閉自在となっており、ガラス
基板６の出し入れは搬送トレイ７の移動によってトレイ
電極板５とともに引き出して行われる。
【００２０】上記反応室１において、反応ガス及びその
キャリアガスは、箱体２の両垂直壁１０，１０の略中央
部を貫きＲＦ印加電極板４に背面（箱体２側の面）から
接続される導入部８および該電極板内部の供給経路１２
を経て、正面の吹き出し口１２へと導かれる。さらにガ
ラス基板６およびそれを支えるトレイ電極板５へと流
れ、反応室１中央のヒータ３の周囲を経てヒータ３の下
方において箱体２下壁に設けられた減圧排出口９から排
出される。
キャリアガスは、箱体２の両垂直壁１０，１０の略中央
部を貫きＲＦ印加電極板４に背面（箱体２側の面）から
接続される導入部８および該電極板内部の供給経路１２
を経て、正面の吹き出し口１２へと導かれる。さらにガ
ラス基板６およびそれを支えるトレイ電極板５へと流
れ、反応室１中央のヒータ３の周囲を経てヒータ３の下
方において箱体２下壁に設けられた減圧排出口９から排
出される。
【００２１】上記のような反応室をもつプラズマＣＶＤ
装置の、ＲＦ印加電極板４に対して、従来の技術におけ
る薬品による表面洗浄処理にかえて、ブラスト法による
処理を施した。
装置の、ＲＦ印加電極板４に対して、従来の技術におけ
る薬品による表面洗浄処理にかえて、ブラスト法による
処理を施した。
【００２２】図２(a)には、本実施例のＲＦ印加電極基
板４の表面凹凸形状を模式的に示す。また、図２(b)に
は、比較のため、従来技術によるＲＦ印加電極基板４に
ついて示す。
板４の表面凹凸形状を模式的に示す。また、図２(b)に
は、比較のため、従来技術によるＲＦ印加電極基板４に
ついて示す。
【００２３】ブラスト処理は、ステンレス鋼または金属
アルミニウムからなる電極板の表面に対して、４６メッ
シュの炭化ケイ素粉末を用い、圧縮空気圧２ｋｇｆ／ｃ
ｍ2にてドライ方式で行った。１０分、２０分、および
３０分間の処理後に、先端曲率半径２μｍの触針式表面
粗さ計により表面粗さを１０個所以上において測定した
ところ（ＪＩＳ Ｂ ０６５１）、最大高さＲmax（Ｊ
ＩＳ Ｂ ０６０１）が、それぞれ４０〜７０μｍ、５
０〜９０μｍ、および５０〜１００μｍの範囲内であっ
た。
アルミニウムからなる電極板の表面に対して、４６メッ
シュの炭化ケイ素粉末を用い、圧縮空気圧２ｋｇｆ／ｃ
ｍ2にてドライ方式で行った。１０分、２０分、および
３０分間の処理後に、先端曲率半径２μｍの触針式表面
粗さ計により表面粗さを１０個所以上において測定した
ところ（ＪＩＳ Ｂ ０６５１）、最大高さＲmax（Ｊ
ＩＳ Ｂ ０６０１）が、それぞれ４０〜７０μｍ、５
０〜９０μｍ、および５０〜１００μｍの範囲内であっ
た。
【００２４】また、このときの山のピッチλaはいずれ
も５０μｍの範囲内であった。
も５０μｍの範囲内であった。
【００２５】これに対して、薬品処理による従来技術に
おいて、最大高さＲmaxは約１０μｍに過ぎず、ピッチ
は７０μｍ以上の範囲内であった（図２（ｂ））。
おいて、最大高さＲmaxは約１０μｍに過ぎず、ピッチ
は７０μｍ以上の範囲内であった（図２（ｂ））。
【００２６】ここで、ピッチλaは基準長Ｌ（ここでは
２．５ｍｍとした）における山と山の間隔の平均値であ
る。
２．５ｍｍとした）における山と山の間隔の平均値であ
る。
【００２７】図３の変動曲線は、本実施例におけるＲＦ
印加電極板４を用いた場合におけるガラス基板６に付着
したダストの計数量と、電極板上に堆積されていく積層
膜の厚さとの関係を示す。ここで、本実施例の成膜にお
いて不良の原因となる、径５μｍ以上のダストのみを計
数した。また、ガラス基板６としては２３０×２５０ｍ
ｍの寸法のものを用い、非晶質ケイ素（ａ−Ｓｉ）薄膜
の成膜工程について測定を行った。
印加電極板４を用いた場合におけるガラス基板６に付着
したダストの計数量と、電極板上に堆積されていく積層
膜の厚さとの関係を示す。ここで、本実施例の成膜にお
いて不良の原因となる、径５μｍ以上のダストのみを計
数した。また、ガラス基板６としては２３０×２５０ｍ
ｍの寸法のものを用い、非晶質ケイ素（ａ−Ｓｉ）薄膜
の成膜工程について測定を行った。
【００２８】積層膜厚が８μｍ以下では、図４に示す従
来技術のものと同様である。しかし、それ以降の領域に
おいては従来技術に比べ顕著に減少していることが知ら
れる。積層膜厚８〜１０μｍ以降の領域において、鋸歯
状変動曲線の波動の中心線が従来技術のものに比べて低
いとともに、鋸歯状変動のピークにおける値が顕著に小
さくなっている。１０〜２０μｍ範囲における最大ピー
ク値は４千個より小さく、２０〜３０μｍ範囲における
それは５千個以下である。積層膜厚３０μｍまでの計測
数を単純平均した値は１５１９であって、従来技術にお
ける積層膜厚２５μｍまでの平均値２１７７に比べても
かなり小さい。ここで、図４のデータ測定条件は、電極
板４の表面処理法が違う以外は本実施例と全く同一であ
る。
来技術のものと同様である。しかし、それ以降の領域に
おいては従来技術に比べ顕著に減少していることが知ら
れる。積層膜厚８〜１０μｍ以降の領域において、鋸歯
状変動曲線の波動の中心線が従来技術のものに比べて低
いとともに、鋸歯状変動のピークにおける値が顕著に小
さくなっている。１０〜２０μｍ範囲における最大ピー
ク値は４千個より小さく、２０〜３０μｍ範囲における
それは５千個以下である。積層膜厚３０μｍまでの計測
数を単純平均した値は１５１９であって、従来技術にお
ける積層膜厚２５μｍまでの平均値２１７７に比べても
かなり小さい。ここで、図４のデータ測定条件は、電極
板４の表面処理法が違う以外は本実施例と全く同一であ
る。
【００２９】図３に示す本実施例の試験結果は、ＲＦ印
加電極板４に堆積される積層膜厚が３０μｍ程度までの
範囲でガラス基板６の成膜工程を連続して行ったとして
も、ダスト量増加による問題がほとんど生じないことを
示している。
加電極板４に堆積される積層膜厚が３０μｍ程度までの
範囲でガラス基板６の成膜工程を連続して行ったとして
も、ダスト量増加による問題がほとんど生じないことを
示している。
【００３０】本実施例の効果は、ＲＦ印加電極板４と該
電極板上の堆積層との接着性がアンカー効果の増大によ
って向上したことによると考えられる。実際にアンカー
効果に寄与している凹凸形状は、本発明において表現さ
れている数十μｍのオーダーでなくそれより小さいオー
ダーの凹凸形状によると考えられる。しかし、ブラスト
法といった通常の洗浄を兼ねた金属板の表面処理におい
ては、これらの、比較的大きな凹凸の増大と微細な凹凸
の増大とが一致する。このとは、光学的な測定によって
容易に確かめられる。
電極板上の堆積層との接着性がアンカー効果の増大によ
って向上したことによると考えられる。実際にアンカー
効果に寄与している凹凸形状は、本発明において表現さ
れている数十μｍのオーダーでなくそれより小さいオー
ダーの凹凸形状によると考えられる。しかし、ブラスト
法といった通常の洗浄を兼ねた金属板の表面処理におい
ては、これらの、比較的大きな凹凸の増大と微細な凹凸
の増大とが一致する。このとは、光学的な測定によって
容易に確かめられる。
【００３１】一方、ガラス基板６に付着するダストは、
ＲＦ印加電極板４以外にも、反応室箱体２の内壁、トレ
イ電極５、および搬送トレイ７にも起因すると考えられ
るがそれらの影響は比較的少ない。これは、前述したよ
うに反応ガスがＲＦ印加電極板４の吹き出し口１１から
ガラス基板６に向かってシャワー状に流れるためと考え
られる。
ＲＦ印加電極板４以外にも、反応室箱体２の内壁、トレ
イ電極５、および搬送トレイ７にも起因すると考えられ
るがそれらの影響は比較的少ない。これは、前述したよ
うに反応ガスがＲＦ印加電極板４の吹き出し口１１から
ガラス基板６に向かってシャワー状に流れるためと考え
られる。
【００３２】本実施例のようにブラスト処理したＲＦ印
加電極板４を用いることにより、反応室１内に堆積され
る積層膜厚が３０μｍまたはそれ以上に達するまで連続
してＣＶＤを行ったとしても、従来技術におけるような
成膜不良の増加を起こさない。したがって、生産効率を
高く保ちながら製品不良を著しく低減できる。また、ブ
ラスト法による表面処理は、極めて簡易で一般的なもの
であるため工程およびコストをほとんど増加させること
がない。
加電極板４を用いることにより、反応室１内に堆積され
る積層膜厚が３０μｍまたはそれ以上に達するまで連続
してＣＶＤを行ったとしても、従来技術におけるような
成膜不良の増加を起こさない。したがって、生産効率を
高く保ちながら製品不良を著しく低減できる。また、ブ
ラスト法による表面処理は、極めて簡易で一般的なもの
であるため工程およびコストをほとんど増加させること
がない。
【００３３】別の実施例においては、ステンレス鋼製の
電極板の表面に金属アルミニウムを溶射して、皮膜を形
成した。アーク溶射により厚さ約２００μｍの金属アル
ミニウムの皮膜を形成した。前記実施例と同様に表面粗
さを測定したところ、最大高さが５０〜９０μｍ、山の
ピッチλaが４０〜５０μｍであった。この電極板を前
記プラズマＣＶＤ装置に用いたところ、ダスト量減少に
おいて前記実施例と全く同様の効果が得られた。
電極板の表面に金属アルミニウムを溶射して、皮膜を形
成した。アーク溶射により厚さ約２００μｍの金属アル
ミニウムの皮膜を形成した。前記実施例と同様に表面粗
さを測定したところ、最大高さが５０〜９０μｍ、山の
ピッチλaが４０〜５０μｍであった。この電極板を前
記プラズマＣＶＤ装置に用いたところ、ダスト量減少に
おいて前記実施例と全く同様の効果が得られた。
【００３４】
【発明の効果】本発明によれば、プラズマＣＶＤ工程に
おいて、電極板表面処理を改善することにより、電極板
とその上のＣＶＤ堆積層との剥離を抑制することで、ダ
スト発生量を減少させる。したがって、プラズマＣＶＤ
工程の生産性を損なうことなく、製品の歩留まりと信頼
性を向上することができる。
おいて、電極板表面処理を改善することにより、電極板
とその上のＣＶＤ堆積層との剥離を抑制することで、ダ
スト発生量を減少させる。したがって、プラズマＣＶＤ
工程の生産性を損なうことなく、製品の歩留まりと信頼
性を向上することができる。
【図１】(a) プラズマＣＶＤ装置の構成を示す縦断面
模式図である。 (b) プラズマＣＶＤ装置のＲＦ印加電極板の斜視図で
ある。
模式図である。 (b) プラズマＣＶＤ装置のＲＦ印加電極板の斜視図で
ある。
【図２】(a) ブラスト法により表面処理された、実施
例のプラズマＣＶＤ装置用電極基板の表面凹凸形状を示
す模式図である。 (b) 腐食性薬品により表面処理された、従来の技術の
プラズマＣＶＤ装置用電極基板の表面凹凸形状を示す模
式図である。
例のプラズマＣＶＤ装置用電極基板の表面凹凸形状を示
す模式図である。 (b) 腐食性薬品により表面処理された、従来の技術の
プラズマＣＶＤ装置用電極基板の表面凹凸形状を示す模
式図である。
【図３】実施例のＲＦ印加電極板を用いた場合の、ダス
ト量（５μｍ）とＣＶＤにより堆積される積層膜厚との
関係を示すグラフである。
ト量（５μｍ）とＣＶＤにより堆積される積層膜厚との
関係を示すグラフである。
【図４】従来技術のＲＦ印加電極板を用いた場合の、ダ
スト量（５μｍ）とＣＶＤにより堆積される積層膜厚と
の関係を示すグラフである。
スト量（５μｍ）とＣＶＤにより堆積される積層膜厚と
の関係を示すグラフである。
１ 反応室（チャンバー） ２ 箱体 ３ ヒータ ４ ＲＦ印加電極板 ５ トレイ電極板 ６ ガラス基板 ７ 搬送トレイ ８ 高周波電力（ＲＦ）及び反応ガスの導入部 ９ 減圧排出口
Claims (4)
- 【請求項１】電子デバイス製造用プラズマＣＶＤ装置の
反応室内に装着される電極板において、前記電極板の表
面粗さにおける最大高さの値が４０〜１００μｍである
ことを特徴とするプラズマＣＶＤ装置用電極板。 - 【請求項２】電子デバイス製造用プラズマＣＶＤ装置の
反応室内に装着される電極板において、前記電極板の表
面粗さにおけるピッチの値が５０μｍ以下であることを
特徴とするプラズマＣＶＤ装置用電極板。 - 【請求項３】電子デバイス製造用プラズマＣＶＤ装置の
反応室内に装着される電極板を表面処理する方法におい
て、前記電極板の表面をブラスト法により処理すること
を特徴とするプラズマＣＶＤ装置用電極板の表面処理方
法。 - 【請求項４】電子デバイス製造用プラズマＣＶＤ装置の
反応室内に装着される電極板を表面処理する方法におい
て、ステンレス鋼製の前記電極板の表面に金属アルミニ
ウム、又はアルミニウムを成分に含む合金を溶射して皮
膜を形成したことを特徴とするプラズマＣＶＤ装置用電
極板の表面処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9348060A JPH11181570A (ja) | 1997-12-17 | 1997-12-17 | プラズマｃｖｄ装置用電極板及びその表面処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9348060A JPH11181570A (ja) | 1997-12-17 | 1997-12-17 | プラズマｃｖｄ装置用電極板及びその表面処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11181570A true JPH11181570A (ja) | 1999-07-06 |
Family
ID=18394481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9348060A Pending JPH11181570A (ja) | 1997-12-17 | 1997-12-17 | プラズマｃｖｄ装置用電極板及びその表面処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11181570A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002115068A (ja) * | 2000-10-11 | 2002-04-19 | Applied Materials Inc | シャワーヘッド、基板処理装置および基板製造方法 |
| WO2004031440A1 (ja) * | 2002-09-30 | 2004-04-15 | Toppan Printing Co., Ltd. | 薄膜成膜方法、薄膜成膜装置および薄膜成膜プロセスの監視方法 |
| JP2011137215A (ja) * | 2010-01-04 | 2011-07-14 | Shimadzu Corp | 平行平板型プラズマｃｖｄ装置 |
| WO2015134377A1 (en) * | 2014-03-05 | 2015-09-11 | Lotus Applied Technology, Llc | Electrically- and chemically-active adlayers for plasma electrodes |
-
1997
- 1997-12-17 JP JP9348060A patent/JPH11181570A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002115068A (ja) * | 2000-10-11 | 2002-04-19 | Applied Materials Inc | シャワーヘッド、基板処理装置および基板製造方法 |
| WO2004031440A1 (ja) * | 2002-09-30 | 2004-04-15 | Toppan Printing Co., Ltd. | 薄膜成膜方法、薄膜成膜装置および薄膜成膜プロセスの監視方法 |
| US8062716B2 (en) | 2002-09-30 | 2011-11-22 | Toppan Printing Co., Ltd. | Method for forming thin film, apparatus for forming thin film, and method for monitoring thin film forming process |
| JP2011137215A (ja) * | 2010-01-04 | 2011-07-14 | Shimadzu Corp | 平行平板型プラズマｃｖｄ装置 |
| WO2015134377A1 (en) * | 2014-03-05 | 2015-09-11 | Lotus Applied Technology, Llc | Electrically- and chemically-active adlayers for plasma electrodes |
| US9133546B1 (en) | 2014-03-05 | 2015-09-15 | Lotus Applied Technology, Llc | Electrically- and chemically-active adlayers for plasma electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW585934B (en) | Surface-treated shower head for use in a substrate processing chamber | |
| JP4623055B2 (ja) | メタル成膜装置におけるメタル膜剥離防止構造及び当該構造を用いる半導体装置の製造方法 | |
| JP3227522B2 (ja) | マイクロ波プラズマ処理方法及び装置 | |
| JP5782293B2 (ja) | プラズマ生成用電極およびプラズマ処理装置 | |
| US20050120962A1 (en) | Substrate supporting table, method for producing same, and processing system | |
| JPH10330971A (ja) | 薄膜形成装置用部材の製造方法および該装置用部材 | |
| JP2006351949A (ja) | 基板載置台、基板処理装置および基板載置台の製造方法 | |
| JP3434947B2 (ja) | シャワープレート | |
| JPH11181570A (ja) | プラズマｃｖｄ装置用電極板及びその表面処理方法 | |
| US6808645B2 (en) | Susceptor and surface processing method | |
| US9017487B2 (en) | Deposition chamber cleaning method including stressed cleaning layer | |
| KR100255362B1 (ko) | 성막 장치 | |
| JP4933979B2 (ja) | 成膜装置のクリーニング方法 | |
| JPH07273092A (ja) | プラズマ処理装置及びそのクリーニング方法 | |
| TWI394986B (zh) | 擴散板結構及其製作方法 | |
| JP2016058536A (ja) | プラズマ処理装置及びクリーニング方法 | |
| TW201416489A (zh) | 一種氣體噴淋頭和製作該氣體噴淋頭的方法 | |
| JP2891991B1 (ja) | プラズマｃｖｄ装置 | |
| JP7267843B2 (ja) | プラズマ処理装置 | |
| JPS59125615A (ja) | 半導体装置の製造方法 | |
| JP2006173343A (ja) | プラズマｃｖｄ装置及びｃｖｄ装置用電極 | |
| JPH03166361A (ja) | 薄膜形成装置 | |
| JP4107167B2 (ja) | ドライエッチング装置 | |
| JPH08144060A (ja) | プラズマｃｖｄ装置 | |
| JP2002309370A (ja) | スパッタリング装置 |