JPH11175405A - メモリデータ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 第三者により故意に装置の筐体が壊された場
合でも的確に装置内部のＲＡＭのデータを破壊する。 【解決手段】 バッテリ２５の電源により格納データが
バックアップされるＲＡＭ４を有する端末と、端末の筐
体に設けられたドア２と、ドアの開閉に連動するメカニ
カルスイッチＳＷとを有し、ドアの開放を検知するとＲ
ＡＭのデータを使用不可能な状態にする場合、筐体の内
部に設けられ筐体外からの光信号を入力して電気信号と
して出力する光センサＳＲと、メカニカルスイッチ及び
光センサの一方の出力を検出するとクロックを出力する
クロック生成部２１と、そのクロックをカウントするカ
ウンタ２２と、カウンタのカウント出力に基づきＲＡＭ
のバッテリバックアップ電源端子間を短絡するトランジ
スタ２７とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、筐体ドアの開放を
検出すると内部のメモリデータを使用不能なデータに書
き換えるメモリデータ制御装置に関する。

【０００２】

【従来の技術】一般に、内部に重要データが記憶されて
いる装置では、例えば保守者により内部点検が可能なよ
うに筐体にドアが設けられ、保守者が鍵を用いてドアを
開け装置内部の点検が可能になっている。しかし、第三
者により故意にドアが開けられ（鍵を用いずにドアが開
けられた場合）、内部のＲＡＭに記憶されている機密性
の高い重要データが取り出される恐れがあるため、ドア
の開閉に連動するメカニカルスイッチを設け、第三者に
よりドアが開けられると、メカニカルスイッチによりこ
れを検出して内部のＲＡＭに記憶されている重要データ
を破壊するようにしている。

【０００３】即ち、装置の通電時に第三者によりドアが
開けられ、これがメカニカルスイッチにより検知される
と、装置のＣＰＵはＲＡＭにランダムなデータを書き込
みＲＡＭデータを破壊する。また、装置の非通電時に第
三者によりドアが開けられると、メカニカルスイッチの
出力に基づいて起動されるコンデンサ及び抵抗からなる
時定数回路の時間分、ＲＡＭのバックアップ電源を短絡
してＲＡＭへの電源供給を断つことによりＲＡＭデータ
を破壊する。

【０００４】

【発明が解決しようとする課題】このように内部に重要
なデータが記憶されている装置では、ドアを閉じたまま
第三者により筐体が壊されると、上記のメカニカルスイ
ッチが動作しないためにＲＡＭのデータが破壊されなく
なり、したがってＲＡＭの機密性の高いデータが第三者
により取り出されて解読されてしまうという問題があっ
た。したがって本発明は、第三者により故意に装置の筐
体が壊された場合でも的確に装置内部のＲＡＭのデータ
を破壊することを目的とする。

【０００５】

【課題を解決するための手段】このような課題を解決す
るために本発明は、内部電源により格納データがバック
アップされるメモリを有する端末と、端末の筐体に設け
られたドアと、ドアの開閉に連動するメカニカルスイッ
チとを備え、ドアの開放を検知するとメモリのデータを
使用不可能な状態に制御するメモリデータ制御装置にお
いて、筐体の内部に設けられかつ筐体外からの光信号を
入力して電気信号として出力する光センサと、メカニカ
ルスイッチ及び光センサの一方の出力を検出するとメモ
リのデータを使用不可能な状態に制御する制御手段とを
設けたものである。また、制御手段は、メカニカルスイ
ッチ及び光センサの一方の出力を検出するとクロックを
出力するクロック生成部と、クロック生成部のクロック
をカウントするカウンタと、カウンタのカウント出力に
基づきメモリの前記内部電源と接続される電源端子の短
絡を行う短絡手段とから構成されるものである。また、
制御手段は、メカニカルスイッチ及び光センサの一方の
出力に基づく一連の制御動作を行い該制御動作が終了す
ると、所定のリセット処理が行われない限りは再動作を
行わないものである。

【０００６】

【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明を適用した端末装置の構成
を示すブロック図である。図１において、１は端末装置
の筐体に設けられたドア、２はドア１の開放を検出する
ドア開放検出回路、３はＣＰＵ、４は機密性の高いデー
タが記憶されるＲＡＭである。

【０００７】図２はドア開放検出回路２の具体的な構成
を示すブロック図である。同図において、２１はクロッ
ク生成部、２２はクロック生成部２１の出力クロックを
カウントしてカウント値に応じた出力を各出力端子Ｑx-
n 〜Ｑx から順に出力するカウンタ、２３はカウンタ２
２の最下位出力端子Ｑx-n からの出力に基づきＣＰＵ３
へドア開放を報知するフリップフロップ（以下、Ｆ／
Ｆ）回路である。

【０００８】また、２４は装置の電源を監視する電源監
視ＩＣ、２５はＲＡＭ４へバックアップ電源を供給する
ためのバッテリ、２６は本検出回路２が動作したときに
ＲＡＭ４のバックアップ電源と本検出回路２とを分離す
るための電界効果トランジスタ、２７はＲＡＭ４のバッ
クアップ電源を短絡するためのトランジスタである。な
お、２８，２９はアンドゲート、３０，３１はオアゲー
ト、３２，３３はインバータ、ＳＲは筐体内部に配置さ
れ壊された筐体の外部から入り込む光信号を入力して電
気信号に変換する光センサ、ＳＷはドア１の開閉に連動
して接点の閉開を行うマイクロスイッチなどのメカニカ
ルスイッチである。

【０００９】ドア開放検出回路２を構成する各部には、
バッテリ２５からの電源ＶＢＡＴが常時供給されてい
る。ここで、本装置に電源が供給されていないときにド
ア１が開放されることによりメカニカルスイッチＳＷの
接点が閉じられ「Ｌ」レベルとなると、カウンタ２２の
最上位出力端子Ｑx が無出力状態の「Ｌ」レベルの場合
は、アンドゲート２８の入力側は「Ｌ」から「Ｈ」とな
るため、アンドゲート２８の出力は「Ｌ」から「Ｈ」状
態となり、これがクロック生成部２１のＥＮ（イネーブ
ル）端子に出力される。

【００１０】これにより、クロック生成部２１が起動さ
れＣＫＯＵＴ端子からクロック信号がカウンタ２２へ出
力される。一方、カウンタ２２は、電源監視ＩＣ２４の
電源未通電検出時（即ち、装置の電源５Ｖがオフされて
いるとき）で、かつメカニカルスイッチＳＷの接点が閉
じられた時または最下位出力端子Ｑx-n が「Ｈ」レベル
の条件でリセットが解除されて全出力が「Ｌ」レベルと
なる。そして、出力端子Ｑx-1 の「Ｌ」レベルによるイ
ンバータ３３の反転出力により「Ｈ」レベル信号がＩＮ
（入力）端子に供給されるため、クロック生成部２１か
らのクロックのカウントを開始し、出力端子Ｑx-n から
出力端子Ｑx の方向に順次カウント値を出力する。

【００１１】カウンタ２２の最下位出力端子Ｑx-n の出
力が「Ｈ」レベルになると、電界効果トランジスタ２６
がオフしてバッテリ２５とＲＡＭ４間が分離されるとと
もに、トランジスタ２７によりＲＡＭ４の図示しないバ
ックアップ電源端子間が短絡され、ＲＡＭ４に記憶され
ている機密データの消去が開始される。また、Ｆ／Ｆ回
路２３は、カウンタ２２の最下位出力端子Ｑx-n の出力
が「Ｈ」レベルとなった時点で出力端子Ｑを介してＣＰ
Ｕ３へ「Ｈ」レベルのドア開放報知信号ａを出力する
が、このときＣＰＵ３には通電されていないため、ＣＰ
Ｕ３による処理は行われない。

【００１２】こうしたトランジスタ２７によるＲＡＭ４
のバックアップ電源端子間の短絡に基づくＲＡＭ４のデ
ータ消去は、一般に１〜２秒程度の時間が必要である。
このため、Ｆ／Ｆ回路２３により消去時間を監視する。
即ち、ＲＡＭ４のデータ消去中は、カウンタ２２がさら
にカウントを続行してそのカウント値が出力端子Ｑx-1
に該当する値となり該端子が「Ｈ」レベルになると、こ
の信号がインバータ３３を介しカウンタ２２のＩＮ端子
に入力され該ＩＮ端子が「Ｌ」となるため、カウンタ２
２はカウント動作を停止する。また、カウンタ２２の出
力端子Ｑx-1 から「Ｈ」レベルが出力された時点でこの
信号がオアゲート３１を介してＦ／Ｆ回路２３のＣＬＲ
（クリア）端子に「Ｌ」として入力されるため、Ｆ／Ｆ
回路２３の出力端子Ｑから出力されている「Ｈ」レベル
のドア開放報知信号ａも「Ｌ」レベルとなる。

【００１３】このようにして、Ｆ／Ｆ回路２３によりＲ
ＡＭ４のデータ消去時間が、カウンタ２２が最初に出力
端子Ｑx-n へ出力してから最後に出力端子Ｑx-1 へ出力
するまでの時間として監視され、この間、ＲＡＭ４のバ
ックアップ電源端子間が短絡される。ここで、ＲＡＭ４
のデータ消去中にカウンタ２２の出力端子Ｑx-1 から
「Ｈ」レベルの信号が出力されない場合は、ＲＡＭ４の
データ消去時間が所定時間に満たないため、ＲＡＭ４の
機密データがそのまま記憶されている可能性がある。こ
うした場合は、Ｆ／Ｆ回路２３はクリアされないため、
出力端子Ｑから「Ｈ」レベルのドア開放報知信号ａの出
力が継続し、不完全消去ステータスとして出力されてい
る。

【００１４】このため、装置に電源が投入されＣＰＵ３
が起動されたときに、ＣＰＵ３はまずＦ／Ｆ回路２３の
出力端子Ｑのレベルを検出し、Ｆ／Ｆ回路２３から不完
全消去ステータスが出力されている場合は、ドア１が開
放されかつＲＡＭ４の機密データの消去が終了してない
と判断する。そして、この場合ＣＰＵ３はＲＡＭ４にラ
ンダムデータを書き込みＲＡＭ４の機密データを破壊す
る。こうした書き込み動作が終了すると、ＣＰＵ３は、
「Ｈ」レベルの消去完了信号ｂを出力する。この消去完
了信号ｂはオアゲート３１を介してＦ／Ｆ回路２３のＣ
ＬＲ（クリア）端子に「Ｌ」として入力されるため、Ｆ
／Ｆ回路２３がクリアされ出力端子Ｑから出力されてい
る「Ｈ」レベルのドア開放報知信号ａが「Ｌ」レベルと
なり、この結果、不完全消去ステータスはクリアされ
る。

【００１５】このようにして、ドア１が開放されると、
これに連動するメカニカルスイッチＳＷの接点の閉結を
検出しＲＡＭ４の機密データを消去するようにしたもの
である。また、ドア開放を検出するとクロック生成部２
１のクロックを計数して出力するカウンタ２２の出力時
間に基づきＲＡＭ４のデータを消去するようにしたの
で、従来のようにコンデンサ及び抵抗からなる時定数回
路によるばらつきの大きい消去時間よりも正確なデータ
消去時間を定めることができ、したがってデータを確実
に消去できる。また、ドア開放検出回路２によるデータ
消去が不十分な場合は、装置に電源が投入されたときに
ＣＰＵ３によりデータ消去を行うようにしたものであ
る。

【００１６】以上の動作は、ドア１の開放をメカニカル
スイッチＳＷの接点閉結により検知しＲＡＭ４のデータ
消去を行う例であるが、次に、装置の非通電時に第三者
により故意に筐体が壊され、第三者が内部のＲＡＭ４の
機密データを解読しようとした場合の動作を説明する。
装置の筐体が破壊された場合は、その破壊により光信号
が筐体内部に入り、これが図２の光センサＳＲにより検
出される。この場合、光センサＳＲがオンしてその出力
トランジスタの出力レベルが「Ｌ」レベルとなることに
より、上記したメカニカルスイッチＳＷの接点閉結時と
同様、アンドゲート２８の出力が「Ｌ」から「Ｈ」状態
となり、これがクロック生成部２１のＥＮ端子に出力さ
れ、クロック生成部２１からクロック信号が出力され
る。

【００１７】この場合、カウンタ２２もそのクロックを
入力してカウントを開始する。このカウンタ２２のカウ
ントにより、メカニカルスイッチＳＷの接点閉結時と同
様に電界効果トランジスタ２６によるバッテリ２５とＲ
ＡＭ４との間の分離及びトランジスタ２７によるＲＡＭ
４のバックアップ電源端子の短絡が行われ、ＲＡＭ４の
データが消去される。また、ＲＡＭ４のデータ消去時間
が所定時間に満たなくデータ消去が不十分な場合は、装
置電源投入後のＣＰＵ３のＦ／Ｆ回路２３の出力端子Ｑ
から出力される不完全消去ステータスに応じたＲＡＭ４
へのランダムデータの書き込み処理、及びランダムデー
タ書き込み終了後のＦ／Ｆ回路２３のクリア処理が同様
に行われる。

【００１８】ここで、カウンタ２２がカウント続行中に
カウント値が出力端子Ｑx-1 に該当する値となると、上
述したようにＩＮ端子を「Ｌ」としカウント動作を停止
させるように構成しているため、ドア１の開放時或いは
筐体破壊時にはトランジスタ２７のＲＡＭ４のバックア
ップ電源端子間の短絡によるデータの消去動作は、１回
のみに限定され、したがってデータ消去動作に伴うバッ
テリ２５の電力の消費を最低限に抑えることができる。

【００１９】また、ＲＡＭ４のバックアップ電源端子間
の短絡によるデータの消去動作は、装置に電源が投入さ
れ電源監視ＩＣ２４によりカウンタ２２のＣＬＲ（クリ
ア）端子にリセット信号を与えてカウンタ２２をリセッ
トするまでは、カウンタ２２のカウント動作は停止した
ままとなる。従って、上記データ消去動作はドア開放毎
には行われないため、工場における装置の組立時や装置
の故障により工場への戻し入れ時にドア開放が行われて
も、その都度ＲＡＭ４のバックアップ電源端子間の短絡
が行われることはなく、この結果、バッテリ２５の無用
な電力消費を抑制できる。

【００２０】また、カウンタ２２がカウント続行中に、
上述したように出力端子Ｑx-1 から「Ｈ」レベル信号を
出力すると、その出力がインバータ３３により反転され
て「Ｌ」レベルとなり、その「Ｌ」レベル出力が抵抗Ｒ
１を介してメカニカルスイッチＳＷ及び光センサＳＲの
出力トランジスタに与えられるような構成となってい
る。このため、ドア１の開放時或いは筐体破壊時にはそ
の検出時のみメカニカルスイッチＳＷ、或いは光センサ
ＳＲの出力トランジスタに電流が流れＲＡＭ４のデータ
消去後にはその電流は遮断される。したがって、バッテ
リ２５の無用な電力消費を抑えることができる。

【００２１】以上の説明は、ドア開放検出回路２を、ク
ロック生成部２１，カウンタ２２及びＦ／Ｆ回路２３な
どのハードウェアにより構成した例についての説明であ
るが、ＣＰＵ３のソフトウェア処理によっても実現する
ことができる。即ち、ＣＰＵ３は電源が供給され起動さ
れると、メカニカルスイッチＳＷの接点閉結または光セ
ンサＳＲのオンを検出し、これらの少なくとも一方が検
出されると、ＲＡＭ４にデータ「００」を書き込みＲＡ
Ｍ４の全ての機密データを消去する。

【００２２】その後、ＲＡＭ４の各エリア（所定の１エ
リアであっても良い）のデータを読み出す。そして、読
み出したデータが「００」ではない場合は上記した不完
全消去ステータスが出力されているものとして、今度は
ＲＡＭ４の全てのエリアにデータ「ＦＦ」Ｈ（１６進）
を書き込み、全てのエリアを「ＦＦ」に設定する。この
ようにして、ＣＰＵ１のソフトウェア実行によってもＲ
ＡＭ４の機密データを破壊することができる。

【００２３】

【発明の効果】以上説明したように本発明によれば、内
部電源により格納データがバックアップされるメモリを
有する端末と、端末の筐体に設けられたドアと、ドアの
開閉に連動するメカニカルスイッチとを備え、ドアの開
放を検知するとメモリのデータを使用不可能な状態に制
御するメモリデータ制御装置において、筐体の内部に設
けられ筐体外からの光信号を入力して電気信号として出
力する光センサを設け、制御手段は、メカニカルスイッ
チ及び光センサの一方の出力を検出するとメモリのデー
タを使用不可能な状態に制御するようにしたので、第三
者により故意に筐体が壊された場合でも的確にＲＡＭ
（メモリ）のデータを使用不可能な状態に破壊でき、従
って第三者によるデータの解読を防止できる。また、制
御手段は、メカニカルスイッチ及び光センサの一方の出
力に基づく一連の制御動作を行い該制御動作が終了する
と、電源投入によりリセットされない限りは再動作を行
わないようにしたので、ドアの開放時或いは筐体破壊時
には制御手段によるメモリデータの消去動作は１回のみ
に限定され、従ってデータ消去動作に伴う内部電源（バ
ッテリ）の電力消費を最低限に抑えることができる。

【図面の簡単な説明】

【図１】 本発明を適用した端末装置の構成を示すブロ
ック図である。

【図２】 端末装置内に設けられ端末の筐体ドアの開放
を検知するドア開放検出回路の構成を示すブロック図で
ある。

【符号の説明】

１…ドア、２…ドア開放検出回路、３…ＣＰＵ、４…Ｒ
ＡＭ、２１…クロック生成部、２２…カウンタ、２３…
Ｆ／Ｆ回路、２４…電源監視ＩＣ、２５…バッテリ、２
６…電界効果トランジスタ、２７…トランジスタ、２
８，２９…アンドゲート、３０，３１…オアゲート、３
２，３３…インバータ、ＳＷ…メカニカルスイッチ、Ｓ
Ｒ…光センサ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 内部電源により格納データがバックアッ
   プされるメモリを有する端末と、前記端末の筐体に設け
   られたドアと、前記ドアの開閉に連動するメカニカルス
   イッチとを備え、前記ドアの開放を検知すると前記メモ
   リのデータを使用不可能な状態に制御するメモリデータ
   制御装置において、 前記筐体の内部に設けられかつ筐体外からの光信号を入
   力して電気信号として出力する光センサと、 前記メカニカルスイッチ及び光センサの一方の出力を検
   出すると前記メモリのデータを使用不可能な状態に制御
   する制御手段とを備えたことを特徴とするメモリデータ
   制御装置。
2. 【請求項２】 請求項１において、 前記制御手段は、 前記メカニカルスイッチ及び光センサの一方の出力を検
   出するとクロックを出力するクロック生成部と、 前記クロック生成部のクロックをカウントするカウンタ
   と、 前記カウンタのカウント出力に基づき前記メモリの前記
   内部電源と接続される電源端子の短絡を行う短絡手段と
   からなることを特徴とするメモリデータ制御装置。
3. 【請求項３】 請求項１において、 前記制御手段は、前記メカニカルスイッチ及び光センサ
   の一方の出力に基づく一連の制御動作を行い該制御動作
   が終了すると、所定のリセット処理が行われない限りは
   再動作を行わないことを特徴とするメモリデータ制御装
   置。