JP3629929B2 - メモリデータ制御装置 - Google Patents
メモリデータ制御装置 Download PDFInfo
- Publication number
- JP3629929B2 JP3629929B2 JP33970597A JP33970597A JP3629929B2 JP 3629929 B2 JP3629929 B2 JP 3629929B2 JP 33970597 A JP33970597 A JP 33970597A JP 33970597 A JP33970597 A JP 33970597A JP 3629929 B2 JP3629929 B2 JP 3629929B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- terminal
- memory
- door
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
【発明の属する技術分野】
本発明は、筐体ドアの開放を検出すると内部のメモリデータを使用不能なデータに書き換えるメモリデータ制御装置に関する。
【0002】
【従来の技術】
一般に、内部に重要データが記憶されている装置では、例えば保守者により内部点検が可能なように筐体にドアが設けられ、保守者が鍵を用いてドアを開け装置内部の点検が可能になっている。しかし、第三者により故意にドアが開けられ(鍵を用いずにドアが開けられた場合)、内部のRAMに記憶されている機密性の高い重要データが取り出される恐れがあるため、ドアの開閉に連動するメカニカルスイッチを設け、第三者によりドアが開けられると、メカニカルスイッチによりこれを検出して内部のRAMに記憶されている重要データを破壊するようにしている。
【0003】
即ち、装置の通電時に第三者によりドアが開けられ、これがメカニカルスイッチにより検知されると、装置のCPUはRAMにランダムなデータを書き込みRAMデータを破壊する。また、装置の非通電時に第三者によりドアが開けられると、メカニカルスイッチの出力に基づいて起動されるコンデンサ及び抵抗からなる時定数回路の時間分、RAMのバックアップ電源を短絡してRAMへの電源供給を断つことによりRAMデータを破壊する。
【0004】
【発明が解決しようとする課題】
このように内部に重要なデータが記憶されている装置では、ドアを閉じたまま第三者により筐体が壊されると、上記のメカニカルスイッチが動作しないためにRAMのデータが破壊されなくなり、したがってRAMの機密性の高いデータが第三者により取り出されて解読されてしまうという問題があった。
したがって本発明は、第三者により故意に装置の筐体が壊された場合でも的確に装置内部のRAMのデータを破壊することを目的とする。
【0005】
【課題を解決するための手段】
このような課題を解決するために本発明は、内部電源により格納データがバックアップされるメモリを有する端末と、端末の筐体に設けられたドアと、ドアの開閉に連動するメカニカルスイッチとを備え、ドアの開放を検知するとメモリのデータを使用不可能な状態に制御するメモリデータ制御装置において、筐体の内部に設けられかつ筐体外からの光信号を入力して電気信号として出力する光センサと、メカニカルスイッチ及び光センサの一方の出力を検出するとメモリのデータを使用不可能な状態に制御する制御手段とを設け、制御手段は、さらに、メカニカルスイッチ及び光センサの一方の出力を検出するとクロックを出力するクロック生成部と、クロック生成部のクロックをカウントするカウンタと、カウンタのカウント出力に基づきメモリの前記内部電源と接続される電源端子の短絡を行う短絡手段とから構成されるものである。
また、制御手段は、メモリのデータを使用不可能な状態に制御する制御動作の終了後、メカニカルスイッチ及び光センサの一方の出力を再検出しても、所定のリセット処理が行われない限りは再度の制御動作を行わないものである。
【0006】
【発明の実施の形態】
以下、本発明について図面を参照して説明する。
図1は本発明を適用した端末装置の構成を示すブロック図である。図1において、1は端末装置の筐体に設けられたドア、2はドア1の開放を検出するドア開放検出回路、3はCPU、4は機密性の高いデータが記憶されるRAMである。
【0007】
図2はドア開放検出回路2の具体的な構成を示すブロック図である。同図において、21はクロック生成部、22はクロック生成部21の出力クロックをカウントしてカウント値に応じた出力を各出力端子Qx−n 〜Qx から順に出力するカウンタ、23はカウンタ22の最下位出力端子Qx−n からの出力に基づきCPU3へドア開放を報知するフリップフロップ(以下、F/F)回路である。
【0008】
また、24は装置の電源を監視する電源監視IC、25はRAM4へバックアップ電源を供給するためのバッテリ、26は本検出回路2が動作したときにRAM4のバックアップ電源と本検出回路2とを分離するための電界効果トランジスタ、27はRAM4のバックアップ電源を短絡するためのトランジスタである。なお、28,29はアンドゲート、30,31はオアゲート、32,33はインバータ、SRは筐体内部に配置され壊された筐体の外部から入り込む光信号を入力して電気信号に変換する光センサ、SWはドア1の開閉に連動して接点の閉開を行うマイクロスイッチなどのメカニカルスイッチである。
【0009】
ドア開放検出回路2を構成する各部には、バッテリ25からの電源VBATが常時供給されている。
ここで、本装置に電源が供給されていないときにドア1が開放されることによりメカニカルスイッチSWの接点が閉じられ「L」レベルとなると、カウンタ22の最上位出力端子Qx が無出力状態の「L」レベルの場合は、アンドゲート28の入力側は「L」から「H」となるため、アンドゲート28の出力は「L」から「H」状態となり、これがクロック生成部21のEN(イネーブル)端子に出力される。
【0010】
これにより、クロック生成部21が起動されCKOUT端子からクロック信号がカウンタ22へ出力される。一方、カウンタ22は、電源監視IC24の電源未通電検出時(即ち、装置の電源5Vがオフされているとき)で、かつメカニカルスイッチSWの接点が閉じられた時または最下位出力端子Qx−n が「H」レベルの条件でリセットが解除されて全出力が「L」レベルとなる。そして、出力端子Qx−1 の「L」レベルによるインバータ33の反転出力により「H」レベル信号がIN(入力)端子に供給されるため、クロック生成部21からのクロックのカウントを開始し、出力端子Qx−n から出力端子Qx の方向に順次カウント値を出力する。
【0011】
カウンタ22の最下位出力端子Qx−n の出力が「H」レベルになると、電界効果トランジスタ26がオフしてバッテリ25とRAM4間が分離されるとともに、トランジスタ27によりRAM4の図示しないバックアップ電源端子間が短絡され、RAM4に記憶されている機密データの消去が開始される。
また、F/F回路23は、カウンタ22の最下位出力端子Qx−n の出力が「H」レベルとなった時点で出力端子Qを介してCPU3へ「H」レベルのドア開放報知信号aを出力するが、このときCPU3には通電されていないため、CPU3による処理は行われない。
【0012】
こうしたトランジスタ27によるRAM4のバックアップ電源端子間の短絡に基づくRAM4のデータ消去は、一般に1〜2秒程度の時間が必要である。このため、F/F回路23により消去時間を監視する。
即ち、RAM4のデータ消去中は、カウンタ22がさらにカウントを続行してそのカウント値が出力端子Qx−1 に該当する値となり該端子が「H」レベルになると、この信号がインバータ33を介しカウンタ22のIN端子に入力され該IN端子が「L」となるため、カウンタ22はカウント動作を停止する。また、カウンタ22の出力端子Qx−1 から「H」レベルが出力された時点でこの信号がオアゲート31を介してF/F回路23のCLR(クリア)端子に「L」として入力されるため、F/F回路23の出力端子Qから出力されている「H」レベルのドア開放報知信号aも「L」レベルとなる。
【0013】
このようにして、F/F回路23によりRAM4のデータ消去時間が、カウンタ22が最初に出力端子Qx−n へ出力してから最後に出力端子Qx−1 へ出力するまでの時間として監視され、この間、RAM4のバックアップ電源端子間が短絡される。
ここで、RAM4のデータ消去中にカウンタ22の出力端子Qx−1 から「H」レベルの信号が出力されない場合は、RAM4のデータ消去時間が所定時間に満たないため、RAM4の機密データがそのまま記憶されている可能性がある。こうした場合は、F/F回路23はクリアされないため、出力端子Qから「H」レベルのドア開放報知信号aの出力が継続し、不完全消去ステータスとして出力されている。
【0014】
このため、装置に電源が投入されCPU3が起動されたときに、CPU3はまずF/F回路23の出力端子Qのレベルを検出し、F/F回路23から不完全消去ステータスが出力されている場合は、ドア1が開放されかつRAM4の機密データの消去が終了してないと判断する。そして、この場合CPU3はRAM4にランダムデータを書き込みRAM4の機密データを破壊する。こうした書き込み動作が終了すると、CPU3は、「H」レベルの消去完了信号bを出力する。この消去完了信号bはオアゲート31を介してF/F回路23のCLR(クリア)端子に「L」として入力されるため、F/F回路23がクリアされ出力端子Qから出力されている「H」レベルのドア開放報知信号aが「L」レベルとなり、この結果、不完全消去ステータスはクリアされる。
【0015】
このようにして、ドア1が開放されると、これに連動するメカニカルスイッチSWの接点の閉結を検出しRAM4の機密データを消去するようにしたものである。
また、ドア開放を検出するとクロック生成部21のクロックを計数して出力するカウンタ22の出力時間に基づきRAM4のデータを消去するようにしたので、従来のようにコンデンサ及び抵抗からなる時定数回路によるばらつきの大きい消去時間よりも正確なデータ消去時間を定めることができ、したがってデータを確実に消去できる。
また、ドア開放検出回路2によるデータ消去が不十分な場合は、装置に電源が投入されたときにCPU3によりデータ消去を行うようにしたものである。
【0016】
以上の動作は、ドア1の開放をメカニカルスイッチSWの接点閉結により検知しRAM4のデータ消去を行う例であるが、次に、装置の非通電時に第三者により故意に筐体が壊され、第三者が内部のRAM4の機密データを解読しようとした場合の動作を説明する。
装置の筐体が破壊された場合は、その破壊により光信号が筐体内部に入り、これが図2の光センサSRにより検出される。
この場合、光センサSRがオンしてその出力トランジスタの出力レベルが「L」レベルとなることにより、上記したメカニカルスイッチSWの接点閉結時と同様、アンドゲート28の出力が「L」から「H」状態となり、これがクロック生成部21のEN端子に出力され、クロック生成部21からクロック信号が出力される。
【0017】
この場合、カウンタ22もそのクロックを入力してカウントを開始する。このカウンタ22のカウントにより、メカニカルスイッチSWの接点閉結時と同様に電界効果トランジスタ26によるバッテリ25とRAM4との間の分離及びトランジスタ27によるRAM4のバックアップ電源端子の短絡が行われ、RAM4のデータが消去される。
また、RAM4のデータ消去時間が所定時間に満たなくデータ消去が不十分な場合は、装置電源投入後のCPU3のF/F回路23の出力端子Qから出力される不完全消去ステータスに応じたRAM4へのランダムデータの書き込み処理、及びランダムデータ書き込み終了後のF/F回路23のクリア処理が同様に行われる。
【0018】
ここで、カウンタ22がカウント続行中にカウント値が出力端子Qx−1 に該当する値となると、上述したようにIN端子を「L」としカウント動作を停止させるように構成しているため、ドア1の開放時或いは筐体破壊時にはトランジスタ27のRAM4のバックアップ電源端子間の短絡によるデータの消去動作は、1回のみに限定され、したがってデータ消去動作に伴うバッテリ25の電力の消費を最低限に抑えることができる。
【0019】
また、RAM4のバックアップ電源端子間の短絡によるデータの消去動作は、装置に電源が投入され電源監視IC24によりカウンタ22のCLR(クリア)端子にリセット信号を与えてカウンタ22をリセットするまでは、カウンタ22のカウント動作は停止したままとなる。従って、上記データ消去動作はドア開放毎には行われないため、工場における装置の組立時や装置の故障により工場への戻し入れ時にドア開放が行われても、その都度RAM4のバックアップ電源端子間の短絡が行われることはなく、この結果、バッテリ25の無用な電力消費を抑制できる。
【0020】
また、カウンタ22がカウント続行中に、上述したように出力端子Qx−1 から「H」レベル信号を出力すると、その出力がインバータ33により反転されて「L」レベルとなり、その「L」レベル出力が抵抗R1を介してメカニカルスイッチSW及び光センサSRの出力トランジスタに与えられるような構成となっている。このため、ドア1の開放時或いは筐体破壊時にはその検出時のみメカニカルスイッチSW、或いは光センサSRの出力トランジスタに電流が流れRAM4のデータ消去後にはその電流は遮断される。したがって、バッテリ25の無用な電力消費を抑えることができる。
【0021】
以上の説明は、ドア開放検出回路2を、クロック生成部21,カウンタ22及びF/F回路23などのハードウェアにより構成した例についての説明であるが、CPU3のソフトウェア処理によっても実現することができる。
即ち、CPU3は電源が供給され起動されると、メカニカルスイッチSWの接点閉結または光センサSRのオンを検出し、これらの少なくとも一方が検出されると、RAM4にデータ「00」を書き込みRAM4の全ての機密データを消去する。
【0022】
その後、RAM4の各エリア(所定の1エリアであっても良い)のデータを読み出す。そして、読み出したデータが「00」ではない場合は上記した不完全消去ステータスが出力されているものとして、今度はRAM4の全てのエリアにデータ「FF」H(16進)を書き込み、全てのエリアを「FF」に設定する。このようにして、CPU1のソフトウェア実行によってもRAM4の機密データを破壊することができる。
【0023】
【発明の効果】
以上説明したように本発明によれば、内部電源により格納データがバックアップされるメモリを有する端末と、端末の筐体に設けられたドアと、ドアの開閉に連動するメカニカルスイッチとを備え、ドアの開放を検知するとメモリのデータを使用不可能な状態に制御するメモリデータ制御装置において、筐体の内部に設けられ筐体外からの光信号を入力して電気信号として出力する光センサを設け、制御手段は、メカニカルスイッチ及び光センサの一方の出力を検出するとメモリのデータを使用不可能な状態に制御するようにしたので、第三者により故意に筐体が壊された場合でも的確にRAM(メモリ)のデータを使用不可能な状態に破壊でき、従って第三者によるデータの解読を防止できる。
また、制御手段は、メカニカルスイッチ及び光センサの一方の出力に基づく一連の制御動作を行い該制御動作が終了すると、電源投入によりリセットされない限りは再動作を行わないようにしたので、ドアの開放時或いは筐体破壊時には制御手段によるメモリデータの消去動作は1回のみに限定され、従ってデータ消去動作に伴う内部電源(バッテリ)の電力消費を最低限に抑えることができる。
【図面の簡単な説明】
【図1】本発明を適用した端末装置の構成を示すブロック図である。
【図2】端末装置内に設けられ端末の筐体ドアの開放を検知するドア開放検出回路の構成を示すブロック図である。
【符号の説明】
1…ドア、2…ドア開放検出回路、3…CPU、4…RAM、21…クロック生成部、22…カウンタ、23…F/F回路、24…電源監視IC、25…バッテリ、26…電界効果トランジスタ、27…トランジスタ、28,29…アンドゲート、30,31…オアゲート、32,33…インバータ、SW…メカニカルスイッチ、SR…光センサ。
Claims (2)
- 内部電源により格納データがバックアップされるメモリを有する端末と、前記端末の筐体に設けられたドアと、前記ドアの開閉に連動するメカニカルスイッチとを備え、前記ドアの開放を検知すると前記メモリのデータを使用不可能な状態に制御するメモリデータ制御装置において、
前記筐体の内部に設けられかつ筐体外からの光信号を入力して電気信号として出力する光センサと、
前記メカニカルスイッチ及び光センサの一方の出力を検出すると前記メモリのデータを使用不可能な状態に制御する制御手段と
を備え、前記制御手段は、
前記メカニカルスイッチ及び光センサの一方の出力を検出するとクロックを出力するクロック生成部と、
前記クロック生成部のクロックをカウントするカウンタと、
前記カウンタのカウント出力に基づき前記メモリの前記内部電源と接続される電源端子の短絡を行う短絡手段と
からなることを特徴とするメモリデータ制御装置。 - 内部電源により格納データがバックアップされるメモリを有する端末と、前記端末の筐体に設けられたドアと、前記ドアの開閉に連動するメカニカルスイッチとを備え、前記ドアの開放を検知すると前記メモリのデータを使用不可能な状態に制御するメモリデータ制御装置において、
前記筐体の内部に設けられかつ筐体外からの光信号を入力して電気信号として出力する光センサと、
前記メカニカルスイッチ及び光センサの一方の出力を検出すると前記メモリのデータを使用不可能な状態に制御する制御動作を行う制御手段と
を備え、前記制御手段は、前記制御動作の終了後、前記メカニカルスイッチ及び光センサの一方の出力を再検出しても、所定のリセット処理が行われない限りは再度の制御動作を行わないことを特徴とするメモリデータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33970597A JP3629929B2 (ja) | 1997-12-10 | 1997-12-10 | メモリデータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33970597A JP3629929B2 (ja) | 1997-12-10 | 1997-12-10 | メモリデータ制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004303192A Division JP4244905B2 (ja) | 2004-10-18 | 2004-10-18 | メモリデータ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11175405A JPH11175405A (ja) | 1999-07-02 |
JP3629929B2 true JP3629929B2 (ja) | 2005-03-16 |
Family
ID=18330033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33970597A Expired - Lifetime JP3629929B2 (ja) | 1997-12-10 | 1997-12-10 | メモリデータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3629929B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002007215A (ja) * | 2000-06-16 | 2002-01-11 | Fujitsu Kiden Ltd | 電子機器の改ざん防止装置 |
JP5084379B2 (ja) * | 2007-07-12 | 2012-11-28 | 富士通コンポーネント株式会社 | 信号検出回路および信号検出方法、ならびに状態検出回路 |
JP6664077B2 (ja) * | 2017-06-06 | 2020-03-13 | パナソニックIpマネジメント株式会社 | 光照射装置 |
-
1997
- 1997-12-10 JP JP33970597A patent/JP3629929B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11175405A (ja) | 1999-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11146572A (ja) | 無停止電源システム並びにこれに用いる被バックアップ装置及びコンピュータを被バックアップ装置として動作させるためのプログラムを記録した記録媒体 | |
US20110110171A1 (en) | Powerless external event detection device | |
EP1542180B1 (en) | Electronic data processing device | |
CN105389525A (zh) | 刀片服务器的管理方法和系统 | |
JP3629929B2 (ja) | メモリデータ制御装置 | |
JP4244905B2 (ja) | メモリデータ制御装置 | |
KR980004952A (ko) | 강유전체 랜덤 액세서 메모리의 비휘발성 유지 장치 및 방법 | |
KR101551817B1 (ko) | 메모리 삭제 방법 및 이를 위한 장치 | |
JPS6316314A (ja) | 無停電電源装置のインタ−フエイス装置 | |
CN111612934B (zh) | 记录是否从电路基板卸下外壳的外壳开封记录装置及系统 | |
JP2007175373A (ja) | 電子機器の蓋開閉検出方法および蓋固定機構 | |
US20230376619A1 (en) | Tamper and zeroization response unit | |
WO2022222041A1 (en) | Tamper detection memory save with delay | |
JPS6134777A (ja) | メモリパツクを備えた電子機器 | |
JPH0124799Y2 (ja) | ||
JPH0612579A (ja) | 電子機器の取外し監視装置 | |
KR20040044023A (ko) | 메모리 데이터 관리장치 및 방법 | |
JPH0517082A (ja) | エレベータの制御装置 | |
JP2000029545A (ja) | 直流電圧パワ―パック | |
JPH05233107A (ja) | 電源制御装置 | |
JP3053270B2 (ja) | 電源バックアップ方法及びその装置 | |
JPH0816480A (ja) | メモリーカード | |
JP2913133B2 (ja) | 磁気ヘッド及びカードリーダ装置 | |
JPH06105018B2 (ja) | 電子錠装置の暗証番号変更方法 | |
JPH057677Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040506 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |