JPH11175114A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH11175114A JPH11175114A JP36232097A JP36232097A JPH11175114A JP H11175114 A JPH11175114 A JP H11175114A JP 36232097 A JP36232097 A JP 36232097A JP 36232097 A JP36232097 A JP 36232097A JP H11175114 A JPH11175114 A JP H11175114A
- Authority
- JP
- Japan
- Prior art keywords
- plc
- program
- position information
- device register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】ＰＬＣにロードするメモリを追加することな
く、アプリケーションプログラマが作成したプログラム
の画面位置情報をロードすることが可能なプログラマブ
ルコントローラを提供することにある。 【解決手段】図式表現可能なプログラマブルコントロー
ラにおいて、アプリケーションプログラマがプログラム
するデバイスレジスタの物理アドレスの中に、そのデバ
イスレジスタを図式表示するための位置情報をマイクロ
プロセッサのアドレス信号ラインの未使用ビットに追加
し、マイクロプロセッサのアドレス信号ラインに定出力
ロジック手段を追加したものである。
く、アプリケーションプログラマが作成したプログラム
の画面位置情報をロードすることが可能なプログラマブ
ルコントローラを提供することにある。 【解決手段】図式表現可能なプログラマブルコントロー
ラにおいて、アプリケーションプログラマがプログラム
するデバイスレジスタの物理アドレスの中に、そのデバ
イスレジスタを図式表示するための位置情報をマイクロ
プロセッサのアドレス信号ラインの未使用ビットに追加
し、マイクロプロセッサのアドレス信号ラインに定出力
ロジック手段を追加したものである。
Description
【０００１】
【発明の属する技術分野】本発明はプロセス制御に使用
されるプログラマブルコントローラ（以下ＰＬＣと称
す）の物理アドレス参照方式に係わるプログラマブルコ
ントローラに関するものである。
されるプログラマブルコントローラ（以下ＰＬＣと称
す）の物理アドレス参照方式に係わるプログラマブルコ
ントローラに関するものである。
【０００２】
【従来の技術】図式表現可能なＰＬＣを使用したプロセ
ス制御用アプリケーションプログラムを作成する場合、
プログラム開発支援用コンソール（以下ＰＣと称す）を
使用するのが一般的である。この場合、ＰＬＣが実行す
るために必要な機械語コード以外に図式表現に必要な画
面位置情報がＰＣにより作成され、ＰＬＣにロードさ
れ、実行される。画面位置情報はＰＬＣの実行に直接関
係ないため、またＰＬＣ側のメモリ節約のため省略する
場合があったが、この場合アプリケーションプログラム
の再現性に欠けており、プログラマが作成したとおりの
プログラム画面ならない場合が多く、プログラムデバッ
グ時に問題が発生していた。このためＰＬＣ側のメモリ
に画面情報をロードし、ＰＣ上の記憶メデイアであるフ
ロッピーデイスクの紛失にも対応可能とすることもでき
るが、プログラムコードが大きくなり、またメモリを多
く必要とし、少ないメモリでは不可能であった。
ス制御用アプリケーションプログラムを作成する場合、
プログラム開発支援用コンソール（以下ＰＣと称す）を
使用するのが一般的である。この場合、ＰＬＣが実行す
るために必要な機械語コード以外に図式表現に必要な画
面位置情報がＰＣにより作成され、ＰＬＣにロードさ
れ、実行される。画面位置情報はＰＬＣの実行に直接関
係ないため、またＰＬＣ側のメモリ節約のため省略する
場合があったが、この場合アプリケーションプログラム
の再現性に欠けており、プログラマが作成したとおりの
プログラム画面ならない場合が多く、プログラムデバッ
グ時に問題が発生していた。このためＰＬＣ側のメモリ
に画面情報をロードし、ＰＣ上の記憶メデイアであるフ
ロッピーデイスクの紛失にも対応可能とすることもでき
るが、プログラムコードが大きくなり、またメモリを多
く必要とし、少ないメモリでは不可能であった。
【０００３】
【発明が解決しようとする課題】前記ＰＬＣのデバイス
レジスタのメモリアドレスを参照するためには物理アド
レス以外に画面位置情報が無いと、プログラマが作成し
たとおりのプログラム画面が再現されず、プログラム画
面のコメント情報と重なってしまい、プログラムデバッ
グ上の問題となる。また画面位置情報を別のメモリ領域
に確保すると、その分だけメモリが余分に必要となる。
本発明は上述した点に鑑みて創案されたもので、その目
的とするところは、これらの欠点を解決し、ＰＬＣにロ
ードするメモリを追加することなく、アプリケーション
プログラマが作成したプログラムの画面位置情報をロー
ドすることが可能で、この結果プログラムのデバッグ環
境をおとすことないプログラマブルコントローラを提供
することにある。
レジスタのメモリアドレスを参照するためには物理アド
レス以外に画面位置情報が無いと、プログラマが作成し
たとおりのプログラム画面が再現されず、プログラム画
面のコメント情報と重なってしまい、プログラムデバッ
グ上の問題となる。また画面位置情報を別のメモリ領域
に確保すると、その分だけメモリが余分に必要となる。
本発明は上述した点に鑑みて創案されたもので、その目
的とするところは、これらの欠点を解決し、ＰＬＣにロ
ードするメモリを追加することなく、アプリケーション
プログラマが作成したプログラムの画面位置情報をロー
ドすることが可能で、この結果プログラムのデバッグ環
境をおとすことないプログラマブルコントローラを提供
することにある。
【０００４】
【課題を解決するための手段】つまり、その目的を達成
するための手段は、図式表現可能なプログラマブルコン
トローラにおいて、アプリケーションプログラマがプロ
グラムするデバイスレジスタの物理アドレスの中に、そ
のデバイスレジスタを図式表示するための位置情報をマ
イクロプロセッサのアドレス信号ラインの未使用ビット
に設けたことにある。すなわち、マイクロプロセッサの
アドレス信号ラインに定出力ロジック手段を設け、本ビ
ット位置に前記画面位置情報を出力させるもので、本発
明を使用しても前記定出力ロジック手段による物理的な
メモリアクセスに変化は無い。従ってＰＣがコンパイル
した結果の画面位置情報をメモリアドレス情報に追加す
ることにより、余分なメモリを使用せずに前記課題を解
決することができる。以下、本発明の一実施例を図面に
基づいて詳述する。
するための手段は、図式表現可能なプログラマブルコン
トローラにおいて、アプリケーションプログラマがプロ
グラムするデバイスレジスタの物理アドレスの中に、そ
のデバイスレジスタを図式表示するための位置情報をマ
イクロプロセッサのアドレス信号ラインの未使用ビット
に設けたことにある。すなわち、マイクロプロセッサの
アドレス信号ラインに定出力ロジック手段を設け、本ビ
ット位置に前記画面位置情報を出力させるもので、本発
明を使用しても前記定出力ロジック手段による物理的な
メモリアクセスに変化は無い。従ってＰＣがコンパイル
した結果の画面位置情報をメモリアドレス情報に追加す
ることにより、余分なメモリを使用せずに前記課題を解
決することができる。以下、本発明の一実施例を図面に
基づいて詳述する。
【０００５】
【発明の実施の形態】図１はＰＬＣのＣＰＵユニットの
内部ブロック図であり、ＭＰＵ１はリードオンリメモリ
（以下ＲＯＭと称す）２に書かれたシステムプログラム
をランダムアクセスメモリ（以下ＲＡＭと称す）３を使
用して実行し、アプリケーションプログラマが意図する
プログラムを実行させるのが目的である。ＭＰＵ１が出
力するアドレス信号のうち上位ビットはデコーダ回路
（ＤＥＣ）４によりデコードされ、ＲＯＭ２、ＲＡＭ３
や外部インタフェース回路（以下ＥＩ／Ｆと称す）５の
セレクト信号として使用される。一方、ＭＰＵ１が出力
するアドレス信号のうち、一例として示すと、上位ビッ
ト（高位ビット）１１はＲＯＭ２，ＲＡＭ３，ＥＩ／Ｆ
５への選択信号を作成するために使用し、下位ビット
（低位ビット）１３はそのままＲＯＭ２、ＲＡＭ３や外
部インタフェース回路５のローカルアドレス信号として
使用され、ＭＰＵ１が使用していない中位ビット（画面
位置情報）１２のアドレスビットに定出力ロジック手段
としての定出力ロジック回路（Ｘ−Ｌ）６を設け、ＭＰ
Ｕ１が出力するアドレス信号がＭＰＵ１から外部に影響
を与えないものとする。
内部ブロック図であり、ＭＰＵ１はリードオンリメモリ
（以下ＲＯＭと称す）２に書かれたシステムプログラム
をランダムアクセスメモリ（以下ＲＡＭと称す）３を使
用して実行し、アプリケーションプログラマが意図する
プログラムを実行させるのが目的である。ＭＰＵ１が出
力するアドレス信号のうち上位ビットはデコーダ回路
（ＤＥＣ）４によりデコードされ、ＲＯＭ２、ＲＡＭ３
や外部インタフェース回路（以下ＥＩ／Ｆと称す）５の
セレクト信号として使用される。一方、ＭＰＵ１が出力
するアドレス信号のうち、一例として示すと、上位ビッ
ト（高位ビット）１１はＲＯＭ２，ＲＡＭ３，ＥＩ／Ｆ
５への選択信号を作成するために使用し、下位ビット
（低位ビット）１３はそのままＲＯＭ２、ＲＡＭ３や外
部インタフェース回路５のローカルアドレス信号として
使用され、ＭＰＵ１が使用していない中位ビット（画面
位置情報）１２のアドレスビットに定出力ロジック手段
としての定出力ロジック回路（Ｘ−Ｌ）６を設け、ＭＰ
Ｕ１が出力するアドレス信号がＭＰＵ１から外部に影響
を与えないものとする。
【０００６】ＭＰＵ１から出力されるデータ信号は、Ｒ
ＯＭ２、ＲＡＭ３やＥＩ／Ｆ５を経由して図示していな
い入出力ユニットやＰＣなどに接続され、さらに外部回
路に接続され、プロセス制御に使用される。図２
（ａ），（ｂ）は本実施例で使用したＭＰＵの一実施例
を示す説明図であり、図（ａ）はＭＰＵ１のアドレス信
号３２ビットを並べたもので、高位６ビット１１はＲＯ
Ｍ２，ＲＡＭ３，ＥＩ／Ｆ５への選択信号を作成するた
めに使用し、低位１６ビットはＲＯＭ２，ＲＡＭ３，Ｅ
Ｉ／Ｆ５内部ローカルアドレスとして使用し、中位ビッ
ト１２としての１０ビットを画面位置情報として使用し
ている。図（ｂ）の画面位置情報１２をさらに上位５ビ
ットと下位５ビットに分割し、上位はライン番号１４を
表し、下位はカラム番号１５を表し、ＰＣ上のプログラ
ミング情報として割当てている。
ＯＭ２、ＲＡＭ３やＥＩ／Ｆ５を経由して図示していな
い入出力ユニットやＰＣなどに接続され、さらに外部回
路に接続され、プロセス制御に使用される。図２
（ａ），（ｂ）は本実施例で使用したＭＰＵの一実施例
を示す説明図であり、図（ａ）はＭＰＵ１のアドレス信
号３２ビットを並べたもので、高位６ビット１１はＲＯ
Ｍ２，ＲＡＭ３，ＥＩ／Ｆ５への選択信号を作成するた
めに使用し、低位１６ビットはＲＯＭ２，ＲＡＭ３，Ｅ
Ｉ／Ｆ５内部ローカルアドレスとして使用し、中位ビッ
ト１２としての１０ビットを画面位置情報として使用し
ている。図（ｂ）の画面位置情報１２をさらに上位５ビ
ットと下位５ビットに分割し、上位はライン番号１４を
表し、下位はカラム番号１５を表し、ＰＣ上のプログラ
ミング情報として割当てている。
【０００７】図３はＰＣのＣＲＴ管面を表しており縦位
置をライン番号、横位置をカラム番号で表しプログラマ
がプログラミングした位置情報を記憶するための手段を
提供している。図４（ａ），（ｂ）は図３に示すＣＲＴ
管面に表示されたもので、図（ａ）はデバイスレジスタ
ａ，ｂ，ｃ，ｄ，ｅ，ｆを使用した簡単な計算を実行す
るプログラム例を表わしており、各デバイスレジスタが
設定されたＣＲＴ管面位置がデバイスレジスタの物理的
なメモリアドレスと同時に設定することが可能である。
ここで、２０はコメント（係数値）、２１〜２６はデバ
イスレジスタ、２７は乗算シンボル、２８は加算シンボ
ル、２９は除算シンボル、３０は減算シンボルである。
図（ｂ）は図（ａ）のプログラム例のデバイスレジス
タ、ｃ以降を右に１カラム分だけずらしたもので、デバ
イスレジスタ、ｂの右側にプログラムの注釈として”係
数値”の文字列を追加した場合の例である。これによっ
て、注釈としての”係数値”２０と言う文字列とデバイ
スレジスタ２３が重なりあって見えなくなることが避け
られる。
置をライン番号、横位置をカラム番号で表しプログラマ
がプログラミングした位置情報を記憶するための手段を
提供している。図４（ａ），（ｂ）は図３に示すＣＲＴ
管面に表示されたもので、図（ａ）はデバイスレジスタ
ａ，ｂ，ｃ，ｄ，ｅ，ｆを使用した簡単な計算を実行す
るプログラム例を表わしており、各デバイスレジスタが
設定されたＣＲＴ管面位置がデバイスレジスタの物理的
なメモリアドレスと同時に設定することが可能である。
ここで、２０はコメント（係数値）、２１〜２６はデバ
イスレジスタ、２７は乗算シンボル、２８は加算シンボ
ル、２９は除算シンボル、３０は減算シンボルである。
図（ｂ）は図（ａ）のプログラム例のデバイスレジス
タ、ｃ以降を右に１カラム分だけずらしたもので、デバ
イスレジスタ、ｂの右側にプログラムの注釈として”係
数値”の文字列を追加した場合の例である。これによっ
て、注釈としての”係数値”２０と言う文字列とデバイ
スレジスタ２３が重なりあって見えなくなることが避け
られる。
【０００８】図５（ａ），（ｂ）は図４（ａ），（ｂ）
のアプリケーションプログラムコード表であり、３１は
命令コード、３２はデバイスレジスタ名称、３３はライ
ン番号、３４はカラム番号である。図５（ａ），（ｂ）
において、ＰＬＣ内のＲＡＭ３にロードされたプログラ
ムコードを表したもので、ＭＰＵ１が実行するためのデ
バイスレジスタメモリの物理アドレスにプログラム位置
情報が付加されるが、図１の定出力ロジック回路６によ
りメモリの動作上には支障をきたさない。各命令コード
にはデバイスレジスタの物理アドレスであるレジスタ名
称のほか、（）内で示した画面位置情報を記憶してい
る。図５（ａ）は図４（ａ）でプログラムした場合のプ
ログラムコードをあらわし、図５（ｂ）は図４（ｂ）で
プログラムした場合のプログラムコードを表しており、
３番目の命令コード以降の画面位置情報が違っており、
実行コードと物理的なメモリアドレスはまったく同じで
あり、ＰＬＣの動作上では変りがない。
のアプリケーションプログラムコード表であり、３１は
命令コード、３２はデバイスレジスタ名称、３３はライ
ン番号、３４はカラム番号である。図５（ａ），（ｂ）
において、ＰＬＣ内のＲＡＭ３にロードされたプログラ
ムコードを表したもので、ＭＰＵ１が実行するためのデ
バイスレジスタメモリの物理アドレスにプログラム位置
情報が付加されるが、図１の定出力ロジック回路６によ
りメモリの動作上には支障をきたさない。各命令コード
にはデバイスレジスタの物理アドレスであるレジスタ名
称のほか、（）内で示した画面位置情報を記憶してい
る。図５（ａ）は図４（ａ）でプログラムした場合のプ
ログラムコードをあらわし、図５（ｂ）は図４（ｂ）で
プログラムした場合のプログラムコードを表しており、
３番目の命令コード以降の画面位置情報が違っており、
実行コードと物理的なメモリアドレスはまったく同じで
あり、ＰＬＣの動作上では変りがない。
【０００９】図６はＰＬＣ内のアプリケーションプログ
ラムをＰＣのＣＲＴ管面に表示するためのプログラムの
フローチャートを表したもので、ＰＬＣ内図５（ａ）の
アプリケーションプログラムをＰＬＣからＰＣへ逆ロー
ドする時に、デバイスアドレス部分を物理メモリアドレ
スと画面位置情報に分離し、デバイスアドレスはデバイ
ス名に変換し、画面位置情報はＣＲＴ管面位置に変換し
表示するものである。以下にその流れを説明する。
ラムをＰＣのＣＲＴ管面に表示するためのプログラムの
フローチャートを表したもので、ＰＬＣ内図５（ａ）の
アプリケーションプログラムをＰＬＣからＰＣへ逆ロー
ドする時に、デバイスアドレス部分を物理メモリアドレ
スと画面位置情報に分離し、デバイスアドレスはデバイ
ス名に変換し、画面位置情報はＣＲＴ管面位置に変換し
表示するものである。以下にその流れを説明する。
【００１０】図６において、ＰＣよりＰＬＣ内にロード
されているプログラムを画面表示する場合、まずＰＣと
ＰＬＣとの間をＲＳ２３２Ｃケーブル等にて接続し、Ｐ
Ｃ内のモニタプログラムを使用して表示開始する。
（ａ） 本プログラムが実行されると、まずＰＬＣーＰＣ間の通
信が開始され、（ｂ） ＰＬＣ内にロードされているプログラムをＰＣに逆ロー
ドする。（ｃ） 逆ロードされるプログラムは一命令毎に逆アセンブルさ
れるのでデバイスレジスタアドレス部分は命令コード毎
に判別がつくのでデバイスレジスタアドレスの参照命令
（ｄ）かどうか判断し、Ｙｅｓであればアドレス部を取
り出し（ｆ）、画面位置情報部を削除することによりデ
バイスレジスタの物理アドレスを作成することが可能で
ある。（ｇ）また、デバイスレジスタアドレスより画面
位置情報部を取り出し、（ｈ）
されているプログラムを画面表示する場合、まずＰＣと
ＰＬＣとの間をＲＳ２３２Ｃケーブル等にて接続し、Ｐ
Ｃ内のモニタプログラムを使用して表示開始する。
（ａ） 本プログラムが実行されると、まずＰＬＣーＰＣ間の通
信が開始され、（ｂ） ＰＬＣ内にロードされているプログラムをＰＣに逆ロー
ドする。（ｃ） 逆ロードされるプログラムは一命令毎に逆アセンブルさ
れるのでデバイスレジスタアドレス部分は命令コード毎
に判別がつくのでデバイスレジスタアドレスの参照命令
（ｄ）かどうか判断し、Ｙｅｓであればアドレス部を取
り出し（ｆ）、画面位置情報部を削除することによりデ
バイスレジスタの物理アドレスを作成することが可能で
ある。（ｇ）また、デバイスレジスタアドレスより画面
位置情報部を取り出し、（ｈ）
【００１１】ＣＲＴ管面のライン番号とカラム番号を作
り出すことが可能である。一方、デバイスレジスタを参
照しない命令の場合は前回表示位置から算出することが
出来る。（ｅ） 画面表示位置が確定すれば命令コードを再び取り出し
（ｉ） その命令コードに相当するシンボルをＣＲＴの表示位置
に表示することができる。（ｊ） さらに指定した画面のなかで、命令コードがなくなるま
で逆ロードを繰返すことによりＰＣ内にロードされたプ
ログラムの画面表示が可能となる。命令コードが終了コ
ードか確認し、（ｋ） 終了コードであれば通信を終了し、（ｍ） 総てが終了する。（ｎ）
り出すことが可能である。一方、デバイスレジスタを参
照しない命令の場合は前回表示位置から算出することが
出来る。（ｅ） 画面表示位置が確定すれば命令コードを再び取り出し
（ｉ） その命令コードに相当するシンボルをＣＲＴの表示位置
に表示することができる。（ｊ） さらに指定した画面のなかで、命令コードがなくなるま
で逆ロードを繰返すことによりＰＣ内にロードされたプ
ログラムの画面表示が可能となる。命令コードが終了コ
ードか確認し、（ｋ） 終了コードであれば通信を終了し、（ｍ） 総てが終了する。（ｎ）
【００１２】
【発明の効果】以上説明したように本発明によれば、Ｐ
ＬＣにロードするメモリを追加することなくアプリケー
ションプログラマが作成したプログラムの画面位置情報
をロードすることが可能であり、この結果プログラムの
デバッグ環境をおとすことなく開発に専念することが可
能となり、実用上、極めて有用性の高いものである。
ＬＣにロードするメモリを追加することなくアプリケー
ションプログラマが作成したプログラムの画面位置情報
をロードすることが可能であり、この結果プログラムの
デバッグ環境をおとすことなく開発に専念することが可
能となり、実用上、極めて有用性の高いものである。
【図１】ＣＰＵユニット内部ブロック図である。
【図２】ＭＰＵアドレスビット構成図である。
【図３】ＣＲＴの画面情報構成図である。
【図４】簡単なプログラミングの１例である。
【図５】図４のアプリケーションプログラムコードの構
成図である。
成図である。
【図６】ＣＲＴ管面に表示するためのプログラムフロー
チャートである。
チャートである。
１ マイクロプロセッサ（ＭＰＵ） ２ リードオンリメモリ（ＲＯＭ） ３ ランダムアクセスメモリ（ＲＡＭ） ４ アドレスデコーダ ５ 外部インタフェース回路 ６ 定出力ロジック回路 ７ アドレスバス ８ データバス ９ デコーダ出力線 １１ 高位ビット １２ 画面位置情報 １３ 低位ビット １４ ライン番号 １５ カラム番号 ２０ コメント ２１ デバイスレジスタａ ２２ デバイスレジスタｂ ２３ デバイスレジスタｃ ２４ デバイスレジスタｄ ２５ デバイスレジスタｅ ２６ デバイスレジスタｆ ２７ 乗算シンボル ２８ 加算シンボル ２９ 除算シンボル ３０ 減算算シンボル ３１ 命令コード ３２ デバイスレジスタ名称 ３３ ライン番号 ３４ カラム番号
Claims (1)
- 【請求項１】 図式表現可能なプログラマブルコントロ
ーラにおいて、アプリケーションプログラマがプログラ
ムするデバイスレジスタの物理アドレスの中に、そのデ
バイスレジスタを図式表示するための位置情報をマイク
ロプロセッサのアドレス信号ラインの未使用ビットに、
マイクロプロセッサのアドレス信号ラインに定出力ロジ
ック手段を設けたことを特徴とするプログラマブルコン
トローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36232097A JPH11175114A (ja) | 1997-12-12 | 1997-12-12 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36232097A JPH11175114A (ja) | 1997-12-12 | 1997-12-12 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11175114A true JPH11175114A (ja) | 1999-07-02 |
Family
ID=18476549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36232097A Pending JPH11175114A (ja) | 1997-12-12 | 1997-12-12 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11175114A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8949382B2 (en) * | 2003-02-26 | 2015-02-03 | Siemens Industry, Inc. | Systems, devices, and methods for network wizards |
-
1997
- 1997-12-12 JP JP36232097A patent/JPH11175114A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8949382B2 (en) * | 2003-02-26 | 2015-02-03 | Siemens Industry, Inc. | Systems, devices, and methods for network wizards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02123468A (ja) | コンピユータ支援作図システムにおける作図方法 | |
| KR20060128747A (ko) | 프로그램 생성 장치, 프로그램 생성 방법 및 프로그램 | |
| JPH08221107A (ja) | シーケンス制御プログラム作成装置 | |
| JPH11175114A (ja) | プログラマブルコントローラ | |
| JP2862369B2 (ja) | 画像表示制御装置 | |
| US7013381B2 (en) | Function-variable type digital signal processing apparatus, and method of and program for controlling the same | |
| JP5028644B2 (ja) | 電子式計算機および計算機制御プログラム | |
| JPS6051903A (ja) | プロセス制御プログラムの作成方法 | |
| JP2897748B2 (ja) | キーボード装置 | |
| JP2653409B2 (ja) | プログラマブルコントローラのプログラム開発装置 | |
| JPH03109603A (ja) | プログラマブルコントローラのプログラミング装置 | |
| JP2761316B2 (ja) | ラダー図作成装置 | |
| JP3705263B2 (ja) | シーケンサ | |
| JPS63177205A (ja) | プログラマブルコントロ−ラのプログラミング装置 | |
| JPS63276637A (ja) | デバッグプログラム内メモリ内容演算処理方式 | |
| JPH04326124A (ja) | フローチャート生成装置 | |
| JPH0959360A (ja) | 文書処理装置及び文字列に対する修飾情報の配置方法 | |
| JPH03108057A (ja) | 文書処理装置 | |
| JPH11191072A (ja) | デバッグのブレイク処理方法及びデバッグ処理装置 | |
| JPH05289712A (ja) | 言語変換装置 | |
| JPH0693236B2 (ja) | 小型電子式計算機 | |
| JPH0199128A (ja) | 情報処理操作卓 | |
| WO1990001734A1 (en) | Trace control method for pc | |
| JPS62295180A (ja) | 画面作成支援手法 | |
| JP2002304292A (ja) | シミュレーション方法、その方法をコンピュータに実行させるプログラムおよびそのプログラムを記録した記録媒体 |