JPH11163400A

JPH11163400A - 半導体発光素子およびその製造方法

Info

Publication number: JPH11163400A
Application number: JP25566798A
Authority: JP
Inventors: Kousuke Nishimura; 公佐西村; Yasuyuki Nagao; 康之長尾
Original assignee: KDD Corp
Current assignee: KDDI Corp
Priority date: 1997-09-11
Filing date: 1998-09-09
Publication date: 1999-06-18
Anticipated expiration: 2018-09-09
Also published as: JP3490903B2

Abstract

(57)【要約】【課題】不必要な直列抵抗の増大を伴うことなく発光
効率を向上した多孔質シリコン（ＰＳ）を用いた半導体
発光素子を提供する。【解決手段】厚みの制御された第１導電型ナノ構造Ｐ
Ｓ層１２と、この両側に接して配置された第２導電型ナ
ノ構造ＰＳ層６１および第１導電型メソ構造ＰＳ層１３
とを少なくとも有して構成される。第１導電型ナノ構造
ＰＳ層１２はあらかじめ厚みを設定した非縮退結晶性シ
リコンを陽極化成して形成するので、最大発光効率が得
られる厚みが正確に制御できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光電集積素子（オプ
トエレクトロニック・インテグレイテッド・サーキッ
ト；ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｉｎｔｅｇｒａｔ
ｅｄｃｉｒｃｕｉｔ（ＯＥＩＣ））や画像表示装置等
に用いる半導体発光素子に係り、特に、多孔質シリコン
を用いた半導体発光素子、及びその製造方法に関するも
のである。

【０００２】

【従来の技術】多孔質シリコン（以下「ＰＳ」と記す）
は結晶性シリコン（以下「ｃ−Ｓｉ」と記す）とは光学
的性質が異なり、一般的に吸収端エネルギは大きくな
る。また電気的な性質も変化して元のｃ−Ｓｉに比べて
一般的に、その抵抗率は高くなる。

【０００３】多孔度が２０〜８０％で微細孔径が約２ｎ
ｍ以下のＰＳ（以下では「ナノ構造ＰＳ」と呼ぶ）はｃ
−Ｓｉと異なり可視光域で発光を示すようになる。この
ナノ構造ＰＳを青色〜紫外域の短波長の光で励起する
と、最大１０％程度の発光効率（外部量子効率）のホト
ルミネセンス（ＰＬ）を観測することができる。また、
ナノ構造ＰＳに電流を注入することでも発光（エレクト
ロルミネセンス；ＥＬ）は得られる。

【０００４】一方、多孔度が４０〜６０％で微細孔径が
２〜５０ｎｍ程度のＰＳ（以下では「メソ構造ＰＳ」と
呼ぶ）は発光効率はナノ構造ＰＳに比べて一般的に低
く、発光波長もナノ構造ＰＳより一般的に長い波長にな
る。メソ構造ＰＳはナノ構造ＰＳに比べて構造がやや粗
く、電気的な抵抗はナノ構造ＰＳに比べて低い。

【０００５】また、メソ構造ＰＳより多孔度がさらに低
く、微細孔径が５０ｎｍ以上のＰＳ（以下では「マクロ
構造ＰＳ」と呼ぶ）はほとんど発光せず、電気的な抵抗
はメソ構造ＰＳに比べて更に低い。

【０００６】ＰＳは、フッ化水素を含有する溶液中で、
単結晶または多結晶のｃ−Ｓｉを陽極として電流を流す
（陽極化成）ことによりｃ−Ｓｉ表面より内部に向けて
形成される。なお陰極には通常化成溶液に溶けない白金
などの材料を用いる。その他の方法でもＰＳ及びそれに
類似した構造の材料を作製することはできるが、本発明
においては重要ではないので省略する。

【０００７】このように、ＰＳは１〜１００ｎｍ程度の
径の多数の微細な孔と残留したｃ−Ｓｉ微粒子または骨
格、及びそのまわりを取り囲むアモルファス部分とから
なる。元のｃ−Ｓｉの伝導型及び抵抗率や、陽極化成時
の電流密度、化成溶液の組成、光の照射の有無及び光照
射強度などの条件を変化させることにより、作製される
ＰＳの構造が変化し、上記のナノ構造ＰＳ、メソ構造Ｐ
Ｓ、あるいはマクロ構造ＰＳ等が得られる。

【０００８】ナノ構造ＰＳは、例えば縮退しない程度に
ｐ型不純物を含む（非縮退ｐ型）ｃ−Ｓｉを陽極化成す
ることで得られる。また、低不純物密度の非縮退型ｎ型
ｃ−Ｓｉに光を照射しながら陽極化成することでも得る
ことができる。このナノ構造ＰＳは多孔度が２０〜８０
％程度で孔径は２ｎｍ以下と微細である。すなわち、残
留しているｃ−Ｓｉ微粒子または骨格のサイズは微細で
あるため、抵抗は元のｃ−Ｓｉに比べて高くなる。メソ
構造ＰＳは例えば縮退するほど高不純物密度のｐ型不純
物を含む（縮退ｐ型）ｃ−Ｓｉか縮退ｎ型ｃ−Ｓｉを陽
極化成することで得ることができる。マクロ構造ＰＳは
例えば非縮退ｎ型ｃ−Ｓｉを暗中で陽極化成することで
得ることができる。

【０００９】以上の構造の異なる三種類のＰＳについて
の説明は、それぞれ典型的なものの全体的性質について
述べたものであり、実際にはナノ構造ＰＳとメソ構造Ｐ
Ｓの中間的な性質のＰＳや、メソ構造ＰＳとマクロ構造
ＰＳの中間的な性質のＰＳなども存在する。また、例え
ば同じナノ構造に属するＰＳでも、元のｃ−Ｓｉの伝導
型の違いによって微細な構造が異なる場合がある。ま
た、陽極化成条件によっては、元のｃ−Ｓｉが一様であ
っても、深さ方向に構造の異なるＰＳが作製されること
もある。さらに、全体の構造と性質としてはメソ構造あ
るいはマクロ構造ＰＳに属するＰＳであっても、陽極化
成条件によって、ミクロな部分的にはナノ構造ＰＳを含
んでいるＰＳが作製されることがある。

【００１０】従って、ＰＳを用いた発光素子を作製する
際には、どの構造のＰＳからなる層をどのように使用す
るかという素子設計と、その素子構造を作製するための
作製方法の選定の両面に十分留意しなくてはならない。

【００１１】第４４回応用物理学関連連合講演会講演予
稿集、Ｎｏ．２、Ｐ．８０６、３１ａ−Ｂ−６（西村、
長尾、池田：「ｐｎ接合型光化成多孔質シリコンＬＥＤ
の特性」）にはＰＳを用いた発光素子（以下において
「ＰＳ発光素子」という）においてＥＬ発光の外部量子
効率は最大１％程度となることが報告されている。この
ＰＳ発光素子はｐ⁺ 型ｃ−Ｓｉ層をｎ型ｃ−Ｓｉ基板上
に形成したｃ−Ｓｉウェハを用意し、ランプを用いて、
光の照射下でこのｃ−Ｓｉウェハの表面を陽極化成して
作製したものである。このような条件下で陽極化成を行
うと、抵抗率の低い表面のｐ⁺ 型ｃ−Ｓｉ層はメソ構造
ＰＳ層に、ランプからの光が到達する範囲のｎ型ｃ−Ｓ
ｉ基板部分はナノ構造ＰＳ層に、またランプからの光が
到達しない範囲のｎ型ｃ−Ｓｉ基板部分はマクロ構造Ｐ
Ｓ層になる。図２２及び２３にこのＰＳ発光素子の構造
及び作製方法を示す。

【００１２】図２２においてｎ型ｃ−Ｓｉ基板６４の上
にｎ型ｃ−Ｓｉから形成されたマクロ構造ＰＳ層（以下
において「ｎ型マクロ構造ＰＳ層」という）６３が形成
され、ｎ型マクロ構造ＰＳ層６３の上にｎ型ｃ−Ｓｉか
ら形成されたナノ構造ＰＳ層（以下において「ｎ型ナノ
構造ＰＳ層」という）６２が形成され、さらにその上に
ｐ⁺ 型ｃ−Ｓｉから形成されたメソ構造ＰＳ層（以下に
おいてｐ型メソ構造ＰＳ層」という）６１が形成されて
いる。なお、「ｎ型マクロ構造ＰＳ層」、「ｎ型ナノ構
造ＰＳ層」、「ｐ型メソ構造ＰＳ層」等の表現は便宜上
の表現であり、ｃ−Ｓｉにおけるｎ型、ｐ型とは異な
る。一般にＰＳ層においてはアクセプタ不純物やドナー
不純物は室温において不活性化されているからである。
ｐ型メソ構造ＰＳ層６１の上にはアノード電極となる半
透明金電極６６が形成され、ｎ型ｃ−Ｓｉ基板６４の裏
面にはカソード電極となるＡｌ電極６５が形成されてい
る。アノード電極６６とカソード電極６５との間にはＥ
Ｌ発光のための直流電源６７が接続されている。図２２
に示す構造においてｎ型ナノ構造ＰＳ層６２がＥＬ発光
層として働く。また、ｐ型メソ構造ＰＳ層６１はｎ型ナ
ノ構造ＰＳ層６２との間でｃ−Ｓｉにおけるｐｎ接合と
類似な接合（以下においてはＰＳ層によるこの種の接合
も「ｐｎ接合」と呼ぶこととする）を形成する働きと、
半透明金電極６６に対する電気的な接触を良好にする働
きを有している。

【００１３】図２２に示す構造を形成するためには、ま
ず厚さ５００μｍ、抵抗率５Ω−ｃｍのｎ型ｃ−Ｓｉ基
板７２の表面に熱拡散法を用いて、厚さ０．６μｍ、抵
抗率２×１０^-3Ω−ｃｍのｐ⁺型ｃ−Ｓｉ層７１を形成
したｃ−Ｓｉウェハ７を用意する。そして、このｃ−Ｓ
ｉウェハ７を図２３に示すように陽極化成することによ
り製造できる。すなわち、図２３に示すように底部に開
口部を有するテフロン製化成用容器１をＯリング２を用
いてｐ⁺ 型ｃ−Ｓｉ層７１の表面に密着させ、このテフ
ロン製容器１内にフッ酸・エチルアルコール混合化成溶
液４を満たす。Ｏリング２を用いているのでフッ酸・エ
チルアルコール混合化成溶液４はテフロン製化成用容器
１の底部から漏洩しない。化成溶液４は５０重量％のフ
ッ酸と、９９．９重量％のエチルアルコールとを容量比
で１：１に混合してあるものである。フッ酸・エチルア
ルコール混合化成溶液４内には白金電極３が配置されて
いる。一方、ｎ型ｃ−Ｓｉ基板７２の裏面には最終的に
は図２２に示すカソード電極となるＡｌ電極６５が設け
られ、白金電極３とＡｌ電極６５との間に接続された可
変直流電源６により、フッ酸・エチルアルコール混合化
成溶液中を所望の化成電流が流される。陽極化成はテフ
ロン製化成用容器１の上方に配置されたタングステンラ
ンプ５によりｐ⁺ 型ｃ−Ｓｉ層７１およびその下のｎ型
ｃ−Ｓｉ基板７２を照射しながら行う。したがって白金
電極３はタングステンランプ５から放射される光がｃ−
Ｓｉウェハ７の表面に到達することを妨げないように配
置されている。

【００１４】図２２に示すＰ型メソ構造ＰＳ層６１は図
２３に示すｐ⁺ 型ｃ−Ｓｉ層７１を陽極化成することで
できる。また、図２２に示すｎ型ナノ構造ＰＳ層６２は
図２３に示すｎ型ｃ−Ｓｉ基板７２のうち、光照射の影
響を受ける表面に近い部分に形成される。そして、ｎ型
マクロ構造ＰＳ層６３は、ｎ型ｃ−Ｓｉ基板７２のう
ち、光照射の影響を受けない表面からや奥の部分に形成
される。図２２に示すｎ型ｃ−Ｓｉ基板６４は図２３の
ｎ型ｃ−Ｓｉ基板７２のｃ−Ｓｉとして残る部分であ
る。図２３に示した作製方法によるとナノ構造ＰＳ層６
２は陽極化成時間が長いほど厚くなり、またそれに応じ
てその下にできるマクロ構造ＰＳ層６３も厚くなってい
く。なお、図２２のアノード電極６６は陽極化成後に金
の薄膜を真空蒸着法によって形成した半透明金電極であ
る。

【００１５】ナノ構造ＰＳ層の発光効率（量子効率）は
陽極化成の方法や化成時間に依存し、必ずしも一定では
ない。一般に陽極化成時間を長くして十分に陽極化成し
たナノ構造ＰＳ層は、陽極化成時間が短かく、陽極化成
の不十分なナノ構造ＰＳ層に比して、発光効率は高い。

【００１６】

【発明が解決しようとする課題】このような構造のＰＳ
発光素子の外部量子効率および電力効率は、ある程度ま
では陽極化成時間が長くなるほど高くなる。陽極化成時
間が長くなり陽極化成が十分に進行すると、量子効率が
向上するからである。ただし、あまり陽極化成時間が長
すぎると電力効率は再び低下する。これは発光層である
ナノ構造ＰＳ層６２が、陽極化成時間の増大と共に厚く
なり外部量子効率は次第に高くなるが、ある一定の厚み
を越えると抵抗の高いナノ構造ＰＳ層の直列抵抗の増大
の効果が効いて来るためである。このことは図２４を見
れば理解できるであろう。すなわち図２４はこのような
ＰＳ発光素子の直列抵抗Ｒs とナノ構造ＰＳ層６２の厚
さｄの関係を示す。図２４において○印は図２２に示す
ｎ型ナノ構造ＰＳ層を有する発光素子の直列抵抗Ｒ_S を
示し、◇印はこれとほぼ同様の素子構造であるが、発光
層がｐ型ｃ−Ｓｉから作製したｐ型ナノ構造ＰＳ層から
なる発光素子の直列抵抗Ｒs を示している。ほぼＲ_S∝
ｄ²〜³の関係があることがわかる。従って外部量子効
率が高い発光素子は必然的に直列抵抗も高くなる。特に
外部量子効率が０．１〜１％と高いＰＳ発光素子の直列
抵抗は１００ｋΩ〜１ＭΩの大きな値となり、従ってこ
のようなＰＳ発光素子に電流注入をするためには大きな
駆動電圧が必要となる。すなわち、光エネルギーに交換
される電気エネルギーよりも、熱エネルギーに変換され
る電気エネルギーが相対的に増大し、電力効率が低下す
ることとなる。

【００１７】本発明の目的は、上述した従来技術の問題
点を解決するためになされたもので、外部量子効率を損
なわずにＰＳ発光素子の直列抵抗を低減し、電力効率を
改善することにある。

【００１８】本発明の他の目的は動作電圧が低く、かつ
外部量子効率の高いＰＳ発光素子を提供することであ
る。

【００１９】本発明のさらに他の目的は発光層の膜厚制
御が容易で、かつ外部量子効率および電力効率が高いＰ
Ｓ発光素子の製造方法を提供することである。

【００２０】本発明のさらに他の目的は電子デバイスと
同一シリコン基板上に集積化が容易で、かつ安価に製造
できるＰＳ発光素子の製造方法を提供することである。

【００２１】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の特徴は、第１の第１導電型ナノ構造
多孔質シリコン（ＰＳ）層と、この第１の第１導電型ナ
ノ構造ＰＳ層の上部に形成された第２導電型メソ構造Ｐ
Ｓ層と、第１の第１導電型ナノ構造ＰＳ層の下部に形成
された第１の第１導電型メソ構造ＰＳ層とを少なくとも
含む半導体発光素子であることを特徴とする。ここで
「第１導電型ナノ構造ＰＳ層」とは第１導電型結晶性シ
リコン（ｃ−Ｓｉ）から形成されたナノ構造ＰＳ層の略
記であり、「第２導電型メソ構造ＰＳ層」とは第２導電
型ｃ−Ｓｉから形成されたメソ構造ＰＳ層の略記であ
る。また「第１導電型メソ構造ＰＳ層」は第１導電型ｃ
−Ｓｉから形成されたメソ構造ＰＳ層の略記である。第
１の第１導電型ナノ構造ＰＳ層は主なる発光層として機
能する層であるが、抵抗率（比抵抗）が高い。一方第１
の第１導電型メソ構造ＰＳ層は発光効率は低いが、抵抗
率も低い層である。「ナノ構造ＰＳ層」は前述したよう
に多孔度が２０〜８０％で微細孔径が約２ｎｍ以下のＰ
Ｓ層を意味する。一方「メソ構造ＰＳ層」は多孔度が４
０〜６０％で微細孔径が２〜５０ｎｍ程度のＰＳ層を意
味する。第１の第１導電型ナノ構造ＰＳ層と第２導電型
メソ構造ＰＳ層との間でｐｎ接合が形成され、第２導電
型メソ構造ＰＳから第１の第１導電型ナノ構造ＰＳ層に
キャリアが注入されて発光する。

【００２２】本発明の第１の第１導電型ナノ構造ＰＳ層
は不純物密度が低い非縮退結晶性シリコン（ｃ−Ｓｉ）
層を陽極化成して形成すればよい。すなわち第１導電型
非縮退ｃ−Ｓｉ層を不純物密度が高い第２導電型縮退ｃ
−Ｓｉ層と第１導電型縮退ｃ−Ｓｉ層で挟んだ構造を陽
極化成すれば第１導電型非縮退ｃ−Ｓｉ層のみがナノ構
造ＰＳ層になるので厚みを正確に制御することが可能と
なる。すなわち本発明の第１の特徴によれば発光層とな
る第１の第１導電型ナノ構造ＰＳ層の厚みを直列抵抗Ｒ
_Sが大きくならず、かつ最大発光効率の得られる所定の
厚みに制御することが可能となる。逆に言えば、最終的
な第１の第１導電型ナノ構造ＰＳ層の厚みは所定の厚み
に制限されているので、陽極化成に際しては十分な陽極
化成時間を費やして、十分な陽極化成を行うことが可能
である。つまり、本発明の第１の特徴におけるナノ構造
ＰＳ層は、「多孔質シリコン化」が十分に進行した、い
わば「完全ナノ構造ＰＳ層」である。したがって本発明
の第１の特徴によれば、この完全ナノ構造ＰＳ層による
発光を利用しているので、従来の不完全なナノ構造ＰＳ
層に比して、発光効率（量子効率）は極めて高い。

【００２３】本発明の第１の特徴において第１の第１導
電型メソ構造ＰＳ層の下部にさらに第２の第１導電型ナ
ノ構造ＰＳ層およびこの第２の第１導電型ナノ構造ＰＳ
層の下の第２の第１導電型メソ構造ＰＳ層を少なくとも
含むように構成することが好ましい。第２の第１導電型
ナノ構造ＰＳ層も完全ナノ構造ＰＳ層である。図２４を
用いて説明したようにナノ構造ＰＳ層の直列抵抗Ｒ_S は
ナノ構造ＰＳ層の厚さｄの２乗又は３乗に比例するの
で、ナノ構造ＰＳ層の厚さを薄くすると直列抵抗は急速
に小さくなる。したがって薄いナノ構造ＰＳ層を複数
（Ｎを正の整数としてＮ層）直列接続すれば全体の直列
抵抗Ｒ_{S (total )}は小さな値となる。

【００２４】たとえば厚みが単層のナノ構造ＰＳ層の１
／Ｎの厚さのｎ型のナノ構造ＰＳ層をＮ層用意して、こ
のＮ層の間にＮ−１層のｎ型のメソ構造ＰＳ層を挟んだ
多層構造を構成する。この場合、メソ構造ＰＳ層の抵抗
はナノ構造ＰＳ層に比してはるかに小さいので直列抵抗
にはほとんど寄与しない。したがってこの多層構造の全
体の直列抵抗Ｒ_{S(total )}は、ｎ型のナノ構造ＰＳが単
層の時に比して１／Ｎに直列抵抗が下がる。すなわち、
Ｎ層の合計の厚みが単層のナノ構造ＰＳ層と同じとなる
ように多層に分割したナノ構造ＰＳ層のそれぞれの層の
厚みを選べば、全体としては双方とも厚みが等しいので
発光強度はほぼ比しいが、直列抵抗は多層構造により激
減する。したがって直列抵抗が下がった分だけ電力効率
の高効率化が可能となる。またより小さな動作電圧で発
光する。

【００２５】本発明の第２の特徴は上記第１の特徴の半
導体発光素子の製造方法に関する。すなわち本発明の第
２の特徴は第１の第１導電型縮退結晶性シリコン（ｃ−
Ｓｉ）層と、第１の第１導電型縮退ｃ−Ｓｉ層の上部の
第１の第１導電型非縮退ｃ−Ｓｉ層と、第１の第１導電
型非縮退ｃ−Ｓｉ層の上部の第２導電型縮退ｃ−Ｓｉ層
とを少なくとも含むｃ−Ｓｉウェハを用意する工程と、
このｃ−Ｓｉウェハを陽極化成して第１の第１導電型非
縮退ｃ−Ｓｉ層を第１の第１導電型ナノ構造ＰＳ層にす
る工程とを少なくとも含む半導体発光素子の製造方法で
あることである。この際第１の第１導電型縮退ｃ−Ｓｉ
層および第２導電型縮退ｃ−Ｓｉ層は不純物密度の高い
ｃ−Ｓｉ層であり、陽極化成によりそれぞれメソ構造Ｐ
Ｓ層となるので、エピタキシャル成長法等によって不純
物密度の低い第１の第１導電型非縮退ｃ−Ｓｉ層の厚み
を正確に決めておけば、第１の第１導電型ナノ構造ＰＳ
層の厚みは自動的に第１の第１導電型非縮退ｃ−Ｓｉ層
の厚みとなり、この厚みより厚くすることはないので正
確な厚み制御が可能となる。第１の第１導電型縮退ｃ−
Ｓｉ層としては縮退ｃ−Ｓｉ基板を用いてもよい。また
本発明の第２の特徴によれば、陽極化成の時間を十分に
長くしても第１の第１導電型ナノ構造ＰＳ層の厚みは増
加することがないので「多孔質シリコン化」を十分に進
行させることが可能である。従来技術において、多孔質
シリコン化を進行させる場合は表面層側から多孔質シリ
コン化が進み、表面から遠い部分には多孔質シリコン化
の進行度の低く、発光効率の低いナノ構造が形成され
る。しかも、その厚みも必要以上に厚くなってしまう欠
点があったが、本発明の第２の特徴によれば厚み方向に
均一に発光効率の高い完全ナノ構造ＰＳ層を形成でき
る。また従来技術では多孔質シリコン化を十分に進行さ
せるには一定の厚さが必要であり、薄膜化は困難であ
る。一方本発明の第２の特徴によれば、非常に薄い膜厚
であっても完全ナノ構造ＰＳ層とすることが可能であ
り、薄膜化も容易である。

【００２６】第１の特徴においてナノ構造ＰＳ層を多層
化することによりさらに直列抵抗は下がることを述べ
た。したがって多層化したナノ構造ＰＳ層を形成するた
めには上記本発明の第２の特徴においてｃ−Ｓｉウェハ
は第１の第１導電型縮退ｃ−Ｓｉ層の下部の第２の第１
導電型非縮退ｃ−Ｓｉ層と、さらにその下部の第２の第
１導電縮退ｃ−Ｓｉ層とを少なくとも含み、陽極化成に
より第２の第１導電型非縮退ｃ−Ｓｉ層を第２のナノ構
造ＰＳ層にすればよい。さらに第２，第３の第１導電型
非縮退ｃ−Ｓｉ層および縮退ｃ−Ｓｉ層を交互に積層し
た構造にすればさらなる多層構造が実現することはもち
ろんである。最下層の縮退ｃ−Ｓｉ層は縮退ｃ−Ｓｉ基
板を用いてもよい。

【００２７】本発明の第２の特徴における陽極化成は上
記のｃ−Ｓｉウェハの最上層に位置する第２導電型縮退
ｃ−Ｓｉ層をフッ化水素を含有する化成溶液に接し、ｃ
−Ｓｉウェハの最下層の面に金属電極を設け、この金属
電極と、フッ化水素を含有する化成溶液の中に設けられ
た電極の間で電流を流せばよい。この際、第１導電型が
ｎ型であれば光照射をしながら陽極化成を行うことが好
ましい。

【００２８】なお、本発明の第１および第２の特徴にお
けるｃ−Ｓｉは単結晶Ｓｉおよび多結晶Ｓｉのいずれで
もよいことはもちろんである。

【００２９】

【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。図面の記載において同一又は類似
の部分には同一又は類似の符号を付している。ただし、
図面は模式的なものであり、厚みと平面寸法との関係、
各層の厚みの比率等は現実のものとは異なることに留意
すべきである。したがって、具体的な厚みや寸法は以下
の説明を参酌して判断すべきものである。また図面相互
間においても互いの寸法の関係や比率が異なる部分が含
まれていることはもちろんである。

【００３０】（第１の実施の形態）図１は本発明の第１
の実施の形態に係る半導体発光素子の構造を示す。図１
に示すように本発明の第１の実施の形態に係る半導体発
光素子はｎ⁺ 型ｃ−Ｓｉ基板１４上にｎ型メソ構造ＰＳ
層（第１の第１導電型メソ構造ＰＳ層）１３、厚さ２μ
ｍのｎ型ナノ構造ＰＳ層（第１の第１導電型ナノ構造Ｐ
Ｓ層）１２、厚さ０．６μｍのｐ型メソ構造ＰＳ層（第
２導電型メソ構造ＰＳ層）６１が順に形成されている。
ｐ型メソ構造ＰＳ層６１の上にはアノード電極となる半
透明金電極６６が形成され、ｎ⁺ 型ｃ−Ｓｉ基板１４の
裏面にはカソード電極となるＡｌ電極６５が形成されて
いる。アノード電極６６とカソード電極６５との間には
ＥＬ発光のための直流電源６７が接続されている。図１
に示す構造においてｎ型ナノ構造ＰＳ層１２がＥＬ発光
層として働くが、この厚みが設計上必要な厚みに正確に
制御され、かつ多孔質シリコン化が十分に進行した完全
ナノ構造ＰＳ層になっている点が本発明の特徴である。
すなわち、後述する製造方法の説明で明らかになるが、
ｎ型ナノ構造ＰＳ層１２は非縮退ｎ型ｃ−Ｓｉ層が多孔
質化した層であり、非縮退ｎ型ｃ−Ｓｉ層の厚みでｎ型
ナノ構造ＰＳ層１２の厚みが正確に制御されている。

【００３１】ｐ型メソ構造ＰＳ層６１はｎ型ナノ型構造
ＰＳ層１２との間でｐｎ接合を形成する働きと、半透明
金電極６６に対する電気的な接触を良好にする働きを有
している。

【００３２】図２に本発明の第１の実施の形態に係る半
導体発光素子の製造方法を示す。

【００３３】（イ）まず図２に示すように厚さ５００μ
ｍ、抵抗率１×１０^-3Ω−ｃｍの縮退ｎ⁺ 型ｃ−Ｓｉ基
板（第１の第１導電型縮退ｃ−Ｓｉ層）２３の上にエピ
タキシャル成長により厚さ２μｍ、抵抗率１Ω−ｃｍの
非縮退ｎ型ｃ−Ｓｉ層（第１の第１導電型非縮退ｃ−Ｓ
ｉ層）２３および、厚さ０．６μｍ、抵抗率２×１０^-3
Ω−ｃｍの縮退ｐ⁺型ｃ−Ｓｉ層（第２導電型縮退ｃ−
Ｓｉ層）７１を形成したｃ−Ｓｉウェハ８を用意する。

【００３４】（ロ）次に縮退ｎ⁺ 型ｃ−Ｓｉ基板２３の
裏面に真空蒸着法あるいはスパッタリング法等を用いて
Ａｌ電極６５を形成する。その後４００〜４５０℃でシ
ンタリングを行ないＡｌ電極６５の密着を良くし、コン
タクト抵抗を下げる。

【００３５】（ハ）その後、図２に示すように底部に開
口部を有するテフロン製容器１をＯリング２を用いてｃ
−Ｓｉウェハ８の表面に密着させ、このテフロン製容器
１内にフッ酸・エチルアルコール混合化成溶液４を満た
す。Ｏリング２を用いているのでフッ酸・エチルアルコ
ール混合化成溶液４はテフロン製化成用容器１の底部か
ら漏洩しない。化成溶液４は５０重量％のフッ酸と、９
９．９重量％のエチルアルコールとを容量比で１：１に
混合したものである。フッ酸・エチルアルコール混合化
成溶液４内には白金電極３が配置されている。テフロン
製化成用容器の上部にはタングステンランプ５が配置さ
れている。そして、白金電極３はタングステンランプ５
から放射される光がｃ−Ｓｉウェハ７の表面に到達する
ことを妨げないように配置されている。

【００３６】（ニ）次に、白金電極３とＡｌ電極６５と
の間に接続された可変直流電源６によりフッ酸・エチル
アルコール混合化成溶液中を３０ｍＡ／ｃｍ²の化成電
流を６分間流す。この際テフロン製化成用容器１の上方
に配置されたタングステンランプ５によりｃ−Ｓｉウェ
ハ８の表面での照射光強度が２，０００１ｘ〜２００，
０００１ｘ、好ましくは２０，０００ｌｘ程度となるよ
うに照射光強度を調整して光を照射しながら陽極化成を
行う。この結果縮退ｐ⁺型ｃ−Ｓｉ層７１は陽極化成に
よりｐ型メソ構造ＰＳ層６１になる。また縮退ｎ⁺ 型ｃ
−Ｓｉ基板２３の一部も同様に陽極化成されｎ型メソ構
造ＰＳ層１３となる。一方非縮退ｎ型ｃ−Ｓｉ層２２は
陽極化成によりｎ型ナノ構造ＰＳ層１２となり、図１に
示したような積層構造が完成する。

【００３７】（ホ）この後テフロン製化成用容器１等を
取りはずし、ｐ型メソ構造ＰＳ層６１の表面に真空蒸着
法等を用いて半透明となる厚さに金を蒸着しアノード電
極６６を形成する。図２において化成溶液４に接しない
ｐ⁺ 型ｃ−Ｓｉ層７１およびこの下方に位置する部分、
すなわちｃ−Ｓｉウェハ８の周辺部にはｃ−Ｓｉ層が残
存するが、この陽極化成されないで残存するｃ−Ｓｉウ
ェハ８の周辺部はダイヤモンドブレード等を用いて切断
除去すれば図１に示す半導体発光素子が完成する。この
後、所望の大きさのダイにカッティングしたり、所定の
リードフレーム等にマウントする等の工程は一般のＬＥ
Ｄの工程と同様である。なお陽極化成のコンタクトとし
て用いたＡｌ電極６５はカソード電極６５として用い
る。陽極化成に用いたＡｌ電極６５を一度除去し、カソ
ード電極用に新たに金属電極を形成してもよいことはも
ちろんである。

【００３８】上記の半導体発光素子の製造方法によれば
図２２及び図２３に示す従来の技術を用いた発光素子及
びその作製方法と異なり、ナノ構造ＰＳは非縮退ｎ型ｃ
−Ｓｉ層２２の部分だけに形成され、他の部分は全てメ
ソ構造ＰＳ層となる。これにより発光層であるナノ構造
ＰＳ層１２の厚さを設計上必要な厚さに確実に制御し、
かつ多孔質シリコン化を十分に熟成することができる。

【００３９】前述のとおりナノ構造ＰＳ層は化成時間が
ある程度長くなるとその厚みが増大しＥＬ発光強度が高
くなるが、従来の技術では必然的に化成時間の経過に伴
いナノ構造ＰＳ層の厚さが過剰に厚くなってしまい、抵
抗が増加してしまう欠点があった。これに対して、図２
に示す製造方法を用いればナノ構造ＰＳ層１２の厚さは
予め積層した非縮退ｎ型ｃ−Ｓｉ層２２の厚さ（図１に
示す本発明の第１の実施の形態では２μｍ）以上にはな
らず、ナノ構造ＰＳ層の最適厚みを形成する時間を越え
て化成時間が経過しても比較的抵抗の低いメソ構造ＰＳ
層１３が厚くなるだけである。従って化成時間を十分に
長くして多孔質シリコン化を十分に進行させ、高い量子
効率を有する完全ナノ構造を得ることができる。このた
めナノ構造ＰＳ層１２の量子効率が高くなるのに必要十
分な多孔質シリコン化の促進と、その厚みが担保される
と共に、過剰な化成時間が経過する場合であってもナノ
構造ＰＳ層１２の厚みはそれ以上には増加せず、作製さ
れる発光素子の直列抵抗Ｒs は設計した所望のナノ構造
ＰＳ層の厚さで決まる値より大幅に増加することはな
い。したがって、設計通りの高い発光効率を有した半導
体発光素子が提供できる。

【００４０】（第２の実施の形態）図３は本発明の第２
の実施の形態に係る半導体発光素子の構造を示す。図３
に示すように本発明の第２の実施の形態に係る半導体発
光素子はｎ⁺型ｃ−Ｓｉ基板１４上に第４のｎ型メソ構
造ＰＳ層１３、第４のｎ型ナノ構造ＰＳ層３１、第３の
ｎ型メソ構造ＰＳ層３２、第３のｎ型ナノ構造ＰＳ層３
３、第２のｎ型メソ構造ＰＳ層（第２の第１導電型メソ
構造ＰＳ層）３４、第２のｎ型ナノ構造ＰＳ層（第２の
第１導電型ナノ構造ＰＳ層）３５、第１のｎ型メソ構造
ＰＳ層（第１の第１導電型メソ構造ＰＳ層）３６、第１
のｎ型ナノ構造ＰＳ層（第１の第１導電型ナノ構造ＰＳ
層）３７がこの順に形成されている。第３〜第１のｎ型
メソ構造ＰＳ層３２，３４，３６の厚さはそれぞれ０．
１μｍである。一方第４〜第１のｎ型ナノ構造ＰＳ層３
１，３３，３５，３７の厚さはそれぞれ、０．５μｍで
ある。第１のｎ型ナノ構造ＰＳ層３７の上には厚さ０．
６μｍのｐ型メソ構造ＰＳ層（第２導電型メソ構造ＰＳ
層）６１が更に形成されている。ｐ型メソ構造ＰＳ層６
１の上にはアノード電極となる半透明金電極６６が形成
され、ｎ⁺型ｃ−Ｓｉ基板１４の裏面にはカソード電極
となるＡｌ電極６５が形成されている。アノード電極６
６とカソード電極６５との間にはＥＬ発光のための直流
電源６７が設けられている。図３に示す構造において第
４〜第１のｎ型ナノ構造ＰＳ層３１，３３，３５，３７
がＥＬ発光層として働くが、この厚みは設計上必要な厚
みに正確に制御されている。すなわち、第４〜第１のｎ
型ナノ構造ＰＳ層３１，３３，３５，３７は不純物密度
が低い非縮退ｎ型ｃ−Ｓｉ層が多孔質シリコン化した層
であり、前もって設定した非縮退ｎ型ｃ−Ｓｉ層の厚み
でｎ型ナノ構造ＰＳ層１２の厚みが正確に制御され、か
つ、高い量子効率を奏するように十分に陽極化成が進行
している。なお、ｐ型メソ構造ＰＳ層６１は第１のｎ型
ナノ構造ＰＳ層３７との間でｐｎ接合を形成する働き
と、半透明金電極６６に対する電気的な接触を良好にす
る働きを有している。

【００４１】図４に本発明の第２の実施の形態に係る半
導体発光素子の製造方法を示す。

【００４２】（イ）まず図４に示すように厚さ５００μ
ｍ、抵抗率１×１０^-3Ω−ｃｍの縮退ｎ⁺ 型ｃ−Ｓｉの
上に第４の非縮退ｎ型ｃ−Ｓｉエピタキシャル成長層４
１，第３の縮退ｎ⁺型ｃ−Ｓｉエピタキシャル成長層４
２、第３の非縮退ｎ型ｃ−Ｓｉエピタキシャル成長層４
３，第２の縮退ｎ⁺ 型ｃ−Ｓｉエピタキシャル成長層
（第２の第１導電型縮退ｃ−Ｓｉ層）４４、第２の非縮
退ｎ型ｃ−Ｓｉエピタキシャル成長層（第２の第１導電
型非縮退ｃ−Ｓｉ層）４５，第１の縮退ｎ⁺ 型ｃ−Ｓｉ
エピタキシャル成長層（第１の第１導電型縮退ｃ−Ｓｉ
層）４６、第１の非縮退ｎ型ｃ−Ｓｉエピタキシャル成
長層（第１の第１導電型非縮退ｃ−Ｓｉ層）４７，およ
び縮退ｐ⁺型ｃ−Ｓｉエピタキシャル成長層（第２導電
型縮退ｃ−Ｓｉ層）７１をこの順に連続エピタキシャル
成長したｃ−Ｓｉウェハ９を用いる。第４〜第１の非縮
退ｎ型ｃ−Ｓｉエピタキシャル成長層４１，４３，４
５，４７は、それぞれ厚さ０．５μｍ、抵抗率５Ω−ｃ
ｍのエピタキシャル成長層である。また第３〜第１の縮
退ｎ⁺型ｃ−Ｓｉエピタキシャル成長層４２，４４，４
６は、それぞれ厚さ０．１μｍ、抵抗率１×１０^-3ｃｍ
で、縮退ｐ型ｃ−Ｓｉエピタキシャル成長層７１は厚さ
０．６μｍ、抵抗率２×１０^-3ｃｍのエピタキシャル成
長層である。

【００４３】（ロ）次に縮退ｎ⁺ 型ｃ−Ｓｉ基板２３の
裏面に真空蒸着法等を用いてＡｌ電極６５を形成する。
また所定の温度でシンタリングを行う。

【００４４】（ハ）その後、図４に示すように底部に開
口部を有するテフロン製容器１をＯリング２を用いてｃ
−Ｓｉウェハ９の表面に密着させ、このテフロン製容器
１内にフッ酸・エチルアルコール混合化成溶液４を満た
す。Ｏリング２を用いているのでフッ酸・エチルアルコ
ール混合化成溶液４はテフロン製化成用容器１の底部か
ら漏洩しない。化成溶液４は５０重量％のフッ酸と、９
９．９重量％のエチルアルコールとを容量比で１：１に
混合したものである。フッ酸・エチルアルコール混合化
成溶液４内には白金電極３が配置されている。テフロン
製化成用容器の上部にはタングステンランプ５が配置さ
れている。そして、白金電極３はタングステンランプ５
から放射される光がｃ−Ｓｉウェハ７の表面に到達する
ことを妨げないように配置されている。

【００４５】（ニ）次に、白金電極３とＡｌ電極６５と
の間に接続された可変直流電源６により、フッ酸・エチ
ルアルコール混合化成溶液中を３０ｍＡ／ｃｍ² の化成
電流を６分間流す。この際、テフロン製化成用容器１の
上方に配置されたタングステンランプ５により、ｃ−Ｓ
ｉウェハ８の表面での照射光強度が２０，０００ｌｘと
なるように光を照射しながら陽極化成を行う。この結果
第４〜第１の非縮退ｎ型ｃ−Ｓｉエピタキシャル成長層
４１，４３，４５，４７はそれぞれ第４〜第１のｎ型ナ
ノ構造ＰＳ層３１，３３，３５，３７になる。また縮退
ｎ⁺型ｃ−Ｓｉ基板２３の一部、第３〜第１の縮退ｎ⁺
型ｃ−Ｓｉエピタキシャル成長層４２，４４，４６はそ
れぞれ第４〜第１のｎ型メソ構造ＰＳ層１３，３２，３
４，３６となる。また縮退ｐ⁺型ｃ−Ｓｉ層７１はｐ型
メソ構造ＰＳ層６１になる。

【００４６】（ホ）この後テフロン製化成用容器１等を
取りはずし、ｐ型メソ構造ＰＳ層６１の表面に真空蒸着
法を用いて半透明となる厚さに金を蒸着し、アノード電
極６６を形成する。Ｏリングの外側に位置するｃ−Ｓｉ
ウェハ８の周辺部はｃ−Ｓｉ層が残るのでダイヤモンド
ブレード等で切断・削除する。こうして図３に示す半導
体発光素子が完成する。なお、この後のダイシングやア
センブル工程は一般のＬＥＤの工程と同様であり、説明
を省略する。陽極化成のコンタクトとして用いたＡｌ電
極６５はカソード電極６５として用いる。陽極化成に用
いたＡｌ電極６５を一度除去し、カソード電極用に新た
に金属電極を形成してもよいことはもちろんである。

【００４７】図３に示すように第４〜第１のｎ型ナノ構
造ＰＳ層３１，３３，３５，３７を第３〜第１のｎ型メ
ソ構造ＰＳ層３２，３４，３６で接続した構造とする
と、第４〜第１のｎ型ナノ構造ＰＳ層３１，３３，３
５，３７四層分の合計の厚さと同じ厚さの単層ナノ構造
ＰＳ層を有する半導体発光素子に比べ、直列抵抗Ｒ_S を
低減することができる。これは、図２４に示したように
ｎ型ナノ構造ＰＳ層の直列抵抗Ｒ_Sは厚さの二乗に比例
して増加することに起因している。すなわち、例えば厚
さ２μｍのｎ型ナノ構造ＰＳ層の直列Ｒ_S 抵抗は厚さ
０．５μｍのナノ構造ＰＳ層の直列抵抗Ｒs の１６倍に
なる。ところが、図３のように厚さ０．５μｍのｎ型ナ
ノ構造ＰＳ層四層を抵抗の低いｎ型メソ構造ＰＳで直列
に接続した構造とすると、全直列抵抗Ｒ_{S(total )}は厚
さ０．５μｍのナノ構造ＰＳ層単層のほぼ４倍にしかな
らない。一般的には厚さがｄ／Ｎのｎ型ナノ構造ＰＳ層
Ｎ層をｎ型メソ構造ＰＳ層で接続した多層構造の全直列
抵抗Ｒ_{S(total-div )}は、厚さｄの単層のナノ構造ＰＳ
層の全直列抵抗Ｒ_{S(total-single)}に対しておよそ１／
Ｎに低減できる。図４のような方法で作製すると、ＥＬ
発光効率が高いｎ型ナノ構造ＰＳ層３１，３３，３５，
３７は、元の非縮退ｎ型ｃ−Ｓｉ層４１，４３，４５，
４７の部分にしかできないので正確な膜厚制御と、十分
な多孔質シリコン化が促進され、ナノ構造ＰＳ層の発光
効率の向上が可能なことは実施の形態１の場合と同様で
ある。

【００４８】図５に本発明の第２の実施の形態に係る半
導体発光素子（○印）のＥＬ外部量子効率と直列抵抗Ｒ
s との関係を示す。図５には比較のために、従来技術に
よる半導体発光素子（△印）および本発明の第１実施の
形態に係る半導体発光素子（□印）のＥＬ外部量子効率
と直列抵抗Ｒ_Sとの関係も同時に示している。

【００４９】従来技術、第１および第２の実施の形態に
係る半導体発光素子のそれぞれの陽極化成条件は同一で
ある。また第１の実施の形態に係る半導体発光素子のナ
ノ構造ＰＳ層１２の厚さ（２μｍ）と第２の実施の形態
に係る半導体発光素子のナノ構造ＰＳ層３１，３３，３
５，３７四層の厚さの和（０．５μｍ×４＝２μｍ）は
同じである。図５に示すそれぞれの半導体発光素子のＥ
Ｌ外部量子効率はほぼ同じであるが、それぞれの直列抵
抗Ｒ_Sには顕著な差が認められる。すなわち△印で示す
従来技術の半導体発光素子のナノ構造ＰＳ層の厚さは８
μｍと厚いので直列抵抗Ｒs は約１２０ｋΩと最も大き
い。それに対し、□印で示す本発明の第１の実施の形態
に係る半導体発光素子はナノ構造ＰＳ層の厚さを正確に
制御して２μｍに薄くでき、直列抵抗Ｒ_S は約８ｋΩ
と，１／１５に低減されている。そして○印で示す本発
明の第２の実施の形態に係る半導体発光素子の直列抵抗
Ｒ_Sは１．６ｋΩであり、第１の実施形態に係る半導体
発光素子と比べても１／５に低減され、最も小さな値が
達成されている。このように本発明の第２の実施の形態
に係る半導体発光素子の直列抵抗Ｒ_Sの低減効果は明ら
かである。

【００５０】（第３の実施の形態）ＰＳ層は半導体集積
回路（ＩＣ）と同一のｃ−Ｓｉ基板上に作製することが
できる。このため本発明の半導体発光素子は、光電集積
素子（ＯＥＩＣ）や画像表示のためのディスプレイなど
のＩＣに集積化することが容易で、種々の分野への応用
が可能である。集積化には選択拡散の技術を用いればよ
い。すなわちＳｉウェハの所定の部分に縮退ｃ−Ｓｉ層
および非縮退ｃ−Ｓｉ層からなる多層拡散領域を形成す
れば、縮退ｃ−Ｓｉ層を中心とした多層拡散領域の部分
に選択的に本発明の半導体発光素子構造を形成できる。

【００５１】図６は、３００ｍｍφのシリコンウェハの
中央部に５１２×５１２のＰＳ発光ダイオード（ＬＥ
Ｄ）アレイを配列し、この周辺部に、ＰＳ発光ダイオー
ド（ＬＥＤ）アレイを駆動するためのデータドライバ１
０９やスキャンドライバ１１５等の回路を集積化したデ
ィスプレイ装置の模式図である。

【００５２】図７は、図６に示したディスプレイ装置の
構成を示すブロック図である。このディスプレイ装置
は、マトリクス状に配列されたＰＳ発光ダイオード（Ｌ
ＥＤ）の点灯時間を階調制御する階調制御型ＬＥＤディ
スプレイ装置である。データ入力制御回路１０３は、セ
レクト信号ＳＥが“Ｈ”の期間中、クロック信号ＣＫ１
に同期して所定の表示データを取り込み、ＲＡＭに与え
る。例えば、８ビットの表示データを１ドットに対応
し、２５５段階の明るさを示すようにすればよい。ＲＡ
Ｍ１０５は、８ビットデータを５１２ドット分記憶する
と、階調制御回路１０７へ出力する。階調制御回路１０
７は、８ビットの表示データに基づいて各ドット毎の点
灯時間を２５５階調で制御する。階調制御された点灯時
間に基づいてデータ用ドライバ回路（データドライバ）
１０９は、５１２ドット分のＰＳ−ＬＥＤ１０１ａを同
時に駆動する。

【００５３】一方、リセット信号ＲＥによってリセット
され、クロック信号ＣＫ１に同期する２段のカウンタ１
１１ａ，１１１ｂから出力される信号は、デコーダ１１
３を介してスキャン用ドライバ回路（スキャンドライ
バ）１１５に入力される。スキャン用ドライバ回路１１
５は、データ用ドライバ回路１０９によって５１２ドッ
ト分のＬＥＤ１０１ａが駆動される毎に、この５１２ド
ット分のＬＥＤ１０１ａを順次スキャンする。

【００５４】図８は、ＬＥＤマトリクス部を示す模式的
な断面図である。図８に示すように本発明の第３の実施
の形態に係るＬＥＤディスプレイ装置のマトリクス部
は、ｐ型ｃ−Ｓｉ基板８３上にｎ⁺ 型ｃ−Ｓｉ埋め込み
層１４が形成されている。そして、このｎ⁺ 型ｃ−Ｓｉ
埋め込み層１４の上に、ｎ型メソ構造ＰＳ層（第１の第
１導電型メソ構造ＰＳ層）１３、厚さ１乃至２μｍ程度
のｎ型ナノ構造ＰＳ層（第１の第１導電型ナノ構造ＰＳ
層）１２、厚さ０．５乃至１μｍ程度のｐ型メソ構造Ｐ
Ｓ層（第２導電型メソ構造ＰＳ層）６１が順に形成され
ている。ｎ⁺ 型ｃ−Ｓｉ埋め込み層１４、ｎ型メソ構造
ＰＳ層１３、ｎ型ナノ構造ＰＳ層１２、ｐ型メソ構造Ｐ
Ｓ層６１は、素子分離領域８６により分離され電気的に
独立の複数の領域として形成されている。ｐ型メソ構造
ＰＳ層６１、ｎ型ナノ構造ＰＳ層１２及びｎ型メソ構造
ＰＳ層１３を貫通してｎ⁺型ｃ−Ｓｉ埋め込み層１４に
達するプラグ（電極取り出し部）８５が形成されてい
る。プラグ（電極取り出し部）８５は、ＬＥＤ１０１ａ
のカソード電極となる。このプラグ８５は不純物添加ポ
リシリコン（ドープドポリシリコン）若しくはタングス
テン（Ｗ）等の高融点金属で形成されている。ｐ型メソ
構造ＰＳ層６１の上にはＬＥＤ１０１ａのアノード電極
となるＩＴＯ膜やＳｎＯ2 膜等の透明電極８７が形成さ
れている。透明電極８７はアルミニウウム若しくはアル
ミニウウム合金等の金属からなるスキャン線９６に接続
され、プラグ８５はデータ線８９に接続されている。デ
ータ線８９もアルミニウウム若しくはアルミニウウム合
金等の金属から構成されている。データ線８９と透明電
極８７との間は第１の層間絶縁膜８８で分離され、スキ
ャン線９６とデータ線８９との間は第２の層間絶縁膜９
５で分離されている。アノード電極６６とカソード電極
６５との間にはＥＬ発光のための直流電源６７が接続さ
れている。このような構成により、大口径シリコン・ウ
ェハの中央部に半導体発光素子領域を配置し、この半導
体発光素子領域の駆動回路をシリコンウェハの周辺部に
配置したディスプレイ装置が容易に形成できる。

【００５５】図８に示すように本発明の第３の実施の形
態に係るＬＥＤディスプレイ装置は、以下のようにして
製造できる。

【００５６】（ａ）まず直径３００ｍｍ、厚さ１ｍｍ、
抵抗率１×１０^-3Ω−ｃｍの縮退ｎ⁺ 型ｃ−Ｓｉ基板２
３の上にエピタキシャル成長により厚さ５μｍ、抵抗率
１０Ω−ｃｍ乃至２×１０^-2Ω−ｃｍの非縮退ｐ型ｃ
−Ｓｉ層を形成する。そして、ｃ−Ｓｉ基板２３の周辺
部のスキャン用ドライバ回路１１５やデータ用ドライバ
回路１０９の形成予定部に厚さ１μｍ程度の金属からな
るイオン注入用マスク１３１を形成する。このイオン注
入用マスク１３１を用いて、まず図９（ａ）に示すよう
に加速エネルギー３ＭｅＶ乃至５ＭｅＶ、ドーズ量４×
１０¹⁶ｃｍ^-2の砒素（⁷⁵Ａｓ⁺）をイオン注入する。更
に、高濃度イオン注入による格子歪みを補正するために
加速エネルギー２．５ＭｅＶ乃至４ＭｅＶ、ドーズ量４
×１０¹⁶ｃｍ^-2の燐（³¹Ｐ⁺）をイオン注入して熱処理
をすることにより、縮退ｎ⁺ 型ｃ−Ｓｉ埋め込み層を形
成する。さらに、図９（ｂ）に示すように、イオン注入
用マスク１３１を用いて、加速エネルギー０．８ＭｅＶ
乃至１．５ＭｅＶ、ドーズ量１×１０¹³ｃｍ^-2乃至４×
１０¹⁴ｃｍ^-2の燐（³¹Ｐ⁺）をイオン注入して熱処理を
することにより、非縮退ｎ型ｃ−Ｓｉ層２２を形成す
る。さらに、図９（ｃ）に示すように、イオン注入用マ
スク１３１を用いて、加速エネルギー５０ＫｅＶ程度、
ドーズ量ドーズ量４×１０¹⁶ｃｍ^-2のボロン（¹¹Ｂ⁺）
をイオン注入して熱処理をする。この結果、図１０
（ｄ）に示すように、縮退ｎ⁺型ｃ−Ｓｉ基板２３の上
に、縮退ｎ⁺型ｃ−Ｓｉ埋め込み層２４，非縮退ｎ型ｃ
−Ｓｉ層２２および縮退ｐ⁺型ｃ−Ｓｉ層７１が、ウェ
ハ中央部に選択的に形成される。

【００５７】（ｂ）そして、この縮退ｎ⁺ 型ｃ−Ｓｉ基
板２３の裏面に真空蒸着法あるいはスパッタリング法等
を用いてＡｌ電極６５を形成する。その後４００〜４５
０℃でシンタリングを行ないＡｌ電極６５の密着を良く
し、コンタクト抵抗を下げる。

【００５８】その後、図１０（e）に示すように、底部
に開口部を有するテフロン製容器１をＯリング２を用い
て３００ｍｍｃ−Ｓｉウェハの表面に密着させる。Ｏリ
ング２はＬＥＤアレイ部と周辺回路部との境界部に来る
ようにする。ＬＥＤアレイ部ｌ０１が四角形なので、テ
フロン製容器１の底部には四角形の窓を開口するのが好
ましい。従って、Ｏリング２も四角形となるように、図
１０（e）に示したようなＯリング溝によりガイドされ
る。そして、前述の図２と同様に、このテフロン製容器
１内にフッ酸・エチルアルコール混合化成溶液４を満た
し、白金電極３とＡｌ電極６５との間に化成電流を６分
間流す。この際テフロン製化成用容器１の上方に配置さ
れたタングステンランプ５によりｃ−Ｓｉウェハ８の表
面での照射光強度が２，０００１ｘ〜２００，０００１
ｘ、好ましくは２０，０００ｌｘ程度となるように照射
光強度を調整して光を照射しながら陽極化成を行う。こ
の結果、縮退ｐ⁺型ｃ−Ｓｉ層７１は陽極化成によりｐ
型メソ構造ＰＳ層６１になる。また縮退ｎ⁺型ｃ−Ｓｉ
埋め込み層２４の一部も同様に陽極化成されｎ型メソ構
造ＰＳ層１３となる。残余の縮退ｎ⁺ 型ｃ−Ｓｉ埋め込
み層２４は、縮退ｎ⁺ 型ｃ−Ｓｉ埋め込み層１４とな
る。一方非縮退ｎ型ｃ−Ｓｉ層２２は陽極化成によりｎ
型ナノ構造ＰＳ層１２となり、図１０（e）に示したよ
うな積層構造が完成する。

【００５９】（ｃ）次に、ｐ型メソ構造ＰＳ層６１の上
に貼り合わせ用絶縁膜８１をＣＶＤ法で形成し、その表
面をＣＭＰ法等により、鏡面に仕上げる。一方、別個、
３００ｍｍｃ−Ｓｉウェハ８２を用意し、その表面をＣ
ＭＰ法等により、鏡面に仕上げる。そしてこの表面同士
を合わせて、図１１（ｆ）に示すような直接接合基板を
形成する。そして、この直接接合基板の裏面を図１２
（ｇ）に示すように、研削及び研磨し、縮退ｎ⁺型ｃ−
Ｓｉ基板２３の厚さを２乃至１０μｍにまで薄くする
（もしくは、縮退ｎ⁺ 型ｃ−Ｓｉ基板２３を除去し、縮
退ｎ⁺ 型ｃ−Ｓｉ埋め込み層１４を露出させる）。以後
においては、薄く残った縮退ｎ⁺型ｃ−Ｓｉ基板２３も
「縮退ｎ⁺ 型ｃ−Ｓｉ埋め込み層」１４と呼ぶこととす
る。そして、縮退ｎ⁺型ｃ−Ｓｉ埋め込み層１４の表面
をＣＭＰ法等により、鏡面に仕上げる。

【００６０】（ｄ）更に、別の直径３００ｍｍ、抵抗率
１０乃至５００Ω−ｃｍ程度のｃ−Ｓｉウェハ８３を用
意し、その表面をＣＭＰ法等により、鏡面に仕上げる。
そしてこの表面同士を合わせて、図１２（ｈ）に示すよ
うな直接接合基板を形成する。そして、今度は先に直接
接合した３００ｍｍｃ−Ｓｉウェハ８２を研削及び研磨
して除去し、更に図１３（ｉ）に示すように、貼り合わ
せ用絶縁膜８１も除去する。

【００６１】（ｅ）次に図１３（ｊ）に示すように、ｐ
型メソ構造ＰＳ層６１、ｎ型ナノ構造ＰＳ層１２及びｎ
型メソ構造ＰＳ層１３を貫通してｎ⁺ 型ｃ−Ｓｉ埋め込
み層１４に達する溝９１を形成する。溝９１の形成は、
シリコン酸化膜からなるエッチング用マスクをまずｐ型
メソ構造ＰＳ層６１の上に形成し、このシリコン酸化膜
をマスクとして、ＣＦ₄，ＳＦ₆，ＣＢｒＦ₃，ＳｉＣ
ｌ₄、あるいはＣＣｌ₄等によるＲＩＥ又はＥＣＲイオン
エッチングを行えばよい。このトレンチエッチング時に
基板を−１１０℃乃至−１３０℃に冷却することも有効
である。

【００６２】（ｆ）そして、図１４（ｋ）に示すよう
に、溝９１の表面を熱酸化し、酸化膜８４を形成する。
そして、図１４（ｌ）に示すように、指向性の良いＲＩ
Ｅにより溝９１の底部の酸化膜８４を除去する。この
後、図１５（ｍ）に示すように、不純物添加ポリシリコ
ン（ドープドポリシリコン）若しくはタングステン
（Ｗ）等の高融点金属を、溝９１の内部に埋め込み、電
極取り出し部となるプラグ８５を形成する。そして更に
ＣＭＰ法で表面を平坦化する。

【００６３】（ｇ）次に、図１５（ｎ）に示すように、
素子分離用溝９２を、ｐ型メソ構造ＰＳ層６１、ｎ型ナ
ノ構造ＰＳ層１２、ｎ型メソ構造ＰＳ層１３及びｎ⁺型
ｃ−Ｓｉ埋め込み層１４を貫通して形成する。そして、
図１６（ｏ）に示すように、素子分離用溝９２中に素子
分離用酸化膜８６を埋め込む。そして更にＣＭＰ法で表
面を平坦化する。

【００６４】（ｈ）その後、図１６（ｐ）に示すよう
に、ＩＴＯ膜やＳｎＯ₂膜等の透明電極８７をＣＶＤ法
もしくはスパッタリング法で形成する。そして、ＲＩＥ
法により図１７（ｑ）に示すように、透明電極８７をマ
トリクスを構成するそれぞれのドットの位置に分離す
る。透明電極８７の分離後、公知のＭＯＳトランジスタ
工程等を用いて、ｃ−Ｓｉ基板２３の周辺部にスキャン
用ドライバ回路１１５やデータ用ドライバ回路１０９等
の周辺回路を形成する。周辺回路のポリシリコンゲート
領域を形成後、ポリシリコンゲート領域及び透明電極８
７の上部に、図１７（ｒ）に示すように、酸化膜、ＰＳ
Ｇ膜、ＢＰＳＧ膜等の第１の層間絶縁膜８８を形成す
る。この第１の層間絶縁膜８８にコンタクトホールを開
口し、アルミニウウム若しくはアルミニウウム合金等の
金属からなるデータ線８９を形成し、図１８（ｓ）に示
すように、プラグ８５に接続する。同時に周辺回路部の
所要の金属配線を行う。そして、データ線８９や周辺回
路部の所要の金属配線の上に、さらに、酸化膜、ＰＳＧ
膜、ＢＰＳＧ膜、Ｓｉ３Ｎ４膜等の第２の層間絶縁膜９
５を形成する。この第２の層間絶縁膜９５にコンタクト
ホールを開口し、アルミニウウム若しくはアルミニウウ
ム合金等の金属からなるスキャン線９６を透明電極８７
に接続し、周辺回路部の所要の金属配線を行えば、図８
に示す本発明の第３の実施の形態に係るＬＥＤディスプ
レイ装置のマトリクス部が完成する。図８では、最終パ
ッシベーション膜が省略されているが、当業者周知のよ
うに、最終パッシベーション膜は、必要に応じて形成さ
れる。

【００６５】なお、図１１（ｆ）乃至図１３（ｉ）に示
すような方法を採用しなくても、図１３（ｉ）に示すよ
うなｐ型ｃ−Ｓｉ基板８３上にｎ⁺ 型ｃ−Ｓｉ埋め込み
層１４、ｎ型メソ構造ＰＳ層１３、ｎ型ナノ構造ＰＳ層
１２、ｐ型メソ構造ＰＳ層６１が順に形成された構造は
実現できる。たとえば、まず、直径３００ｍｍ、厚さ１
ｍｍ、抵抗率１０乃至５００Ω−ｃｍ程度の非縮退ｐ型
ｃ−Ｓｉ基板８３上に、縮退ｎ⁺ 型ｃ−Ｓｉ埋め込み層
２３，非縮退ｎ型ｃ−Ｓｉ層２２および、縮退ｐ⁺ 型ｃ
−Ｓｉ層７１をエピタキシャル成長により形成する。そ
の後、非縮退ｐ型ｃ−Ｓｉ基板８３の裏面から、図１９
に示すように、ｎ⁺ 型ｃ−Ｓｉ埋め込み層２３に達する
溝を開口し、カソード電極を設け、白金電極３との間に
化成電流を流しても良い。ただし、ｎ⁺型ｃ−Ｓｉ埋め
込み層１４が薄いので、この部分の抵抗が大きく陽極化
成が不均一になる恐れがある。従って、直径３００ｍｍ
程度の大面積ウェハの場合は、図１１（ｆ）乃至図１３
（ｉ）に示すような直接接合法を用いる方が好ましい。

【００６６】図８に示す構造は素子分離用酸化膜８５が
透明のため隣接したドットからの光の漏れが有る。従っ
て、鮮明な像を得るためには、素子分離用酸化膜８５の
中に、図２０に示すような遮光領域１４２を形成すれば
よい。遮光領域１４２はタングステン（Ｗ）等の金属を
用いればよい。図２０には、更に、ｎ⁺型ｃ−Ｓｉ埋め
込み層１４の下部に誘電体多層膜によるブラッグ反射膜
１４１が配置され効率よく光が表面から出るようになっ
ている。誘電体多層膜によるブラッグ反射膜１４１は、
図１２（ｈ）の直接接合の工程においてｎ⁺ 型ｃ−Ｓｉ
埋め込み層１４とｃ−Ｓｉウェハ８３との間に挟めばよ
い。

【００６７】また、ＬＥＤアレイ部の下部のｃ−Ｓｉウ
ェハ８３をエッチングにより除去してウェハの下方に光
を取り出す構造でも良い。この場合は、直径３００ｍｍ
の、縮退ｎ+ 型ｃ−Ｓｉ基板上に非縮退ｎ型ｃ−Ｓｉ層
２２および、縮退ｐ+ 型ｃ−Ｓｉ層７１をエピタキシャ
ル成長により形成し、最後にＬＥＤアレイ部の下部の縮
退ｎ+ 型ｃ−Ｓｉ基板を選択的にエッチングにより除去
すればよいので、図１１（ｆ）乃至図１３（ｉ）に示す
ような直接接合法を用いる必要はない。但し、大面積で
あるのでウェハの反りや機械的強度に難がある。

【００６８】なお、上記において大口径ウェハの一例と
して直径３００ｍｍ（１２インチ）のウェハで説明した
が、４インチ乃至８インチ等他のウェハサイズでも良い
ことは勿論である。

【００６９】（その他の実施の形態）上記のように、本
発明は第１乃至第３の実施の形態によって記載したが、
この開示の一部をなす論述及び図面はこの発明を限定す
るものであると理解すべきではない。この開示から当業
者には様々な代替実施の形態、実施の形態及び運用技術
が明らかとなろう。

【００７０】たとえば、上記第１および第２の実施例で
はＥＬ発光層として光照射下で非縮退ｎ型ｃ−Ｓｉ層を
陽極化成したｎ型ナノ構造ＰＳ層を用いた場合について
説明したが、ｃ−Ｓｉ層の導電型を逆にして非縮退ｐ型
ｃ−Ｓｉ層を化成したｐ型ナノ構造ＰＳ層を発光層とし
て用いてももちろんよい。この場合、第１および第２の
実施例においてｐ型／ｎ型をすべて反転した構造とな
る。なお、非縮退ｐ型ｃ−Ｓｉ層は光照射を行わない陽
極化成によってもｐ型ナノ構造ＰＳ層になるため、図２
及び４に示したタングステンランプは省略することが可
能である。また図２４に示すようにｐ型ナノ構造ＰＳ層
の直列抵抗Ｒs の値はｐ型ナノ構造ＰＳ層の厚さの３乗
に比例する形で大きくなるので、第２の実施例で示した
薄い多数の層に分割することにより、多層分割の効果は
より顕著となる。

【００７１】第３の実施例では、マトリクス状に配列さ
れたＰＳ層を用いた発光ダイオードアレイにより、安価
で大面積の発光素子が形成できることを示した。しか
し、ＰＳ発光ダイオードをドットマトリクスとなるよう
に複数個に分離しなくても、８〜１２インチ径のシリコ
ンウェハの全面を発光領域とする室内照明用の発光装置
等も提供できる。図２１は、そのようなシリコンウェハ
の全面を発光領域とする発光装置の一部断面図を示す。
大面積化により半透明金電極の抵抗が効いて来る場合
は、図２１に示すように、ストライプ状に低抵抗の電極
配線９７を設け、厚いＩＴＯ膜やＳｎＯ₂膜等の透明電
極層８７をｐ型メソ構造ＰＳ層６１の上に形成すればよ
い。

【００７２】このように、本発明ではここでは記載して
いない様々な実施の形態等を包含するということを理解
すべきである。したがって、本発明はこの開示から妥当
な特許請求の範囲記載に係る発明特定事項によってのみ
限定されるものである。

【００７３】

【発明の効果】以上詳細に説明したように、本発明によ
りＥＬ発光効率（量子効率）が高くかつ直列抵抗の低い
多孔質シリコンを用いた半導体発光素子が提供される。
特にＥＬ発光に寄与するナノ構造ＰＳ層の厚さを直列抵
抗が低く最大発光効率が得られる所望の厚さに制御し、
しかも最大の量子効率が得られるようにＰＳ層の質的向
上が可能であるので、発光効率の向上が容易となる。

【００７４】本発明によれば、ＥＬ発光に寄与するナノ
構造ＰＳ層を薄い複数の層に分割し、全体としては最大
発光効率を得る厚みを担保して、直列抵抗を飛躍的に小
さくできるので、動作電圧を低くすると共に、電力効率
および発光効率が向上する。

【００７５】本発明によればＥＬ発光に寄与するナノ構
造ＰＳ層の厚み制御が容易であり、かつ最大の量子効率
が得られるような、十分長い陽極化成時間が担保でき、
陽極化成を促進できるので、製造歩留りが高く、生産性
が向上する。

【図面の簡単な説明】

【図１】本発明の第１実施の形態に係る半導体発光素子
の構造を示す断面図である。

【図２】本発明の第１実施の形態に係る半導体発光素子
の製造方法を説明する模式図である。

【図３】本発明の第２実施の形態に係る半導体発光素子
の構造を示す断面図である。

【図４】本発明の第２実施の形態に係る半導体発光素子
の製造方法を説明する模式図である。

【図５】本発明の第１および第２の実施の形態および従
来技術に係る半導体発光素子のそれぞれの外部量子効率
と直列抵抗との関係を示す図である。

【図６】本発明の第３実施の形態に係る３００ｍｍφの
シリコンウェハを用いたディスプレイ装置の模式図であ
る。

【図７】図６に示したディスプレイ装置の構成を示すブ
ロック図である。

【図８】ＬＥＤマトリクス部を示す模式的な断面図であ
る。

【図９】本発明の第３の実施の形態に係るＬＥＤディス
プレイ装置の製造方法を説明する模式的な工程断面図で
ある（その１）。

【図１０】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の製造方法を説明する模式的な工程断面図
である（その２）。

【図１１】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の製造方法を説明する模式的な工程断面図
である（その３）。

【図１２】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の製造方法を説明する模式的な工程断面図
である（その４）。

【図１３】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の製造方法を説明する模式的な工程断面図
である（その５）。

【図１４】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の製造方法を説明する模式的な工程断面図
である（その６）。

【図１５】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の製造方法を説明する模式的な工程断面図
である（その７）。

【図１６】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の製造方法を説明する模式的な工程断面図
である（その８）。

【図１７】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の製造方法を説明する模式的な工程断面図
である（その９）。

【図１８】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の製造方法を説明する模式的な工程断面図
である（その１０）。

【図１９】本発明の第３の実施の形態に係るＬＥＤディ
スプレイ装置の他の製造方法を説明する模式的な図であ
る。

【図２０】本発明の第３の実施の形態の変形例に係るＬ
ＥＤマトリクス部を示す模式的な断面図である。

【図２１】本発明の他の実施の形態に係る室内照明用の
発光装置の一部を示す模式的な断面図である。

【図２２】従来のＰＳを用いた半導体発光素子の構造の
一例を示す断面図である。

【図２３】図２２に示す半導体発光素子の製造方法を説
明する模式図である。

【図２４】ナノ構造ＰＳ層の厚さと直列抵抗との関係を
示す図である。

【符号の説明】

１テフロン製化成用容器２Ｏリング３白金電極４フッ酸・エチルアルコール混合化成溶液５タングステンランプ６可変直流電源７，８，９，８２，８３ｃ−Ｓｉウェハ１２ｎ型ナノ構造ＰＳ層１３ｎ型メソ構造ＰＳ層１４ｎ⁺ 型ｃ−Ｓｉ層２２ｎ型ｃ−Ｓｉ層２３ｎ⁺ 型ｃ−Ｓｉ層３１第４のｎ型ナノ構造ＰＳ層３２第３のｎ型メソ構造ＰＳ層３３第３のｎ型ナノ構造ＰＳ層３４第２のｎ型メソ構造ＰＳ層３５第２のｎ型ナノ構造ＰＳ層３６第１のｎ型メソ構造ＰＳ層３７第１のｎ型ナノ構造ＰＳ層４１第４のｎ型ｃ−Ｓｉエピタキシャル成長層４２第３のｎ⁺ 型ｃ−Ｓｉエピタキシャル成長層４３第３のｎ型ｃ−Ｓｉエピタキシャル成長層４４第２のｎ⁺型ｃ−Ｓｉエピタキシャル成長層４５第２のｎ型ｃ−Ｓｉエピタキシャル成長層４６第１のｎ⁺ 型ｃ−Ｓｉエピタキシャル成長層４７第１のｎ型ｃ−Ｓｉエピタキシャル成長層６１ｐ型メソ構造ＰＳ層６５カソード電極（Ａｌ電極）６６アノード電極（半透明金電極）６７直流電源７１ｐ⁺型ｃ−Ｓｉ層８１貼り合わせ用絶縁膜８５プラグ（電極取り出し部）８６素子分離用酸化膜８６素子分離領域８７透明電極８８第１の層間絶縁膜８９データ線９１溝９２素子分離用溝９５第２の層間絶縁膜９６スキャン線９７電極配線１０１ａＰＳ−ＬＥＤｌ０１ＬＥＤアレイ部１０３データ入力制御回路１０５ＲＡＭ１０７階調制御回路１０９データドライバ１１１カウンタ１１３デコーダ１１５スキャンドライバ１３１イオン注入用マスク１４１ブラッグ反射膜１４２遮光領域

Claims

【特許請求の範囲】

【請求項１】第１の第１導電型ナノ構造多孔質シリコ
ン層と、該第１の第１導電型ナノ構造多孔質シリコン層
の上部に形成された第２導電型メソ構造多孔質シリコン
層と、前記第１の第１導電型ナノ構造多孔質シリコン層
の下部に形成された第１の第１導電型メソ構造多孔質シ
リコン層とを少なくとも含むことを特徴とする半導体発
光素子。
【請求項２】前記第１の第１導電型メソ構造多孔質シ
リコン層の下部にさらに第２の第１導電型ナノ構造多孔
質シリコン層および第２の第１導電型メソ構造多孔質シ
リコン層を少なくとも含むことを特徴とする請求項１記
載の半導体発光素子。
【請求項３】前記第１の第１導電型ナノ構造多孔質シリ
コン層、前記第２導電型メソ構造多孔質シリコン層及び
第１の第１導電型メソ構造多孔質シリコン層はシリコン
ウェハの中央部に積層され、該シリコンウェハのその他
の領域には集積回路が配置されていることを特徴とする
請求項１又は２記載の半導体発光素子。
【請求項４】第１の第１導電型縮退結晶性シリコン層
と、該第１の第１導電型縮退結晶性シリコン層の上部の
第１の第１導電型非縮退結晶性シリコン層と、該第１の
第１導電型非縮退結晶性シリコン層の上部の第２導電型
縮退結晶性シリコン層とを少なくとも含む結晶性シリコ
ンウェハを用意する工程と、該結晶性シリコンウェハを陽極化成して前記第１の第１
導電型非縮退結晶性シリコン層を第１の第１導電型ナノ
構造多孔質シリコン層にする工程とを少なくとも含むこ
とを特徴とする半導体発光素子の製造方法。
【請求項５】前記結晶性シリコンウェハはさらに、前
記第１の第１導電型縮退結晶性シリコン層の下部の第２
の第１導電型非縮退結晶性シリコン層と、さらにその下
部の第２の第１導電型縮退結晶性シリコン層とを少なく
とも含み、前記陽極化成により前記第２の第１導電型非縮退結晶性
シリコン層を第２のナノ構造多孔質シリコン層にするこ
とを特徴とする請求項４記載の半導体発光素子の製造方
法。