JPH11162930A - 半導体基板の平坦化方法並びにこの方法に使用されるエッチヤント - Google Patents

半導体基板の平坦化方法並びにこの方法に使用されるエッチヤント

Info

Publication number
JPH11162930A
JPH11162930A JP10276271A JP27627198A JPH11162930A JP H11162930 A JPH11162930 A JP H11162930A JP 10276271 A JP10276271 A JP 10276271A JP 27627198 A JP27627198 A JP 27627198A JP H11162930 A JPH11162930 A JP H11162930A
Authority
JP
Japan
Prior art keywords
etchant
component
layer
acid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10276271A
Other languages
English (en)
Inventor
Hans-Juergen Kruwinus
ハンス−ユルゲン・クルビーヌス
Reinhard Sellmer
ラインハート・セルマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research AG
Original Assignee
SEZ AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEZ AG filed Critical SEZ AG
Publication of JPH11162930A publication Critical patent/JPH11162930A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/20Acidic compositions for etching aluminium or alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】エッチング速度が遅くならず、簡単な工程で、
半導体基板に形成された溝並びに/もしくはコンタクト
ホールにののみコーティング材料を残すことが可能な半
導体基板の平坦化方法。 【解決手段】半導体基板1の表面のコーティング3を、
このコーティングが基板に形成された溝3bの領域内に
独占的に残るように、半導体基板を回転させて、エッチ
ャントにより、除去する。このエッチャントは、少くと
も0.4 l/min、好ましくは、1 l/minの
流量で供給半導体基板の表面に表面に連続した体積流で
供給される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板から、例え
ば、銅もしくはアルミニウムのような金属、または、多
結晶シリコン、多結晶シリカ、もしくは二酸化シリコン
(SiO2 )のような他の材料で形成され得る層を除去
することにより、半導体基板を平坦化するための方法並
びにこの方法に使用されるエッチャントに関する。特
に、本発明に係わる方法は、半導体基板の表面上の層を
除去するが、導電体ストリップ(トラック)もしくは絶
縁体ストリップ(トラック)が形成されるように、半導
体基板に形成された溝もしくはコンタクトホール内では
残すように、平坦化することにより、上記層(コーティ
ング)を除去することに関する。また、液体エッチャン
トを使用する1工程で従来の(機械的)ポリッシング行
程を使用しないで、本発明に係わる方法を果すことが可
能である。
【0002】
【従来の技術】米国特許No.5 486 234 A
により、基板の表面上と基板の溝もしくはコンタクトホ
ール内との金属を除去する方法が知られている。
【0003】図1の(a)ないし(1d)は、半導体基
板の概略的な断面を使用してこの米国特許No.5 4
86 234 Aから知られる方法を示している。図1
の(a)は、絶縁体層2(例えば、二酸化シリコン(S
iO2 )の層)が上に形成された半導体基板1を示す。
この基板には、導電体ストリップを形成するための溝が
リソグラフィにより形成されている。例えば、チタニウ
ムでできた薄いバリア層(図示せず)が、絶縁体層2の
表面に形成されている。そして、金属層3が、このバリ
ア層上に形成されている。この金属層3(図1の(b)
を参照)は、電気メッキ法により形成され得る。この金
属層3の表面4に溝(トレンチ)5が形成されている。
このような溝は、米国特許No.5 486 234
Aには示されていないけれども、知られている。均一に
作用するエッチングがなされると、これら溝は、所望の
結果(図1の(d))を達成することは不可能であり、
図1(b)に示されている基板は均一なエッチング工程
にさらされるように、より深くなるであろう。既知の金
属エッチング工程(回転している半導体基板(ウエハ)
の表面上にエッチャントを噴霧もしくは滴下する)は、
バリア層上に形成された金属層3の金属のほとんどを除
去するために必要な中間工程である。これは、エッチン
グを始める前に、図1の(c)に示されているように、
表面は6は平坦であることを確実にしている。このポリ
ッシング(レベリング)は、米国特許No.5 486
234 Aにより提案されているような電気的ポリッ
シングで良い。
【0004】
【発明が解決しようとする課題】既知の噴霧並びに滴下
エッチングの他の欠点は、遅いエッチング速度(0.0
2ないし1.34μ/min)によってのみ達成するこ
とができることである。道理に合う時間内で所望の結果
を得るようにするために、金属層3の金属の大部分は他
の工程(例えば、電気的ポリッシング)を使用して、除
去しなければならないことである。
【0005】欧州特許EP 223 920 B1は、
平坦化方法として、平坦化手段(例えば、SOG:sp
in on glass;ガラス板上でのスピン)を使
用したプラズマエッチングもしくはリアクティブイオン
エッチングを開示している。特に、この欧州特許EP
223 920 B1は、この分野では平坦化のための
方法として知られている化学的・機械的ポリッシング法
(CMP)を提案している。
【0006】
【課題を解決するための手段】半導体基板中に導電体ス
トリップもしくは絶縁体ストリップの形成のために本発
明に係わる方法において、形成された後に特に溝の領域
で平坦でない面もしくは凹みを形成する、例えば電気メ
ッキにより形成される金属層もしくは他の材料の層が、
金属もしくは他の材料が絶縁体層のフィールド上から完
全に除去されかつ、基本的な平坦に面が生じる程度にの
み溝もしくはコンタクトホール内で除去されるような単
一のウエットエッチング工程により除去されるような工
程が利用され得る。
【0007】本発明に係われば、この目的は、半導体基
板の表面のコーティングを、このコーティングが基板に
形成された少くとも1つの溝並びに/もしくはコンタク
トホールの領域内に独占的に残るように、半導体基板を
回転させて、エッチャントにより、除去する半導体基板
の平坦化方法体において、エッチャントは、平坦化され
る表面に連続した体積流で供給することを特徴とする方
法により達成される。
【0008】本発明に係わる方法の好ましくかつ効果的
な実施の形態は従属項の内容である。
【0009】
【実施例】本発明において、平坦化に適した純粋なウエ
ット化学的方法が利用され得るように、絶縁体層2上の
材料層3に、溝上の部分3bと、溝間のフィールド(フ
ィールド)上の部分3aとで速度の異なるエッチングを
することが可能である。
【0010】本発明に係わる方法では、材料(金属もし
くは他の材料)に係わるエッチング速度は、溝もしくは
コンタクトホール間のフィールドの領域の方が、溝もし
くはコンタクトホール上よりも著しく早くさせることが
できる。
【0011】この場合、本発明に係わる方法は、エッチ
ング液が、回転されている半導体基板(ウエハ)の表面
上に連続的に流れる状態で単に注がれる必要があるの
で、非常に簡単に設定され得る。
【0012】この場合、エッチャントが0.4 l/m
以上の流量(体積速度)で与えられるならば、有効であ
る。
【0013】液玉(ドロップ)は好ましくない均一なエ
ッチングを生じ、また、半導体基板の表面の所望のレベ
リング(平坦化)が妨げられるので、液玉が半導体基板
の表面に形成されないことが重要である。
【0014】本発明に係わる方法において、表面の平坦
化が果されるように、異なるエッチング速度が達成でき
ることは、以外である。この事実は、多分、次のような
理由によるであろう。連続した流れで与えられるエッチ
ャントの層が、基板に対しての摩擦や粘度によって、ほ
とんど基板の表面に残って、基板の表面全体に渡って形
成される。そして、一方では反応物(エッチャント)と
他方では不活性層によるエッチング生成物との交換が次
のようにしてゆっくりとなされる。即ち、低い領域(即
ち、溝もしくはコンタクトホールの領域内)において、
比較的長い拡散路、かくして遅いエッチング速度により
生じる長い拡散時間によって、エッチングはより浅い領
域におけるよりもゆっくりとなされる。これは、物質の
交換が非常に早くなり、短い時間でなされるからであ
る。このことは、銅を硝酸でエッチングする例において
は、媒体と銅とのエッチング界面で消費されるニトロ化
生成物(NO3 + )が、界面に直接に近接するエッチャ
ントの層上で動かないか僅かしか動かない層を介する拡
散によって置換され得る、ことを意味する。さらに、銅
を硝酸でエッチングする例の場合、界面の直上のエッチ
ャント層の領域において、高濃度の水素と、銅イオンと
NOx 化合物とが生じ、これらは、また、エッチング速
度を遅らせるように作用する。界面に直接隣接するエッ
チャントの層からの外へ拡散し、上移動領域により移動
されるのが反応生成物にとって長くなるのに従って、溝
間のストリップもしくはフィールドの領域におけるより
も溝の領域における方がエッチング速度は遅くなる。
【0015】かくして、図2の(a)ないし(c)に示
すように、上にバリア層(図示せず)が存在し得る絶縁
体層2の上に形成されたコーティング(材料層)3を備
えた半導体基板1から出発して、平坦化は、コーティン
グ3の材料が溝間のフィールドの領域においては完全に
除去されるが、溝の領域上の部分3bにおいては基本的
な平面で残り(ここではエッチング速度が遅く、拡散路
が長いため)、また、導電体ストリップもしくは絶縁体
ストリップを形成するように溝を埋めるように、単一の
工程でなされる。
【0016】本発明に係わる方法において、例えば、銅
もしくはアルミニウムのような金属に代えて、多結晶シ
リコンや多結晶シリサイド(例えば、タングステン・シ
リサイド)、もしくは、二酸化シリコン(SiO2 )が
コーティング3として溝内に形成され得る。コーティン
グがSiO2 の場合、溝が形成される層2は、シリコン
で形成されることが好ましく、また主である。
【0017】本発明に係わる方法において、エッチャン
トは、コーティング3を形成する金属に対してエッチン
グ作用を及ぼすことは理解される。
【0018】本発明に係わる方法において、エッチャン
ト)が処理される半導体基板の全面を覆いかつ流れる連
続した体積流で与えられるのと同じ方法であり、これ
は、半導体基板が回転されているときになされる。
【0019】本発明に係わる方法において、この方法
は、噴霧もしくは滴下されるエッチング液を使用する従
来のようにはなされず、エッチング流体は連続した体積
流で、好ましくは、0.4ないし1.0 l/mの流量
で基板に供給される。流量は、1.0 l/m以上でも
良い。エッチングが使用された後に、付加的(オプショ
ン的)に、これを補足並びに再使することは、エッチン
グ液が再生されて1サイクルを通して流されるときに、
より大きい体積で取り扱いのために利用され得る。
【0020】ノズルが回転する基板の回転軸に対して静
止されておらず、基板上を移動されるのであれば、本発
明に係わる方法において特に有効である。この場合、基
板の見地から割り線もしくは直径に沿って動き、エッチ
ング液の体積流を供給するノズルの移動路は、特に、好
ましい。実際の試験において、平坦化される基板の回天
中心から短い距離を過ぎて動く、即ち、割り線に沿って
基板の外周端に対してエッチング液の体積流を動かすノ
ズルの道は、特に好ましい結果となる。この場合、ノズ
ルの移動、かくして、ノズルから供給されるエッチング
液の体積流の移動が、回天している基板に対してより高
速度でなされるならば、効果的である。
【0021】体積流が、回天している基板に対して道、
即ち、回天している基板にエッチング液を供給し、割り
線に基本的に対応した領域、に沿って動かされると、回
天中心では静止した液体が存在せず、むしろ、エッチン
グ液でできた層もしくはフイルムは、全表面に渡って均
一に動き、表面上をこれに沿って流れる。
【0022】金属(例えば、銅)のエッチングのため
に、1つのエッチング工程のみで、フイールド上の部分
3aの材料と、溝内の部分3bの材料の上部と、フィー
ルド上のバリアー層の部分7a(図3の(a)ないし図
4の(d))とを除去することができる特別なエッチン
グ混合物を使用することは、特に有効である。このエッ
チング混合物は、溶媒(水)に加えて、2つの成分A並
びにBからなる。
【0023】成分Aは、酸化剤(例えば、硝酸、重クロ
ム酸カリウム、クロム酸−硫酸、過硫酸アンモニウム、
過硫酸ナトリウム)である。そして、過硫酸アンモニウ
ム、過硫酸ナトリウムが特に適している。
【0024】成分Bは、バリアー層の酸化材料が(容易
に)溶解可能な、即ち、(易)溶性塩もしくは易溶性複
合体、即ち、錯体を一緒になって形成するように酸もし
くは塩(例えば、ハロゲン化水素酸(例えば、フッ
酸)、シュウ酸)である。そして、フッ酸が特に適して
いる。
【0025】さらに、成分Cの添加はエッチングの結果
をより均一にする。この添加物(成分V)はエッチング
速度を遅くし(他の方法では、成分A,Bの同じ濃度
と、同じ温度)、かくして、より均一な結果となる。成
分Cは、エッチング液の誘電特性(dielectri
city)を減じる。一価または多価アルコール、もし
くはその誘導体(例えば、メタノール、エタノール、イ
ソプロパノール、グリコール、グリセリン、さく酸エチ
ルエステル、ポリエチレングリコール)が、この目的の
ために特に適している。そして、多価アルコール、もし
くはその誘導体(グリコール、ポリエチレングリコー
ル)は、この目的のために特に適している。
【0026】これらエッチング混合物の作用は、半導体
基板の断面を示す、導電性ストリップ(トラック)を形
成するための図3の(a)ないし(d)、もしくは図4
の(a)ないし(d)を参照して説明される。
【0027】SiO2 により形成された絶縁層2におい
て、凹所(溝もしくはコンタクトホール)中と、フィー
ルド上とに、まず、約10nmの厚さのバリアー層7
a,7b(例えば、チタン、タンタル、窒化チタン、窒
化タンタル、もしくはクロムにより形成される)が形成
され、また、この上に、良導電性の金属(例えば、銅)
のコーティングの部分3a,3bが形成される(図3の
(a),図4の(a))。図4の(a)において、良導
電性の金属の部分3aは、幾分厚い。この理由は、例え
ば、半導体基板(ウエハ)上への不規則な金属層(コー
ティング)のためである。
【0028】半導体基板の所定の領域でのエッチングの
後に(図3の(b),図4の(b))、フィールド上の
バリアー層7aは、露出されるが、他の領域に対して
は、金属層の部分3aと部分3bの上部とが残っている
(図3の(b))。
【0029】驚くべきことに、バリアー層7aが作用を
受け始めるるとすぐに、金属層の部分3bは、これ以上
ほとんど作用を受けなくなるということが判った。
【0030】半導体基板(ウエハ)の所定の領域でのエ
ッチャントのさらなる作用により、フィールド上に位置
するバリアー層は除去されて、フィールドは露出する
(図3の(c))。一方、他の領域に対しては、フィー
ルド上に位置するバリアー層の部分7aは露出される
(図4の(c))。
【0031】本発明で請求したエッチャントは、ウエッ
トエッチング方法で使用され得る。即ち、回転エッチン
グ方法のみならず、例えば、エッチング浴内でのエッチ
ングでも使用され得る。
【0032】以下に、本発明に係わる方法の幾つかの実
施例を示す。
【0033】 実施例 1 溝内の材料3: 銅 溝がエッチングされた材料2: SiO2 溝の幅: 1μm以下(1.0μm) 溝の深さ: 0.1ないし1.0μm(0.3μm) フィールド上の層3aの厚さ: <1μm(0.5μm) エッチャント: 20体積部の濃H3 PO4 1体積部の濃HNO3 所定量の湿潤剤に加えて1体積部の水 回転速度: 300ないし3000rpm エッチャントの体積流: 1 リットル/分 温度: 室温ないし50℃ エッチング速度: 1ないし10μm/分 実施例 2 溝内の材料3: アルミニウム 溝がエッチングされた材料2: SiO2 溝の幅: 2μm以下(1.0μm) 溝の深さ: 0.1ないし1.0μm(0.5μm) フィールド上の材料層3aの厚さ: <1μm(0.5μm) エッチャント: 20体積部の濃H3 PO4 1体積部の濃HNO3 1体積部の濃H2 O 0.5体積部の濃HCL 0.5体積部の有機酸、 好ましくは、短鎖脂肪酸、例えば、酢酸 0.5体積部のアルコール (好ましくは、短鎖アルコール、例えば、エタノール)、 並びに、湿潤剤 回転速度: 100ないし3000rpm エッチャントの体積流: 1 リットル/分 温度: 室温ないし50℃ エッチング速度: 1ないし10μm/分 実施例 3 溝内の材料3: 多結晶シリコン、もしくはタングステン、チタニウム、プラ チナもしくは金の多結晶シリサイド 溝がエッチングされた材料: シリコン 溝の幅: 1μm 溝の深さ: 0.1ないし1.0μm フィールド上の材料層3aの厚さ: 1μm エッチャント: 主成分として、濃フッ化水素酸と濃硝酸、さらに、 実施例2と同様の有機酸、そして、 添加物として、濃リン酸と濃硫酸 回転速度: 100ないし3000rpm エッチャントの体積流: 1 リットル/分 温度: 室温ないし50℃ エッチング速度: 1ないし4μm/分 実施例 4 溝内の材料3b: SiO2 溝がエッチングされた材料: シリコン 溝の幅: 1μm 溝の深さ: 0.1ないし1.0μm フィールド上の材料層3aの厚さ: 1μm エッチャント: 主成分として、濃フッ化水素酸もしくはフッ化アンモニウ ム(NH2 F)溶液、そして、 粘性を高める添加物として、濃リン酸並びに/もしくは ポリエチレングリコール 回転速度: 100ないし3000rpm エッチャントの体積流: 1 リットル/分 温度: 室温ないし50℃ エッチング速度: 1ないし10μm/分 実施例 5 溝内の材料3; 銅 バリアー層7: 窒化タンタル 溝がエッチングされた材料2: SiO2 溝の幅: 1μm以下(0.5μm) 溝の深さ: 0.1ないし1.0μm(0.2μm) フィールド上の層3aの厚さ: <1μm(0.5μm) エッチャント: 2体積部のNa4 SO5 (50%) (成分A) 0.5体積部の濃HF (成分B) 8体積部の水 回転速度: 300ないし3000rpm エッチャントの体積流: 1 リットル/分 温度: 室温 エッチング速度: 1μm/分 実施例 6 溝内の材料3; 銅 バリアー層7: 窒化タンタル 溝がエッチングされた材料2: SiO2 溝の幅: 1μm以下(0.5μm) 溝の深さ: 0.1ないし1.0μm(0.2μm) フィールド上の層3aの厚さ: <1μm(0.5μm) エッチャント: 2体積部のNa4 SO5 (50%) (成分A) 0.5体積部の濃HF (成分B) 1.5体積部のグリセリン (成分C) 8体積部の水 回転速度: 300ないし3000rpm エッチャントの体積流: 1 リットル/分 温度: 室温 エッチング速度: 0.5μm/分 実施例は、平坦化のために、即ち、図2の(b)に示さ
れる状態から、コーティングが溝中にのみ独占的に存在
する図2の(c)に示す状態に変化させるために、純粋
なウエット化学方法が適切であることを示す。図2の
(c)に示すような平坦化は、層2の溝内に材料3は僅
かに凹んだ表面を有するので、本発明に係わる方法が適
用され後では、完結していない。しかし、平坦化は、半
導体技術の所望の目的のために、即ち、導電体もしくは
絶縁体ストリップ(溝内の材料による)として機能する
のには全く適切である。
【0034】即ち、本発明の実施の形態は以下のように
説明され得る。
【0035】溝並びに/もしくはコンタクトホールを有
し、半導体基板に形成された層が、溝並びに/もしくは
コンタクトホールの領域内に独占的に残るように除去さ
れる半導体基板の平坦化のための方法において、従来の
技術でエッチャントが順次滴下される代わりに、平坦化
される半導体基板の全表面をエッチャントが覆うよう
に、エッチャントが少くとも0.4 l/minの流速
の連続した流れで供給される。このような作用技術は、
異なるエッチング速度を生じさせ、溝もしくはコンタク
トホール間のフィールドの領域においてはエッチング速
度が溝の領域内のエッチング速度よりも早くなる。この
結果、半導体基板に形成されたコーティングは、溝の領
域内よりも早くエッチングされ、最終的に、材料は、溝
もしくはコンタクトホールの領域内でのみ残る。
【図面の簡単な説明】
【図1】図1は、従来の平坦化方法を説明するための工
程図であり、(a)は、絶縁体層が形成された半導体基
板を示し、(b)は、絶縁体層上に金属層を形成した
(a)に示す基板を示し、(c)は、エッチングを始め
る前の(b)の基板を示し、(d)は、絶縁体層に形成
された溝の中にのみ金属層がある絶縁体層と半導体基板
とを示す。
【図2】図2は本発明の実施の形態に係わる平坦化方法
を説明するための工程図であり、(a)は、図1aと同
様の半導体基板を示し、(b)は、図1の(b)と同様
に、絶縁体層上に金属層が形成されている半導体基板を
示し、(c)は、本発明のエッチング工程により得られ
るような絶縁体層に形成された溝の中にのみ金属層があ
る半導体基板を示す。
【図3】図3は、本発明の他の実施の形態に係わる平坦
化方法を説明するための工程図であり、(a)は、絶縁
体層上にバリアー層と、導電体層とが順次形成されてい
る状態を示し、(b)は、エッチングによりフィールド
上のバリアー層が露出された状態を示し、(c)は、エ
ッチングによりフィールド上のバリアー層が除去された
状態を示し、(d)は、露出したバリアー層の上部がエ
ッチングされた状態を示す。
【図4】図4は、本発明のさらなる他の実施の形態に係
わる平坦化方法を説明するための工程図であり、(a)
は、絶縁体層上にバリアー層と、導電体層とが順次形成
されている状態を示し、(b)は、エッチングにより導
電体層の上部がエッチングされた状態を示し、(c)
は、エッチングによりフィールド上のバリアー層が露出
された状態を示し、(d)は、エッチングによりフィー
ルド上のバリアー層が除去された状態を示す。
【符号の説明】
1…半導体基板、2…絶縁体層、3…材料層(導電体層
もしくは絶縁体層)、7…バリアー層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラインハート・セルマー オーストリア国、アー9500 フィラッハ、 ツェーンテ・オクトーバーシュトラーセ 23

Claims (30)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面のコーティングを、こ
    のコーティングが基板に形成された少くとも1つの溝並
    びに/もしくはコンタクトホールの領域内に独占的に残
    るように、半導体基板を回転させて、エッチャントによ
    り、除去する半導体基板の平坦化方法体において、エッ
    チャントは、平坦化される表面に連続した体積流で供給
    されることを特徴とする方法。
  2. 【請求項2】 前記エッチャントは、少くとも0.4
    l/min、好ましくは、1 l/minの流量で供給
    されることを特徴とする請求項1に記載の方法。
  3. 【請求項3】 前記エッチャントは、粘度を高くする添
    加物を含んで使用されることを特徴とする請求項1又は
    2に記載の方法。
  4. 【請求項4】 金属層が平坦化により除去されることを
    特徴とする請求項1ないし3のいずれか1に記載の方
    法。
  5. 【請求項5】 多結晶シリコンで形成された層が平坦化
    により除去されることを特徴とする請求項1ないし3の
    いずれか1に記載の方法。
  6. 【請求項6】 多結晶シリサイド、好ましくは、タング
    ステン、チタニウム、プラチナもしくは金のシリサイド
    で形成された層が平坦化により除去されることを特徴と
    する請求項1ないし3のいずれか1に記載の方法。
  7. 【請求項7】 二酸化シリコンで形成された層が平坦化
    により除去されることを特徴とする請求項1ないし3の
    いずれか1に記載の方法。
  8. 【請求項8】 硝酸を含むエッチャントが使用されるこ
    とを特徴とする請求項4に記載の方法。
  9. 【請求項9】 別の酸を含むエッチャントが使用される
    ことを特徴とする請求項8に記載の方法。
  10. 【請求項10】 フッ化水素酸もしくはフッ化アンモニ
    ウムを含むエッチャントが使用されることを特徴とする
    請求項6もしくは7に記載の方法。
  11. 【請求項11】 リン酸、好ましくはオルトリン酸並び
    に/もしくはポリエチレングリコールを粘度を高くする
    添加物として含むエッチャントが使用されることを特徴
    とする請求項3ないし10のいずれか1に記載の方法。
  12. 【請求項12】 湿潤剤を含むエッチャントが使用され
    ることを特徴とする請求項1ないし11のいずれか1に
    記載の方法。
  13. 【請求項13】 前記湿潤剤は、好ましくは、短鎖脂肪
    族カルボン酸、例えば、酢酸であることを特徴とする請
    求項12に記載の方法。
  14. 【請求項14】 アルコール、好ましくは、低級脂肪
    族、例えば、エタノールを含むエッチャントが使用され
    ることを特徴とする請求項13に記載の方法。
  15. 【請求項15】 平坦化の間に、エッチャントの連続し
    た体積流は、回転する基板に対して動かされることを特
    徴とする請求項1ないし14のいずれか1に記載の方
    法。
  16. 【請求項16】 回転する基板に対して、体積流は、回
    転の中心点を通る道に沿って動かされることを特徴とす
    る請求項15に記載の方法。
  17. 【請求項17】 平坦化の間に、体積流は、基板の回転
    の中心点から所定距離隔たった道に沿って動かされるこ
    とを特徴とする請求項15に記載の方法。
  18. 【請求項18】 前記体積流の道は、真っ直ぐな道であ
    ることを特徴とする請求項15ないし17のいずれか1
    に記載の方法。
  19. 【請求項19】 前記体積流の道は、湾曲した道である
    ことを特徴とする請求項15ないし17のいずれか1に
    記載の方法。
  20. 【請求項20】 基板から流れ出たエッチング液は、集
    められ、必要に応じて再生された後に再び平坦化のため
    に再使用されることを特徴とする請求項1もしくは19
    のいずれか1に記載の方法。
  21. 【請求項21】 半導体基板の表面上に形成され、バリ
    アー層と、この上の金属層とから構成されたコーティン
    グを、このコーティングが基板に形成された少くとも1
    つの溝並びに/もしくはコンタクトホールの領域内に独
    占的に残るように、請求項1ないし20のいずれか1の
    方法を用いて、除去するエッチャントであり、このエッ
    チャントは、少なくとも2つの成分A,Bを含み、成分
    Aは、金属層とバリアー層との両方を酸化できる酸化剤
    であり、成分Bは、酸化されたバリアー層の酸化生成物
    と一緒になって易溶性塩もしくは易溶性複合体を形成す
    ることが可能なものであるエッチャント。
  22. 【請求項22】 前記成分Aは、硝酸、重クロム酸アル
    カリ、クロム酸−硫酸、過硫酸アンモニウム、過硫酸ア
    ルカリ、ペルオキソ二硫酸アンモニウム、ペルオキソ二
    硫酸アルカリからなる群から選ばれる請求項21に記載
    のエッチャント。
  23. 【請求項23】 前記成分Aは、過硫酸アンモニウム、
    もしくは過硫酸ナトリウムである請求項22に記載のエ
    ッチャント。
  24. 【請求項24】 前記成分Bは、ハロゲン化水素酸もし
    くは複合体形成剤である請求項21ないし23のいずれ
    か1に記載のエッチャント。
  25. 【請求項25】 前記成分Bは、フッ酸である請求項2
    4に記載のエッチャント。
  26. 【請求項26】 エッチング速度を遅くする成分Cをさ
    らに含んでいる請求項21ないし25のいずれか1に記
    載のエッチャント。
  27. 【請求項27】 前記成分Cは、エッチング液の誘電特
    性を減じる成分である請求項25に記載のエッチャン
    ト。
  28. 【請求項28】 前記成分Cは、アルコール、もしくは
    その誘導体である請求項27に記載のエッチャント。
  29. 【請求項29】 前記成分Cは、多価アルコール、もし
    くはその誘導体である請求項28に記載のエッチャン
    ト。
  30. 【請求項30】 前記成分Cは、グリコール、グリセリ
    ン、もしくはその誘導体である請求項27に記載のエッ
    チャント。
JP10276271A 1997-09-30 1998-09-30 半導体基板の平坦化方法並びにこの方法に使用されるエッチヤント Pending JPH11162930A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT0165897A AT410043B (de) 1997-09-30 1997-09-30 Verfahren zum planarisieren von halbleitersubstraten
AT1658/97 1997-09-30

Publications (1)

Publication Number Publication Date
JPH11162930A true JPH11162930A (ja) 1999-06-18

Family

ID=3518188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10276271A Pending JPH11162930A (ja) 1997-09-30 1998-09-30 半導体基板の平坦化方法並びにこの方法に使用されるエッチヤント

Country Status (7)

Country Link
US (1) US7179753B2 (ja)
EP (1) EP0905754B1 (ja)
JP (1) JPH11162930A (ja)
KR (1) KR100618458B1 (ja)
AT (2) AT410043B (ja)
DE (1) DE59814371D1 (ja)
TW (1) TW373258B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319919A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法及び処理装置
JP2008512862A (ja) * 2004-09-09 2008-04-24 エスイーゼツト・アクチエンゲゼルシヤフト 選択的エッチング方法
JP2009513372A (ja) * 2005-10-28 2009-04-02 アイディーシー、エルエルシー Memsデバイスのための拡散バリア層
JP2013229543A (ja) * 2012-03-30 2013-11-07 Kurita Water Ind Ltd 半導体基板の洗浄方法および洗浄システム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833084B2 (en) * 1999-04-05 2004-12-21 Micron Technology, Inc. Etching compositions
DE19927286B4 (de) * 1999-06-15 2011-07-28 Qimonda AG, 81739 Verwendung einer Schleiflösung zum chemisch-mechanischen Polieren einer Edelmetall-Oberfläche
US20010054706A1 (en) * 1999-07-19 2001-12-27 Joseph A. Levert Compositions and processes for spin etch planarization
US6299741B1 (en) 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
DE19962136A1 (de) 1999-12-22 2001-06-28 Merck Patent Gmbh Verfahren zur Rauhätzung von Siliziumsolarzellen
DE10259934B3 (de) * 2002-12-20 2004-10-14 H.C. Starck Gmbh Verfahren zur Herstellung von Formteilen aus Niob oder Tantal durch elektrochemisches Ätzen und so erhältliche Formteile
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
TWI294923B (en) * 2004-10-06 2008-03-21 Basf Electronic Materials Taiwan Ltd Electropolishing electrolyte and method for planarizing a metal layer using the same
US7351642B2 (en) 2005-01-14 2008-04-01 Infineon Technologies Richmond, Lp Deglaze route to compensate for film non-uniformities after STI oxide processing
DE102006008261A1 (de) * 2006-02-22 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Ätzlösung und Verfahren zur Strukturierung eines UBM-Schichtsystems
US20080124598A1 (en) * 2006-11-29 2008-05-29 Monika Backhaus-Ricoult Activation of solid oxide fuel cell electrode surfaces
CN103980905B (zh) * 2014-05-07 2017-04-05 佛山市中山大学研究院 一种用于氧化物材料体系的蚀刻液及其蚀刻方法和应用
US11024507B2 (en) * 2016-03-31 2021-06-01 Tokyo Electron Limited Substrate liquid processing apparatus, substrate liquid processing method, and computer-redable storage medium having substrate liquid processing program stored therein
US10982335B2 (en) 2018-11-15 2021-04-20 Tokyo Electron Limited Wet atomic layer etching using self-limiting and solubility-limited reactions
WO2020245709A1 (en) * 2019-06-07 2020-12-10 3M Innovative Properties Company Method of finishing a metallic surface
US11915941B2 (en) 2021-02-11 2024-02-27 Tokyo Electron Limited Dynamically adjusted purge timing in wet atomic layer etching
US11802342B2 (en) 2021-10-19 2023-10-31 Tokyo Electron Limited Methods for wet atomic layer etching of ruthenium
US11866831B2 (en) 2021-11-09 2024-01-09 Tokyo Electron Limited Methods for wet atomic layer etching of copper

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3751314A (en) * 1971-07-01 1973-08-07 Bell Telephone Labor Inc Silicon semiconductor device processing
US3976524A (en) * 1974-06-17 1976-08-24 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
US4080246A (en) * 1976-06-29 1978-03-21 Gaf Corporation Novel etching composition and method for using same
US4944836A (en) 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
GR872040B (en) * 1987-01-30 1988-04-05 Hughes Aircraft Co Methods for removing stringers appearing in plated through holes in copper containing multi layer printed wiring boards
AT389959B (de) * 1987-11-09 1990-02-26 Sez Semiconduct Equip Zubehoer Vorrichtung zum aetzen von scheibenfoermigen gegenstaenden, insbesondere von siliziumscheiben
JPH01260829A (ja) * 1988-04-12 1989-10-18 Fujitsu Ltd 半導体製造装置
DE3820591A1 (de) * 1988-06-16 1989-12-21 Texas Instruments Deutschland Vorrichtung zum nassaetzen von duennen filmen
US4992135A (en) * 1990-07-24 1991-02-12 Micron Technology, Inc. Method of etching back of tungsten layers on semiconductor wafers, and solution therefore
US5300463A (en) * 1992-03-06 1994-04-05 Micron Technology, Inc. Method of selectively etching silicon dioxide dielectric layers on semiconductor wafers
DE59406900D1 (de) * 1993-02-08 1998-10-22 Sez Semiconduct Equip Zubehoer Träger für scheibenförmige Gegenstände
AT639U1 (de) * 1993-02-08 1996-02-26 Sez Semiconduct Equip Zubehoer Träger nach dem bernoulli-prinzip für scheibenförmige gegenstände, insbesondere siliziumscheiben
JP3341033B2 (ja) * 1993-06-22 2002-11-05 忠弘 大見 回転薬液洗浄方法及び洗浄装置
US5486234A (en) * 1993-07-16 1996-01-23 The United States Of America As Represented By The United States Department Of Energy Removal of field and embedded metal by spin spray etching
TW332322B (en) * 1994-03-31 1998-05-21 Furontec Kk Manufacturing method for etchant and electronic element of conductive semiconductor
US5567300A (en) * 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
JPH08236615A (ja) * 1995-03-01 1996-09-13 Ube Ind Ltd 誘電体分離基板及びその製造方法
JP2820065B2 (ja) * 1995-04-27 1998-11-05 日本電気株式会社 半導体装置の製造方法
AT405225B (de) * 1995-05-02 1999-06-25 Sez Semiconduct Equip Zubehoer Vorrichtung zum behandeln annähernd runder oder kreisscheibenförmiger gegenstände, insbesondere siliziumwafer
US5942449A (en) * 1996-08-28 1999-08-24 Micron Technology, Inc. Method for removing an upper layer of material from a semiconductor wafer
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film
US6048789A (en) * 1997-02-27 2000-04-11 Vlsi Technology, Inc. IC interconnect formation with chemical-mechanical polishing and silica etching with solution of nitric and hydrofluoric acids
US6232228B1 (en) * 1998-06-25 2001-05-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US6140233A (en) * 1998-06-25 2000-10-31 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
US6660655B2 (en) * 1999-10-12 2003-12-09 Taiwan Semiconductor Manufacturing Company Method and solution for preparing SEM samples for low-K materials

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319919A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法及び処理装置
JP2008512862A (ja) * 2004-09-09 2008-04-24 エスイーゼツト・アクチエンゲゼルシヤフト 選択的エッチング方法
US8796157B2 (en) 2004-09-09 2014-08-05 Lam Research Ag Method for selective etching
JP2009513372A (ja) * 2005-10-28 2009-04-02 アイディーシー、エルエルシー Memsデバイスのための拡散バリア層
JP2013229543A (ja) * 2012-03-30 2013-11-07 Kurita Water Ind Ltd 半導体基板の洗浄方法および洗浄システム

Also Published As

Publication number Publication date
DE59814371D1 (de) 2009-08-06
EP0905754B1 (de) 2009-06-24
EP0905754A2 (de) 1999-03-31
US20030087528A1 (en) 2003-05-08
KR100618458B1 (ko) 2006-09-01
TW373258B (en) 1999-11-01
ATE434830T1 (de) 2009-07-15
US7179753B2 (en) 2007-02-20
EP0905754A3 (de) 2001-05-16
AT410043B (de) 2003-01-27
KR20060001972A (ko) 2006-01-06
ATA165897A (de) 2002-05-15

Similar Documents

Publication Publication Date Title
KR100618458B1 (ko) 수성 에칭 용액
US7029373B2 (en) Chemical mechanical polishing compositions for metal and associated materials and method of using same
US8080475B2 (en) Removal chemistry for selectively etching metal hard mask
JP5012800B2 (ja) Cmp用研磨液及び研磨方法
TWI355030B (ja)
JPH07105360B2 (ja) 半導体ウエハ上のタングステン層をエッチングバックする方法
WO2003015981A2 (en) Improved chemical mechanical polishing compositions for metal and associated materials and method of using same
JPH11238709A (ja) 銅のための化学的機械的研磨(cmp)スラリおよびその使用方法
JP3904578B2 (ja) 半導体装置の製造方法
JP2002507057A (ja) 反射防止被覆の選択的エッチング法
US20020090820A1 (en) Tantalum removal during chemical mechanical polishing
JP4206233B2 (ja) 研磨剤および研磨方法
JPH07176854A (ja) デバイスの製造方法
EP1423868A2 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
WO2009119485A1 (ja) 金属用研磨液及びこの研磨液を用いた研磨方法
JP2001210612A (ja) Cmp用非選択性スラリー及びその製造方法、並びにこれを用いてウェーハ上の絶縁層内にプラグを形成する方法
JP4555990B2 (ja) 半導体金属膜用cmp研磨液および基体の研磨方法
JP2002134442A (ja) 金属用研磨液及び研磨方法
KR100575481B1 (ko) 반도체 기판의 평탄화 방법
KR100338272B1 (ko) 매립 금속배선의 형성방법
US6439972B2 (en) Polishing fluid, polishing method, semiconductor device and semiconductor device fabrication method
JPH07221055A (ja) 配線の形成方法
JP4164941B2 (ja) 金属用研磨液及び研磨方法
US10840104B2 (en) Controlled etch of nitride features
CN103098179A (zh) 用于抑制微细结构体的图案倒塌的处理液和使用该处理液的微细结构体的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050408

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050408

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080728

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224