JPH1115507A - シーケンス制御装置及びシーケンスプログラム作成装置並びにプログラム記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、シーケンスプログラムがファンクシ
ョン要素を含む場合にも、図形イメージのまま実行でき
るようにするとともに、作成元となったチャートへ簡単
に逆変換できるようにする技術の提供を目的とする。 【解決手段】１列構成のラダー演算回路に対して、分岐
情報と接点情報とを列サイクリックに設定するときにあ
って、行対応に設けられるレジスタで構成される演算用
レジスタを用意し、更に、チャートの作成にあたって、
回路要素間を同一行で接続する構成を採ることで、その
演算用レジスタの中から、ファンクション要素の配置位
置の指定する行番号の指すレジスタを作業域として用い
て、ファンクション要素の指す演算を行う構成を採る。
これにより、ファンクション要素を含む場合にもコンパ
イル操作が不要になって、図形イメージのままの実行
と、作成元チャートへの簡単な逆変換とが実現できるよ
うになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シーケンスプログ
ラムを実行するシーケンス制御装置と、シーケンスプロ
グラムを作成するシーケンスプログラム作成装置と、シ
ーケンスプログラム作成装置の実現に用いられるプログ
ラムを記憶するプログラム記憶媒体とに関し、特に、シ
ーケンスプログラムがファンクション要素を含む場合に
も図形イメージのまま実行できるとともに、作成元とな
ったチャートへ簡単に逆変換できるようにするシーケン
ス制御装置と、そのシーケンス制御装置で実行するシー
ケンスプログラムを作成するシーケンスプログラム作成
装置と、そのシーケンスプログラム作成装置の実現に用
いられるプログラムが記憶されるプログラム記憶媒体と
に関する。

【０００２】ハードウェア構成のラダー演算回路を使っ
てラダーシーケンスを実行するシーケンス制御装置で
は、ラダー回路をその図形イメージのまま実行する構成
を採っている。これから、コンパイルの操作を必要とせ
ずに、図形を使ってシーケンスプログラムの作成が可能
になるとともに、この図形イメージのシーケンスプログ
ラムから作成元のラダー回路の表示が可能になることか
ら、ユーザにとって極めて使い易いマンマシンインタフ
ェースを持つという特徴がある。

【０００３】一方、近年、シーケンスプログラムが複雑
になるに従って、ラダー回路だけでシーケンスプログラ
ムを作成するのは無理となってきた。このようなことを
背景にして、ＩＥＣ１１３１.3で、データの流れを記述
する図示言語を使って、シーケンス制御装置で実行する
ファンクションやファンクションブロックを規格化する
提案がなされている。

【０００４】ラダー演算回路を使ってラダーシーケンス
を実行するシーケンス制御装置では、このようなファン
クションやファンクションブロックに対しても、その図
形イメージのまま実行できる構成を構築していくこと
で、ユーザにとって極めて使い易いマンマシンインタフ
ェースを実現するという特徴を生かしていく必要があ
る。

【０００５】

【従来の技術】ラダー演算回路を使ってラダーシーケン
スを実行するシーケンス制御装置では、図２１に示すよ
うに、ラダー回路中にプログラミングされる行間の接続
情報である分岐データをラッチするための分岐用ラッチ
回路１００と、ラダー回路中にプログラミングされる接
点回路要素の接点データをセットするための接点用ラッ
チ回路１０１と、１列分のラダー演算を実行するラダー
演算基本回路１０２と、ラダー演算基本回路１０２の出
力値を保持するとともに、その出力値をラダー演算基本
回路１０２の入力段にフィードバックする演算結果ラッ
チ回路１０３とを備える。

【０００６】このラダー演算基本回路１０２は、図２２
に示すように、行間数に対応して備えられるＮＡＮＤゲ
ート２００が、隣接する上の行との間の連結性を示す分
岐データと上の行からの電力の有無データとの論理積を
演算して、注目対象の行のＮＡＮＤゲート２０３に入力
し、行間数に対応して備えられるＮＡＮＤゲート２０１
が、隣接する下の行との間の連結性を示す分岐データと
下の行からの電力の有無データとの論理積を演算して、
注目対象の行のＮＡＮＤゲート２０３に入力し、行数に
対応して備えられるＮＡＮＤゲート２０２が、前列同一
行との間の伝導性を示す接点データと前列同一行からの
電力の有無データとの論理積を演算して、注目対象の行
のＮＡＮＤゲート２０３（“０”のＯＲ回路をなす）に
入力するとともに、このＮＡＮＤゲート２０３が、演算
結果ラッチ回路１０３に出力値を出力する構成を採って
いる。

【０００７】このように構成されるラダー演算回路を使
ってラダーシーケンスを実行するシーケンス制御装置で
は、図２３に示すようなラダー回路が与えられると、第
１ステップで、アドレスａ１（後述するＩ／Ｏテーブル
１５のアドレス）の指す接点データを接点用ラッチ回路
１０１の第１行目のラッチ回路にセットし、アドレスａ
２の指す接点データの反転値（Ｂ接点であるので反転値
となる）を接点用ラッチ回路１０１の第２行目のラッチ
回路にセットし、第２行と第３行とを接続する分岐デー
タを分岐用ラッチ回路１００の対応するラッチ回路にセ
ットすることで、ラダー演算基本回路１０２が、第１列
目のラダー演算を実行するように処理する。

【０００８】続いて、第２ステップで、アドレスａ３の
指す接点データを接点用ラッチ回路１０１の第１行目の
ラッチ回路にセットし、アドレスａ４の指す接点データ
を接点用ラッチ回路１０１の第２行目のラッチ回路にセ
ットし、アドレスａ５の指す接点データを接点用ラッチ
回路１０１の第３行目のラッチ回路にセットし、第１行
と第２行とを接続する分岐データを分岐用ラッチ回路１
００の対応するラッチ回路にセットし、第２行と第３行
とを接続する分岐データを分岐用ラッチ回路１００の対
応するラッチ回路にセットすることで、ラダー演算基本
回路１０２が、第２列目のラダー演算を実行するように
処理する。

【０００９】続いて、第３ステップで、アドレスａ６の
指す接点データを接点用ラッチ回路１０１の第１行目の
ラッチ回路にセットすることで、ラダー演算基本回路１
０２が、第３列目のラダー演算を実行するように処理す
る。

【００１０】続いて、第４ステップで、演算結果ラッチ
回路１０３の第１行目のラッチ回路の保持値をアドレス
ａ６の指す領域（後述するＩ／Ｏテーブル１５の領域）
に出力する。

【００１１】このように、ラダー演算回路を使ってラダ
ーシーケンスを実行するシーケンス制御装置では、ラダ
ー回路をその図形イメージのまま実行する構成を採って
いる。

【００１２】これから、コンパイルの操作を必要とせず
に、シーケンスプログラムの作成が可能になるととも
に、このシーケンスプログラムから作成元のラダー回路
の表示が可能になることから、ユーザにとって極めて使
い易いマンマシンインタフェースを持つという特徴があ
る。図２４に、図２３のラダー回路を実現するこの図形
イメージのシーケンスプログラムを図示する。なお、図
中に示す“Ｅ”は、行の終わりを示すコードである。こ
の“Ｅ”は、その行の最終の命令に記録されることがあ
るが、ここでは分かり易くするために命令とは別に記載
してある。

【００１３】この図形イメージのシーケンスプログラム
を作成する従来のシーケンスプログラム作成装置では、
ＡＤＤ命令のようなラダー回路で表せないファンクショ
ン命令については、変数やスタックを作業領域とするコ
ンパイル操作を行うことで、シーケンスプログラムを作
成するという構成を採っていた。

【００１４】具体例に従って、従来技術について説明す
るならば、図２５に示すように、ラダー回路に、第１行
のラダー演算の結果が“１”を示すときには、Ｉ／Ｏテ
ーブルの１００ワード番地のデータを取り込み、Ｉ／Ｏ
テーブルの２００ワード番地のデータを取り込んで、そ
れらを加算してから、Ｉ／Ｏテーブルの３００ワード番
地に格納しろという命令が記述されるときには、コンパ
イル操作により、Ｉ／Ｏテーブルの１００ワード番地の
データをスタックに書き込むことを指示する「ＢＷ １
００Ｗ」命令と、Ｉ／Ｏテーブルの２００ワード番地の
データをスタックに書き込むことを指示する「ＢＷ ２
００Ｗ」命令と、スタックの０番地のデータと１番地の
データとを加算して０番地に書き込むことを指示する
「ＡＤＤ」命令と、スタックの０番地のデータをＩ／Ｏ
テーブルの３００ワード番地に格納することを指示する
「ＳＷ ３００Ｗ」とからなる、図２６に示すような命
令を生成するという方法を採っていた。

【００１５】これから、図２７に示すように、ＩＥＣ１
１３１.3で規定する図示言語を使って、ラダー回路に、
第１行のラダー演算の結果が“１”を示すときには、Ｉ
／Ｏテーブルの１００ワード番地のデータを取り込み、
Ｉ／Ｏテーブルの２００ワード番地のデータを取り込ん
で、それらを加算してから、Ｉ／Ｏテーブルの３００ワ
ード番地に格納しろという命令が記述されるときにも、
同様のコンパイル操作により、「ＢＷ １００Ｗ」命令
と「ＢＷ ２００Ｗ」命令と「ＡＤＤ」命令と「ＳＷ
３００Ｗ」とからなる、図２６に示すような命令を生成
することで、この図示言語の命令を実行するという方法
を採っていた。

【００１６】また、四則演算回路（ＡＬＵ）を使って実
行するＡＮＤ命令のような簡単な命令ではなくて、ＣＰ
Ｕ上で走行するプログラムを使って演算を実行する複雑
な命令の場合には、スタックを作業領域とする命令を生
成するのではなくて、変数を作業領域とする命令を生成
するという方法を採っていた。

【００１７】具体的に従って説明するならば、プロセス
のＰＶ（状態値）と、プロセスのＳＰ（設定値）と、Ｐ
ＩＤのパラメータと、ＭＯＤＥ（自動モード・マニュア
ルモード）と、Ｍ ＭＶ（マニュアル出力）と、ＬＯＡ
Ｄ（ＳＰなどのロード指示）とを入力として、ＰＩＤ演
算を行い、プロセスに対するＭＶ（操作値）と、ＡＬＭ
（アラーム）と、ＰＩＤのパラメータとを出力とするい
う図２８に示すような図示言語がラダー回路に記述され
るときには、入力するＰＶを変数α１に格納し、入力す
るＬＯＡＤを変数α２に格納し、入力するＳＰを変数α
３に格納し、入力するＭＯＤＥを変数α４に格納し、入
力するＭ ＭＶを変数α５に格納し、入力するＰＩＤパ
ラメータを変数α６に格納し、出力するＡＬＭを変数β
１に格納し、出力するＭＶを変数β２に格納し、出力す
るＰＩＤパラメータを変数β３に格納する命令を生成す
ることで、図２９に示すようなアーギュメントを作成す
るとともに、このアーギュメントを指定してＰＩＤ演算
を実行するプログラムを起動する命令を生成すること
で、このＰＩＤ演算の図示言語の命令を実行するという
方法を採っていた。

【００１８】

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術に従っていると、ラダー回路については、
その図形イメージのまま実行することが可能であるのに
対して、ＡＤＤ命令やＰＩＤ演算命令のようなラダー回
路で表せないファンクション命令については、Ｃ言語な
どにコンパイルしてからでないと実行できないという問
題点があった。

【００１９】そして、このような従来技術に従っている
と、ラダー回路のみからなるシーケンスプログラムにつ
いては、その図形イメージのまま実行することが可能で
あることから、シーケンスプログラムからその作成元と
なったラダー回路を簡単に求めることができるものの、
ＡＤＤ命令やＰＩＤ演算命令のようなラダー回路で表せ
ないファンクション命令の入っているシーケンスプログ
ラムについては、コンパイル操作が入っていることか
ら、シーケンスプログラムからその作成元となったチャ
ート（ファンクション命令の混在するラダー回路）を簡
単に求めることができないという問題点があった。

【００２０】これから、従来技術に従っていると、図形
イメージのままシーケンスプログラムを実行できるとと
もに、シーケンスプログラムから作成元のチャートへの
変換を容易に実行できるという、ハードウェア構成のラ
ダー演算回路を使ってラダーシーケンスを実行する構成
を採るシーケンス制御装置が持つ特徴を発揮できないと
いう問題点があった。

【００２１】本発明はかかる事情に鑑みてなされたもの
であって、シーケンスプログラムがファンクション要素
を含む場合にも図形イメージのまま実行できるととも
に、作成元となったチャートへ簡単に逆変換できるよう
にする新たなシーケンス制御装置の提供と、そのシーケ
ンス制御装置で実行するシーケンスプログラムを作成す
る新たなシーケンスプログラム作成装置の提供と、その
シーケンスプログラム作成装置の実現に用いられるプロ
グラムが記憶される新たなプログラム記憶媒体の提供と
を目的とする。

【００２２】

【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明を具備するシーケンス制
御装置であって、出力データを入力段にフィードバック
するｎ行×１列のラダー演算回路に対して、行間の分岐
情報と外部機器の接点情報とを列を単位としてサイクリ
ックに設定していくことでシーケンスプログラムを実行
するもの、２は本発明を具備するシーケンスプログラム
作成装置であって、シーケンス制御装置１の実行するシ
ーケンスプログラムを作成するもの、３はシーケンスプ
ログラム作成装置２の備える対話装置であって、画面を
表示するとともに、マウスのような入力装置を備えるこ
とで、ユーザと対話するものである。

【００２３】シーケンス制御装置１は、ラダー演算回路
１０と、演算用レジスタ１４と、Ｉ／Ｏテーブル１５
と、解読手段１６と、第１の実行手段１７と、第２の実
行手段１８と、第３の実行手段１９とを備える。

【００２４】このラダー演算回路１０は、行間の分岐情
報と外部機器の接点情報とを入力する入力回路１１と、
１列分のラダー演算を実行するｎ行×１列構成（ｎ＞
１）のラダー演算基本回路１２と、ラター演算基本回路
１２の演算結果を保持して入力回路１１にフィードバッ
クする保持回路１３とを備えることで、１列分のラダー
演算を実行する。

【００２５】演算用レジスタ１４は、ラダー演算回路１
０の行対応に設けられるレジスタで構成されて、演算デ
ータを格納する。Ｉ／Ｏテーブル１５は、外部機器の接
点情報や、外部機器に出力するデータを保持する。解読
手段１６は、シーケンスプログラム作成装置２の作成す
るシーケンスプログラムを読み込んで解読する。

【００２６】第１の実行手段１７は、ラダー演算回路１
０の入力回路１１に対して、シーケンスプログラムの指
定する分岐情報を設定するとともに、Ｉ／Ｏテーブル１
５からシーケンスプログラムの指定する接点情報を読み
出して設定する。第２の実行手段１８は、演算用レジス
タ１４に対してのアクセスを実行する。第３の実行手段
１９は、演算用レジスタ１４及び保持回路１３をアクセ
ス先として、データを入力し、指定される演算を行い、
その演算結果を出力する。

【００２７】一方、シーケンスプログラム作成装置２
は、配置手段２０と、読取手段２１と、第１の生成手段
２２と、第２の生成手段２３と、第３の生成手段２４と
を備える。

【００２８】この配置手段２０は、ｎ行×ｍ列（ｍ＞
１）のマトリックスに対して、分岐情報を持つ接点回路
要素を示す図形と、ファンクション要素を示す図形と、
ファンクション要素のアクセス情報とを配置すること
で、シーケンスプログラムの骨組みとなる情報を作成す
る。読取手段２１は、配置手段２０の配置情報を列順に
読み取る。

【００２９】第１の生成手段２２は、シーケンス制御装
置１の備えるラダー演算回路１０に対して、分岐情報及
び接点情報を設定することを指示する命令を生成する。
第２の生成手段２３は、シーケンス制御装置１の備える
演算用レジスタ１４に対してのアクセスを指示する命令
を生成する。第３の生成手段２４は、ファンクション要
素の指す演算を行うことを指示する命令を生成する。

【００３０】ここで、本発明のシーケンスプログラム作
成装置２の持つシーケンスプログラムの作成機能は具体
的にはプログラムで実現されるものであり、このプログ
ラムは媒体から提供され、シーケンスプログラム作成装
置２にインストールされてメモリ上で動作することで、
本発明のシーケンスプログラム作成装置２を実現するこ
とになる。

【００３１】このように構成される本発明のシーケンス
プログラム作成装置２では、配置手段２０は、対話装置
３のディスプレイ画面にｎ行×ｍ列のマトリックスを表
示し、対話装置３を介してユーザと対話することで、そ
のマトリックスに、分岐情報を持つ接点回路要素を示す
図形と、ファンクション要素を示す図形と、ファンクシ
ョン要素のアクセス情報とを配置するとともに、その配
置した接点回路要素のアクセス情報を設定する。この配
置にあたって、配置手段２０は、配置される接点回路要
素の図形や、配置されるファンクション要素の図形や、
配置されるアクセス情報が同一行で接続されるように
と、ファンクション要素の図形を列方向に伸長したり縮
小する処理を行う。

【００３２】このようにして、配置手段２０は、ｎ行×
ｍ列のマトリックスに、同一行で接続する形態に従いつ
つ、分岐情報を持つ接点回路要素を示す図形と、ファン
クション要素を示す図形と、ファンクション要素のアク
セス情報とを配置するとともに、その配置した接点回路
要素のアクセス情報を設定する処理を行う。

【００３３】この配置手段２０の処理を受けて、読取手
段２１は、配置手段２０の配置する配置情報を行番号を
特定しつつ列順に読み取り、これを受けて、第１の生成
手段２２は、読取手段２１が接点回路要素を読み取る
と、接点回路要素の配置される行番号の指す入力回路１
１の回路部分に対して、接点回路要素に対応付けて定義
される分岐情報と、接点回路要素に対応付けて設定され
るアクセス情報の指す接点情報とを入力することを指示
する命令を生成する。

【００３４】一方、第２の生成手段２３は、読取手段２
１がファンクション要素のアクセス情報を読み取ると、
そのアクセス情報の指すアクセス命令を生成すべく、そ
のアクセス情報とファンクション要素との間の接続行番
号（同一行接続の行番号）を特定して、演算用レジスタ
１４の内のその同一行接続の行番号の指すレジスタに対
してのアクセスを指示する命令を生成する。

【００３５】一方、第３の生成手段２４は、読取手段２
１がファンクション要素を読み取ると、そのファンクシ
ョン要素の指すファンクション命令を生成すべく、その
ファンクション要素と他のファンクション要素や接点回
路要素との間の接続行番号（同一行接続の行番号）を特
定して、演算用レジスタ１４の内のその同一行接続の行
番号の指すレジスタと、保持回路１３の内のその同一行
接続の行番号の指す回路部分とをアクセス先として、デ
ータを入力し、そのファンクション要素の指す演算を行
い、その演算結果を出力することを指示する命令を生成
する。

【００３６】このようにして、シーケンスプログラム作
成装置２は、シーケンス制御装置１の実行するシーケン
スプログラムを作成する。このシーケンスプログラムの
作成を受けて、本発明のシーケンス制御装置１では、解
読手段１６は、作成されたシーケンスプログラムを行番
号を特定しつつ列順に読み込んで解読し、これを受け
て、第１の実行手段１７は、解読手段１６が接点回路要
素の命令を解読すると、第１の生成手段２２の生成する
命令に従って、入力回路１１に対して、分岐情報を入力
するとともに、Ｉ／Ｏテーブル１５から対応の接点情報
を読み出して入力する処理を行う。

【００３７】一方、第２の実行手段１８は、解読手段１
６がファンクション要素のアクセス情報の命令を解読す
ると、第２の生成手段２３の生成する命令に従って、演
算用レジスタ１４の内の同一行接続の行番号の指すレジ
スタに対してのアクセスを実行することで、Ｉ／Ｏテー
ブル１５からデータを読み出して演算用レジスタ１４に
格納したり、演算用レジスタ１４からデータを読み出し
てＩ／Ｏテーブル１５に格納する処理を行う。

【００３８】一方、第３の実行手段１９は、解読手段１
６がファンクション要素の命令を解読すると、第３の生
成手段２４の生成する命令に従って、演算用レジスタ１
４の内の同一行接続の行番号の指すレジスタと、保持回
路１３の内の同一行接続の行番号の指す回路部分とをア
クセス先として、データを入力し、そのファンクション
要素の指す演算を行い、その演算結果を出力すること
で、演算用レジスタ１４や保持回路１３からデータを読
み出して、ファンクション要素の指す演算を行い、その
演算結果を演算用レジスタ１４や保持回路１３に格納す
る。

【００３９】このように、本発明では、シーケンス制御
装置が１列構成のラダー演算回路１０を列サイクリック
に起動していくことでシーケンスプログラムを実行する
ときにあって、ラダー演算回路１０の行対応に設けられ
るレジスタで構成される演算用レジスタ１４をファンク
ション要素の指す演算の作業域として用意し、更に、シ
ーケンスプログラムの作成元となるチャートの作成にあ
たって、回路要素間を同一行で接続する構成を採ること
で、その演算用レジスタ１４の中から、ファンクション
要素の配置位置の指定する行番号の指すレジスタを作業
域として用いてファンクション要素の指す演算を行う構
成を採る。

【００４０】これにより、シーケンスプログラムの作成
元となるチャートがファンクション要素を含む場合に
も、コンパイル操作を必要とせずにシーケンスプログラ
ムが作成できるようになるとともに、ファンクション要
素の演算を接点回路要素と同一の手法により実行できる
ようになる。

【００４１】これから、ファンクション要素を含む場合
にも、シーケンスプログラムを図形イメージのまま実行
できるようになるとともに、シーケンスプログラムか
ら、その作成元となったチャートへの変換を簡単に実行
できるようになる。

【００４２】

【発明の実施の形態】以下、実施の形態に従って本発明
を詳細に説明する。図２及び図３にシーケンス制御装置
１の一実施例、図４にシーケンスプログラム作成装置２
の一実施例を図示する。

【００４３】シーケンス制御装置１は、図２に示すよう
に、ラダー演算回路１０と、演算用レジスタ１４と、Ｉ
／Ｏテーブル１５と、入出力モジュール３０と、ＣＰＵ
３１と、ＡＬＵ３２と、インデックスレジスタ３３と、
ユーザメモリ３４と、命令実行プログラム３５と、イン
タフェース回路３６とを備える。

【００４４】このラダー演算回路１０は、図２１に示し
た分岐用ラッチ回路１００／接点用ラッチ回路１０１／
ラダー演算基本回路１０２／演算結果ラッチ回路１０３
で構成されて、１列分のラダー演算を実行する。

【００４５】以下、説明の便宜上、ラダー演算回路１０
は、１６行×１列の回路構成を有することを想定する。
これから、図３に示すように、分岐用ラッチ回路１００
は、１ビットのラッチ回路が１５個配列されることで構
成され、接点用ラッチ回路１０１は、１ビットのラッチ
回路が１６個配列されることで構成され、演算結果ラッ
チ回路１０３は、１ビットのラッチ回路が１６個配列さ
れることで構成されることになる。

【００４６】演算用レジスタ１４は、ラダー演算回路１
０の行対応に設けられる１６個のレジスタで構成され
て、演算データを格納する。更に詳細に説明すると、図
３に示すように、３２ビットで構成される演算データを
格納する領域と、４ビットで構成される演算データの型
（浮動小数点型など）を格納する領域とで構成されてい
る。

【００４７】Ｉ／Ｏテーブル１５は、１６ビット（１ワ
ード）のデータを６５５４個格納するメモリ域で構成さ
れて、外部機器からサンプリングされる接点情報を保持
するとともに、外部機器に出力するデータを保持する。
入出力モジュール３０は、外部機器からのデータをＩ／
Ｏテーブル１５に書き込んだり、Ｉ／Ｏテーブル１５の
データを外部機器に出力する。

【００４８】ＣＰＵ３１は、図示しないプログラムに従
って、装置全体の制御処理を実行するとともに、ＰＩＤ
演算のようなシーケンス制御のファンクション命令を実
行する。ＡＬＵ３２は、四則演算のようなシーケンス制
御のハードウェア演算命令を実行する。

【００４９】インデックスレジスタ３３は、Ｉ／Ｏテー
ブル１５のアドレスを指定する際のアドレス修飾用に用
意される。ここで、３３ａは後述するビット入力命令用
のインデックスレジスタ、３３ｂは後述するビット出力
命令用のインデックスレジスタ、３３ｃは後述するブリ
ング命令用のインデックスレジスタ、３３ｄは後述する
センド命令用のインデックスレジスタである。

【００５０】ユーザメモリ３４は、シーケンスプログラ
ム作成装置２の作成するシーケンスプログラムを格納す
る。命令実行プログラム３５は、ユーザメモリ３４から
シーケンスプログラムを読み出して実行することで、シ
ーケンス制御を実行する。インタフェース回路３６は、
命令実行プログラム３５と、それ以外の機構部分との間
のインタフェース用に用意される。

【００５１】一方、シーケンスプログラム作成装置２
は、図４に示すように、対話装置３と、作成プログラム
４０と、２次元内部メモリ４１と、変換プログラム４２
と、シーケンスメモリ４３と、ローダ４４とを備える。

【００５２】この対話装置３は、画面を表示するととも
に、マウスのような入力装置を備えることで、ユーザと
対話する。作成プログラム４０は、プログラム記憶媒体
からインストールされて、ユーザとの対話処理に従っ
て、回路要素の図示言語をマトリックス上に配置するこ
とで、図形イメージで表現されるシーケンスプログラム
を作成する。２次元内部メモリ４１は、作成プログラム
４０の作成する図形イメージのシーケンスプログラムを
２次元の形式で格納する。

【００５３】変換プログラム４２は、プログラム記憶媒
体からインストールされて、２次元内部メモリ４１に格
納されるシーケンスプログラムを内部コードに変換する
ことでシーケンス制御装置１の実行対象となるシーケン
スプログラムを作成する。シーケンスメモリ４３は、変
換プログラム４２の作成するシーケンスプログラムを格
納する。ローダ４４は、シーケンスメモリ４３に格納さ
れるシーケンスプログラムをシーケンス制御装置１のユ
ーザメモリ３４にローディングする。

【００５４】図５ないし図７に、シーケンス制御装置１
の実行する命令コードの一実施例を図示する。シーケン
ス制御装置１の実行する命令は、大きく分けて、図５に
示すビット入力命令及びビット出力命令と、図６に示す
ブリング命令及びセンド命令と、図７に示すハードウェ
ア演算命令及びＣＰＵ命令という３種類がある。

【００５５】このビット入力命令は、ラダー演算回路１
０の分岐用ラッチ回路１００に対しての分岐データのセ
ットと、ラダー演算回路１０の接点用ラッチ回路１０１
に対しての接点データのセットとを実行する命令であ
る。また、ビット出力命令は、ラダー演算回路１０の演
算結果ラッチ回路１０３に保持される最終的なラダー演
算結果の出力を実行する命令である。

【００５６】一方、ブリング命令は、Ｉ／Ｏテーブル１
５から演算用レジスタ１４へのデータ転送と、演算用レ
ジスタ１４への定数データのセットを実行する命令であ
る。更に、ブリング命令は、インデックスレジスタ３３
ａ，ｂ，ｃ，ｄに対してインデックスをセットするため
の命令としても用いられている。また、センド命令は、
演算用レジスタ１４からＩ／Ｏテーブル１５へのデータ
転送を実行する命令である。

【００５７】一方、ハードウェア演算命令は、四則演算
などの演算命令（ＡＬＵ３２を使って実行することにな
る）を実行する命令である。また、ＣＰＵ命令は、ＰＩ
Ｄ演算などのファンクション命令（ＣＰＵ３１で走行す
るプログラムを使って実行することになる）を実行する
命令である。

【００５８】このハードウェア演算命令やＣＰＵ命令
は、演算用レジスタ１４の格納する演算データや、演算
結果ラッチ回路１０３の保持するビットデータを入力し
て、規定の演算を行い、その演算結果を、演算用レジス
タ１４や演算結果ラッチ回路１０３に格納する処理を行
うことになる。

【００５９】次に、各命令のコード体系について説明す
る。ビット入力命令は、図５（ａ）に示すように、“０
０１”に従って、ビット入力命令であることが表示され
る。Ｅビットは、行の終了となる命令であるのか否かを
示すフラグ、ｐビット（エッジ接点のとき有効となる）
は、前回の実行時（シーケンスプログラムは繰り返し実
行される形態がとられる）の接点データ、ｎｎｎｎは、
ビット入力命令の生成に用いた図示言語の配置位置の行
番号、ビット番号（４ビット）は、アドレスで指定され
るＩ／Ｏテーブル１５の１６ビットデータの内のどれを
入力するのかを指定するもの、ワードアドレスオフセッ
トは、インデックスレジスタ３３ａのインデックスと加
算されて、Ｉ／Ｏテーブル１５のアドレスを生成するも
のである。

【００６０】「ｘ＝０００」は、分岐なしのＡ接点を示
し、指定されるＩ／Ｏテーブル１５の接点データをｎｎ
ｎｎの指す接点用ラッチ回路１０１にそのまま入力する
ことを示す。「ｘ＝１００」は、分岐ありのＡ接点を示
し、「ｘ＝０００」の規定する接点データの入力に加え
て、ｎｎｎｎの指す分岐用ラッチ回路１００に分岐デー
タを入力することを示す。

【００６１】「ｘ＝００１」は、分岐なしのＢ接点を示
し、指定されるＩ／Ｏテーブル１５の接点データをｎｎ
ｎｎの指す接点用ラッチ回路１０１に反転して入力する
ことを示す。「ｘ＝１０１」は、分岐ありのＢ接点を示
し、「ｘ＝００１」の規定する接点データの入力に加え
て、ｎｎｎｎの指す分岐用ラッチ回路１００に分岐デー
タを入力することを示す。

【００６２】「ｘ＝０１０」は、分岐なしの立ち上がり
接点を示し、指定されるＩ／Ｏテーブル１５の接点デー
タが“１”に立ち上るときに、ｎｎｎｎの指す接点用ラ
ッチ回路１０１にパルス形式の“１”を入力することを
示す。「ｘ＝１１０」は、分岐ありの立ち上がり接点の
入力を示し、「ｘ＝０１０」の規定する接点データの入
力に加えて、ｎｎｎｎの指す分岐用ラッチ回路１００に
分岐データを入力することを示す。

【００６３】「ｘ＝０１１」は、分岐なしの立ち下がり
接点を示し、指定されるＩ／Ｏテーブル１５の接点デー
タが“０”に立ち下がるときに、ｎｎｎｎの指す接点用
ラッチ回路１０１にパルス形式の“１”を入力すること
を示す。「ｘ＝１１１」は、分岐ありの立ち下がり接点
を示し、「ｘ＝０１１」の規定する接点データの入力に
加えて、ｎｎｎｎの指す分岐用ラッチ回路１００に分岐
データを入力することを示す。

【００６４】一方、ビット出力命令は、図５（ｂ）に示
すように、“０１０”に従って、ビット出力命令である
ことが表示される。Ｅビット／ｐビットの意味は、ビッ
ト入力命令と同じであり、ｎｎｎｎは、ビット出力命令
の生成に用いた図示言語の配置位置の行番号、ビット番
号（４ビット）は、アドレスで指定されるＩ／Ｏテーブ
ル１５の１６ビットデータの内のどこへ出力するのかを
指定するもの、ワードアドレスオフセットは、インデッ
クスレジスタ３３ｂのインデックスと加算されて、Ｉ／
Ｏテーブル１５のアドレスを生成するものである。

【００６５】「ｘ＝０００」は、通常出力を示し、ｎｎ
ｎｎの指す演算結果ラッチ回路１０３のビットデータを
指定されるＩ／Ｏテーブル１５にそのまま出力すること
を示す。「ｘ＝００１」は、反転出力を示し、ｎｎｎｎ
の指す演算結果ラッチ回路１０３のビットデータを指定
されるＩ／Ｏテーブル１５に反転して出力することを示
す。

【００６６】「ｘ＝１００」は、ラッチ出力を示し、ｎ
ｎｎｎの指す演算結果ラッチ回路１０３のラッチデータ
が“１”のときに、指定されるＩ／Ｏテーブル１５に
“１”を出力し、“０”のときには保持することを示
す。「ｘ＝１０１」は、アンラッチ出力を示し、ｎｎｎ
ｎの指す演算結果ラッチ回路１０３のラッチデータが
“１”のときに、指定されるＩ／Ｏテーブル１５に
“０”を出力し、“０”のときには保持することを示
す。

【００６７】「ｘ＝０１０」は立ち上がり出力を示し、
ｎｎｎｎの指す演算結果ラッチ回路１０３のビットデー
タが“１”に立ち上るときに、指定されるＩ／Ｏテーブ
ル１５にパルス形式の“１”を出力することを示す。
「ｘ＝０１１」は立ち下がり出力を示し、ｎｎｎｎの指
す演算結果ラッチ回路１０３のビットデータが“０”に
立ち下るときに、指定されるＩ／Ｏテーブル１５にパル
ス形式の“１”を出力することを示す。

【００６８】一方、ブリング命令は、図６（ａ）に示す
ように、“１００”に従って、ブリング命令であること
が表示される。Ｅビットの意味は、ビット入力命令と同
じであり、ｐビットは、この命令では意味を持たない。
ｎｎｎｎは、ブリング命令の入力位置の行番号（ブリン
グ命令がインデックスのセット用に用いられるときに
は、インデックスレジスタのＩＤを指定する）、ｔｔｔ
ｔは、演算用レジスタ１４に格納するデータの型、ワー
ドアドレスオフセットは、インデックスレジスタ３３ｃ
のインデックスと加算されて、Ｉ／Ｏテーブル１５のア
ドレスを生成するものである。ここで、ワードアドレス
オフセットには、アドレスオフセットの代わりに定数デ
ータが格納されることがある。

【００６９】「ｘ＝０００」は、ＢＷＨモードのブリン
グ命令を示し、指定されるＩ／Ｏテーブル１５のデータ
（１６ビット）をｎｎｎｎの指す演算用レジスタ１４の
レジスタの上位側に格納することを示す。「ｘ＝０１
０」は、ＢＷＬモードのブリング命令を示し、指定され
るＩ／Ｏテーブル１５のデータ（１６ビット）をｎｎｎ
ｎの指す演算用レジスタ１４のレジスタの下位側に格納
することを示す。

【００７０】「ｘ＝００１」は、ＫＷＨモードのブリン
グ命令を示し、指定される定数データ（１６ビット）を
ｎｎｎｎの指す演算用レジスタ１４のレジスタの上位側
に格納することを示す。「ｘ＝０１１」は、ＫＷＬモー
ドのブリング命令を示し、指定される定数データ（１６
ビット）をｎｎｎｎの指す演算用レジスタ１４のレジス
タの下位側に格納することを示す。

【００７１】「ｘ＝１００」は、ＢＸ１モードのブリン
グ命令を示し、指定されるインデックスをインデックス
３３ａに格納することを示す。「ｘ＝１０１」は、ＢＸ
２モードのブリング命令を示し、指定されるインデック
スをインデックス３３ｂに格納することを示す。「ｘ＝
１１０」は、ＢＸ３モードのブリング命令を示し、指定
されるインデックスをインデックス３３ｃに格納するこ
とを示す。「ｘ＝１１１」は、ＢＸ４モードのブリング
命令を示し、指定されるインデックスをインデックス３
３ｄに格納することを示す。

【００７２】一方、センド命令は、図６（ｂ）に示すよ
うに、“１０１”に従って、センド命令であることが表
示される。Ｅビットの意味は、ビット入力命令と同じで
あり、ｐビットは、この命令では意味を持たない。ｎｎ
ｎｎは、センド命令の入力位置の行番号、ｔｔｔｔは、
演算用レジスタ１４に格納されるデータの型、ワードア
ドレスオフセットは、インデックスレジスタ３３ｄのイ
ンデックスと加算されて、Ｉ／Ｏテーブル１５のアドレ
スを生成するものである。

【００７３】「ｘ＝０００」は、ＳＷＨモードのセンド
命令を示し、ｎｎｎｎの指す演算用レジスタ１４のレジ
スタの上位側データ（１６ビット）を指定されるＩ／Ｏ
テーブル１５に格納することを示す。「ｘ＝０１０」
は、ＳＷＬモードのセンド命令を示し、ｎｎｎｎの指す
演算用レジスタ１４のレジスタの下位側データ（１６ビ
ット）を指定されるＩ／Ｏテーブル１５に格納すること
を示す。一方、ハードウェア演算命令は、「ソース＋デ
ィスティネーション→ディスティネーション」の演算形
態をとるものであり、図７（ａ）に示すように、“１１
０”に従って、ハードウェア演算命令であることが表示
される。Ｅビットの意味は、ビット入力命令と同じであ
り、ｐビットは、この命令では意味を持たない。ｓｓｓ
ｓは、ハードウェア演算命令の生成に用いた図示言語の
持つソース側の行番号、ｄｄｄｄは、ハードウェア演算
命令の生成に用いた図示言語の持つディスティネーショ
ン側の行番号、ｅｅｅｅは、ハードウェア演算命令の生
成に用いた図示言語の持つイネーブル端子の行番号、ｗ
ｗｗｗは、ハードウェア演算命令の生成に用いた図示言
語の列数、オペコード（８ビット）は、ハードウェア演
算命令のＩＤ、無条件実行／条件実行は、イネーブル信
号に応じて演算処理に入るものなのか無条件に演算処理
に入るものなのかの表示フラグ、αは、１６ビット演算
のものなのか３２演算のものなのかの表示フラグ、β
は、１６ビット演算時の上位ワードに符号拡張を行うも
のなのかクリアするものなのかの表示フラグである。

【００７４】例えば、図８に示すように、ハードウェア
演算命令のＡＤＤ演算には、無条件に演算処理に入るも
のと、イネーブル信号（ラダー演算回路１０から与えら
れる）に応じて演算処理に入るものがあり、更に、ハー
ドウェア演算命令には、ＳＵＢ演算など色々なものがあ
るので、オペコードを使って、どの演算であるのかを管
理するとともに、無条件実行／条件実行の表示フラグを
使って、イネーブル信号に応じて演算処理に入るものな
のか、無条件に演算処理に入るものなのかを管理するの
である。そして、この図８に示すような図示言語の大き
さを管理するために、列数を管理するのである。

【００７５】一方、ＣＰＵ命令は、図７（ｂ）に示すよ
うに、“１１１”に従って、ＣＰＵ命令であることが表
示される。Ｅビットの意味は、ビット入力命令と同じで
あり、ｐビットは、この命令では意味を持たない。ｎｎ
ｎｎは、ＣＰＵ命令の生成に用いた図示言語の先頭行位
置の行番号、ｍｍｍｍは、ＣＰＵ命令の生成に用い図示
言語の行数、ｗｗｗｗは、ＣＰＵ命令の生成に用いた図
示言語の列数、ｓ〜ｓは、ＣＰＵ命令の生成に用いた図
示言語の持つ入力端子の位置を示すビットパターン、ｄ
〜ｄは、ＣＰＵ命令の生成に用いた図示言語の持つ出力
端子の位置を示すビットパターン、ファンクション番号
は、ＣＰＵ命令のＩＤ、無条件実行／条件実行は、イネ
ーブル信号に応じて演算処理に入るものなのか無条件に
演算処理に入るものなのかの表示フラグである。

【００７６】このｓ〜ｓと、ｄ〜ｄは、例えば、最下位
の行を起点として、入力位置（出力位置）となるときに
は“１”、入力位置（出力位置）とならないときには
“０”を記録することで、ＣＰＵ命令の図示言語の持つ
入出力位置を示すものであり、図９に示すＰＩＤ演算の
図示言語で説明するならば、ｓ〜ｓは「１１１１１
１」、ｄ〜ｄは「１０００１１」となる。このビットパ
ターンによる管理形態をとることで、図示言語が移動さ
れるようなことがあっても、ｎｎｎｎを変えるだけで済
むという特徴がある。

【００７７】図１０及び図１１に、シーケンスプログラ
ム作成装置２の備える作成プログラム４０の実行する処
理フローの一実施例、図１２及び図１３に、シーケンス
プログラム作成装置２の備える変換プログラム４２の実
行する処理フローの一実施例、図１４及び図１５に、シ
ーケンス制御装置１の備える命令実行プログラム３５の
実行する処理フローの一実施例を図示する。

【００７８】次に、これらの処理フローに従って、この
ように構成される本発明の処理について詳細に説明す
る。先ず最初に、作成プログラム４０の実行する処理に
ついて説明する。

【００７９】作成プログラム４０は、ユーザからシーケ
ンスプログラムの作成要求があると、図１０及び図１１
の処理フローに示すように、先ず最初に、ステップ１
で、対話装置３のディスプレイ画面に、１６行×ｍ列
（但し、ｍ＞１）のマトリックスを表示する。続いて、
ステップ２で、対話装置３の備えるマウスの指す位置を
取得することで、マトリックスの枡目位置に設定され
る、ビット入力命令やビット出力命令やハードウェア演
算命令やＣＰＵ命令の図示言語の入力位置を取得する。
なお、ブリング命令やセンド命令については、単にアド
レス情報を指定すれば足りるので、図示言語は用意して
おらず、アドレス情報の入力位置を取得することにな
る。

【００８０】続いて、ステップ３で、ユーザと対話する
ことで、取得した入力位置に貼り付ける図示言語を選択
して、それを取得した入力位置に描画する。この図示言
語の選択処理は、ディスプレイ画面に、図１６に示すよ
うな図示言語選択のためのウィンドウ画面を表示して、
それを使ってユーザと対話することで実行する。なお、
ブリング命令やセンド命令の入力要求が発行されるとき
には、このステップ３の処理は行わない。

【００８１】続いて、ステップ４で、ディスプレイ画面
に貼り付けた図示言語が接点回路要素の図示言語、すな
わち、ビット入力命令やビット出力命令の図示言語であ
るのか否かを判断して、接点回路要素の図示言語である
ことを判断するときには、ステップ５に進んで、同一行
に位置する隣の接点回路要素の図示言語との間を接続し
てから、続くステップ６で、ユーザと対話することで、
その入力した接点回路要素の図示言語に割り付けるアド
レス情報を入力する処理を行う。

【００８２】すなわち、ビット入力命令に係る接点回路
要素の図示言語を入力するときには、Ｉ／Ｏテーブル１
５から接点データを読み出すことになるので、そのとき
のＩ／Ｏテーブル１５のアドレス（図５（ａ）のワード
アドレスオフセット・ビット番号となる）を入力し、ビ
ット出力命令に係る接点回路要素の図示言語を入力する
ときには、Ｉ／Ｏテーブル１５にラダー演算結果を書き
込むことになるので、そのときのＩ／Ｏテーブル１５の
アドレス（図５（ｂ）のワードアドレスオフセット・ビ
ット番号となる）を入力するのである。

【００８３】一方、ステップ４で、ディスプレイ画面に
貼り付けた図示言語が接点回路要素のものでないことを
判断するときには、ステップ７に進んで、ディスプレイ
画面に貼り付けた図示言語がファンクション要素の図示
言語、すなわち、ハードウェア演算命令やＣＰＵ命令の
図示言語であるのか否かを判断して、ファンクション要
素の図示言語でないと判断するとき、すなわち、ブリン
グ命令やセンド命令の入力要求であることを判断すると
きには、ステップ８に進んで、ユーザと対話すること
で、ブリング命令やセンド命令のアドレス情報を入力し
て、それをディスプレイ画面に表示する処理を行う。

【００８４】すなわち、ブリング命令の入力要求である
ときには、Ｉ／Ｏテーブル１５から演算用レジスタ１４
にデータを転送することになるので、そのときのＩ／Ｏ
テーブル１５のアドレス（図６（ａ）のワードアドレス
オフセットとなる）を入力し、センド命令の入力要求で
あるときには、演算用レジスタ１４からＩ／Ｏテーブル
１５にデータを転送することになるので、そのときのＩ
／Ｏテーブル１５のアドレス（図６（ｂ）のワードアド
レスオフセットとなる）を入力するのである。なお、Ｋ
ＷＨモードやＫＷＬモードのブリング命令では、アドレ
スの代わりに定数データを入力し、ＢＸ１〜４モードの
ブリング命令では、アドレスの代わりにインデックスを
入力することになる。

【００８５】ここで、ブリング命令では、演算用レジス
タ１４がデータ転送先となるが、この転送先は、ブリン
グ命令の入力位置の指す行番号により自動的に決定され
ることになるので、ユーザは入力する必要がない。ま
た、センド命令では、演算用レジスタ１４がデータ転送
元となるが、この転送元は、センド命令の入力位置の指
す行番号により自動的に決定されることになるので、ユ
ーザは入力する必要がない。

【００８６】一方、ステップ７で、ディスプレイ画面に
貼り付けた図示言語がファンクション要素の図示言語で
あることを判断するとき、すなわち、ハードウェア演算
命令やＣＰＵ命令の図示言語であることを判断するとき
には、ステップ９に進んで、ユーザと対話することで、
ディスプレイ画面に貼り付けた他のファンクション要素
の図示言語や、ディスプレイ画面に貼り付けた接点回路
要素の図示言語や、ディスプレイ画面に表示したブリン
グ命令やセンド命令のアドレス情報との間の接続情報を
入力する。この入力処理は、例えば、ユーザに対して、
接続する２点をマウスで指定させることで行う。

【００８７】続いて、ステップ１０で、ステップ９で入
力した接続情報がマトリックスの水平線（行方向の直
線）となるのか否かを判断して、水平線とならないこと
を判断するときには、ステップ１１（図１１の処理フロ
ー）に進んで、ディスプレイ画面に貼り付けたファンク
ション要素の図示言語を列方向に伸長縮小することで、
水平線による接続の実現を試みる。

【００８８】本発明では、ハードウェア演算命令やＣＰ
Ｕ命令については、その図示言語の持つ入力端子の位置
する行番号の指す演算用レジスタ１４のレジスタをアク
セス先として自動的に設定する構成を採っているので、
ハードウェア演算命令やＣＰＵ命令の図示言語と、他の
ファンクション要素の図示言語や、接点回路要素の図示
言語や、ブリング命令やセンド命令のアドレス情報との
間は、水平線で接続されなければならない。もし、水平
線で接続されないと、データを渡す方が使用する演算用
レジスタ１４のレジスタと、データを受け取る方が使用
する演算用レジスタ１４のレジスタとが一致しないこと
になって、データを受け渡せないことになるからであ
る。

【００８９】ステップ１１で水平線による接続の実現を
試みると、続くステップ１２で、それが実現できたのか
否かを判断して、実現できないことを判断するときに
は、ステップ１３に進んで、ユーザに対して接続変更を
指示してから、ステップ９に戻っていくことで、水平線
による接続の実現を達成する。

【００９０】一方、ステップ１２で、水平線による接続
を実現できたことを判断するときと、ステップ１０で、
水平線による接続が指定されたことを判断するときと、
ステップ６／ステップ８の処理を終了するときには、ス
テップ１４に進んで、ユーザから終了要求が発行された
のか否かを判断して、終了要求が発行されないことを判
断するときには、ステップ２に戻って、次の入力に進ん
でいく。

【００９１】一方、ステップ１４で、ユーザから終了要
求が発行されたことを判断するときには、ステップ１５
に進んで、入力したデータを２次元内部メモリ４１（デ
ィスプレイ画面と同じ２次元形式でデータを格納する構
成を採っている）に格納して処理を終了する。

【００９２】このようにして、作成プログラム４０は、
図１７に示すように、ディスプレイ画面に１６行×ｍ列
のマトリックスを表示して、そのマトリックスに、ファ
ンクション要素の図示言語を列方向に伸長縮小しなが
ら、ファンクション要素の図示言語が他のものと水平線
で接続されることを実現しつつ、ファンクション要素の
図示言語や、接点回路要素の図示言語や、ブリング命令
やセンド命令のアドレス情報を配置していくことで、ユ
ーザの希望するシーケンスプログラムの図形イメージを
作成するのである。

【００９３】この図１７に示す例では、ＰＩＤ演算の図
示言語を図１８に示すように列方向に伸長することで、
ＰＩＤ演算の図示言語の入力側に位置するＡＤＤ演算の
図示言語や、接点回路要素の図示言語や、ブリング命令
やセンド命令のアドレス情報（図中に示すＢＷ，ＢＭ）
との間を水平線で接続することを実現しているととも
に、ＰＩＤ演算の図示言語の出力側に位置するＭＶ Ｃ
ＮＴの図示言語や、ＰＡＲＡ ＤＩＳＰの図示言語や、
接点回路要素の図示言語との間を水平線で接続すること
を実現している。

【００９４】なお、図１７では、ＢＷ，ＢＭ，ＳＭと記
述してあるが、これらは、それぞれ、ＢＷモードのブリ
ング命令のアドレスと、ＢＭモード（ＢＷＨモードとＢ
ＷＬモードのブリング命令を実行することで３２ビット
のデータ転送を指示する命令）のブリング命令のアドレ
スと、センド命令のアドレスを示している。

【００９５】また、図１０及び図１１の処理フローでは
説明しなかったが、ハードウェア演算命令やＣＰＵ命令
の図示言語に入力されるデータの型は決められており、
これから、接点回路要素の図示言語と接続されるときに
は、演算用レジスタ１４がアクセス先となるのではなく
て、ラダー演算回路１０の演算結果ラッチ回路１０３が
アクセス先となるということが自動的に求められること
になるとともに、他のファンクション要素の図示言語
や、ブリング命令やセンド命令のアドレス情報と接続さ
れるときには、ラダー演算回路１０の演算結果ラッチ回
路１０３がアクセス先となるのではなくて、演算用レジ
スタ１４がアクセス先となるということが自動的に求め
られることになる。

【００９６】次に、シーケンスプログラム作成装置２の
備える変換プログラム４２の実行する処理について説明
する。変換プログラム４２は、作成プログラム４０の作
成するシーケンスプログラムが２次元内部メモリ４１に
格納されると、図１２及び図１３の処理フローに示すよ
うに、先ず最初に、ステップ１で、２次元内部メモリ４
１の列位置を示す変数ｉに“０”をセットするととも
に、２次元内部メモリ４１の行位置を示す変数ｊに
“０”をセットする。

【００９７】続いて、ステップ２で、２次元内部メモリ
４１から変数（ｉ，ｊ）の指す回路要素を取り出し、続
くステップ３で、この回路要素を取り出させたのか否か
を判断して、取り出せないことを判断するときには、ス
テップ９に進んで、変数ｉの値を１つインクリメントす
る。

【００９８】一方、ステップ３で、２次元内部メモリ４
１から回路要素を取り出せたことを判断するときには、
ステップ４に進んで、取り出した回路要素が接点回路要
素であるのか否かを判断して、接点回路要素であること
を判断するときには、ステップ５に進んで、図５に示し
たコード体系を持つビット入力命令／ビット出力命令を
生成してシーケンスメモリ４３に格納してから、ステッ
プ９に進んで、変数ｉの値を１つインクリメントする。

【００９９】一方、ステップ４で、取り出した回路要素
が接点回路要素でないことを判断するときには、ステッ
プ６に進んで、取り出した回路要素がファンクション要
素であるのか否かを判断して、ファンクション回路要素
でないと判断するときには、ステップ７に進んで、図６
に示したコード体系を持つブリング命令／センド命令を
生成してシーケンスメモリ４３に格納してから、ステッ
プ９に進んで、変数ｉの値を１つインクリメントする。

【０１００】一方、ステップ６で、取り出した回路要素
がファンクション要素であることを判断するときには、
ステップ８に進んで、図７に示したコード体系を持つハ
ードウェア演算命令／ＣＰＵ命令を生成してシーケンス
メモリ４３に格納してから、ステップ９に進んで、変数
ｉの値を１つインクリメントする。

【０１０１】ステップ９で、変数ｉの値を１つインクリ
メントすると、続いて、ステップ１０（図１３の処理フ
ロー）に進んで、変数ｉの値が最大値を超えたのか否か
を判断して、超えていないことを判断するときには、ス
テップ２に戻る。

【０１０２】一方、ステップ１０で、変数ｉの値が最大
値を超えたことを判断するときには、ステップ１１に進
んで、最後に生成した命令の行終了フラグ（図５ないし
図７に示したＥフラグ）に行終了をセットしてから、ス
テップ１２に進んで、変数ｉに“０”をセットするとと
もに、変数ｊの値を１つインクリメントする。

【０１０３】そして、続くステップ１３で、変数ｊの値
が最大値を超えたのか否かを判断して、超えたことを判
断するときには、処理を終了し、超えていないことを判
断するときには、ステップ２に戻っていく。

【０１０４】このようにして、変換プログラム４２は、
作成プログラム４０の作成した２次元かつ図形イメージ
のシーケンスプログラムから、シーケンス制御装置１の
実行する図５ないし図７に示した命令コードを持つ１次
元のシーケンスプログラムを作成して、シーケンスメモ
リ４３に格納するのである。このとき行う変換処理は、
Ｃ言語などにコンパイルするような複雑な処理ではなく
て、極めて簡単な処理となる。

【０１０５】図１７に示したシーケンシャル・ファンク
ション・チャートで具体的に説明するならば、変換プロ
グラム４２は、このシーケンシャル・ファンクション・
チャートから、図１９及び図２０に示すような、図５な
いし図７に示した命令コードを持つ１次元のシーケンス
プログラムを作成するのである。

【０１０６】ここで、図１９及び図２０に示す回路要素
の右側に記載される“ａｉ（ｉ＝１〜１６）”は、ブリ
ング命令／センド命令に割り付けられるＩ／Ｏテーブル
１５のアドレス、また、回路要素の右側に記載される
“ｂｉ（ｉ＝１８）”は、ビット入力命令／ビット出力
命令に割り付けられるＩ／Ｏテーブル１５のアドレス、
また、回路要素の左側に記載される数値は配置位置の行
番号を示している。なお、行の終了を示すＥフラグは、
その行の最終の命令に記録されることになるが、ここで
は分かり易くするために命令とは別に記載してある。

【０１０７】この図１９及び図２０に示すシーケンスプ
ログラムから分かるように、シーケンスプログラム作成
装置２により作成されるシーケンスプログラムは、ファ
ンクション要素についても図形イメージのままの実行形
態をとっている。従って、このシーケンスプログラムを
見れば、その作成元となったシーケンシャル・ファンク
ション・チャートを簡単に求めることができるという特
徴がある。

【０１０８】この特徴を実現できるようになったのは、
ラダー演算回路１０の行対応に設けられるレジスタで構
成される演算用レジスタ１４を用意して、行番号で特定
されるその演算用レジスタ１４のレジスタをアクセス先
として、ファンクション要素の命令を実行する構成を採
ったからである。

【０１０９】このようにしてシーケンスメモリ４３に格
納されたシーケンスプログラムは、シーケンスプログラ
ム作成装置２の備えるローダ４４の処理に従って、シー
ケンス制御装置１のユーザメモリ３４にとローディング
されることになる。

【０１１０】次に、シーケンス制御装置１の備える命令
実行プログラム３５の処理について説明する。命令実行
プログラム３５は、ユーザメモリ３４に格納されたシー
ケンスプログラムの実行要求が発行されると、規定の周
期に従って図１４及び図１５に示す処理フローを実行す
ることでシーケンス制御を行う。

【０１１１】すなわち、命令実行プログラム３５は、規
定の周期に到達することで起動されると、図１４及び図
１５の処理フローに示すように、先ず最初に、ステップ
１で、ユーザメモリ３４から１次元配列の順番に従って
命令を１つ取り出す。続いて、ステップ２で、命令を１
つ取り出せたのか否かを判断して、取り出せないことを
判断するときには、全ての命令に対しての処理を終了し
たので、処理を終了する。

【０１１２】一方、ステップ２で、命令を１つ取り出せ
たことを判断するときには、ステップ３に進んで、取り
出した命令がＣＰＵ命令／ハードウェア演算命令である
か否かを判断して、ＣＰＵ命令／ハードウェア演算命令
であることを判断するときには、ステップ４に進んで、
ＣＰＵ命令であるときには、ＣＰＵ３１に対して、その
命令の実行を指示し、ハードウェア演算命令であるとき
には、ＡＬＵ３２に対して、その命令の実行を指示す
る。

【０１１３】このようにして起動されると、ＣＰＵ３１
は、ＣＰＵ命令の先頭行位置番号及びビットパターン
（図７（ｂ）に示すｎｎｎｎ，ｓ〜ｓ，ｄ〜ｄ）で指定
される演算用レジスタ１４／接点用ラッチ回路１０１を
アクセス先として、データを読み出して、命令の指す内
容の演算を行い、その演算結果を書き込んでいくこと
で、シーケンスプログラムの指定する演算を実行する。

【０１１４】また、このようにして起動されると、ＡＬ
Ｕ３２は、ハードウェア演算命令の行番号（図７（ａ）
に示すｓｓｓｓ，ｄｄｄｄ，ｅｅｅｅ）で指定される演
算用レジスタ１４／接点用ラッチ回路１０１をアクセス
先として、データを読み出して、命令の指す内容の演算
を行い、その演算結果を書き込んでいくことで、シーケ
ンスプログラムの指定する演算を実行する。

【０１１５】続いて、ステップ５で、取り出した命令の
持つＥフラグが行終了を表示しているのか否かを判断し
て、行終了を表示していることを判断するときには、ス
テップ６に進んで、ラダー演算回路１０にラダー演算に
入ることを指示してからステップ１に戻り、行終了を表
示していないことを判断するときには、ステップ６の処
理を行わずに、直ちにステップ１に戻っていく。

【０１１６】一方、ステップ３で、取り出した命令がＣ
ＰＵ命令／ハードウェア演算命令でないことを判断する
ときには、ステップ７に進んで、取り出した命令がブリ
ング命令／センド命令であるのか否かを判断して、ブリ
ング命令／センド命令であることを判断するときには、
ステップ８に進んで、図２では図示しなかったデータ転
送のハードウェア機構に対して、その命令の実行を指示
する。

【０１１７】このようにして起動されると、そのデータ
転送のハードウェア機構は、ブリング命令の行番号（図
６（ａ）に示すｎｎｎｎ）で指定される演算用レジスタ
１４をデータ転送先として、ブリング命令の指定するア
ドレスに従ってＩ／Ｏテーブル１５からデータを読み出
してデータ転送を行うことで、シーケンスプログラムの
指定するデータ転送を実行する。また、センド命令の行
番号（図６（ｂ）に示すｎｎｎｎ）で指定される演算用
レジスタ１４をデータ転送元としてデータを読み出し
て、センド命令の指定するアドレスの指すＩ／Ｏテーブ
ル１５の格納領域にデータ転送を行うことで、シーケン
スプログラムの指定するデータ転送を実行する。

【０１１８】続いて、ステップ９で、取り出した命令の
持つＥフラグが行終了を表示しているのか否かを判断し
て、行終了を表示していることを判断するときには、ス
テップ１０に進んで、ラダー演算回路１０にラダー演算
に入ることを指示してからステップ１に戻り、行終了を
表示していないことを判断するときには、ステップ１０
の処理を行わずに、直ちにステップ１に戻っていく。

【０１１９】一方、ステップ７で、取り出した命令がブ
リング命令／センド命令でないことを判断するとき、す
なわち、取り出した命令がビット入力命令／ビット出力
命令であることを判断するときには、ステップ１１に進
んで、Ｉ／Ｏテーブル１５からビット入力命令の指定す
る接点データを読み出して、それとビット入力命令の指
定する分岐データとを分岐用ラッチ回路１００／接点用
ラッチ回路１０１にセットしていくことでビット入力命
令を実行する。また、演算結果ラッチ回路１０３から演
算結果データを読み出し、それをビット出力命令の指定
するＩ／Ｏテーブル１５の格納領域に書き込んでいくこ
とでビット出力命令を実行する。

【０１２０】続いて、ステップ１２で、取り出した命令
の持つＥフラグが行終了を表示しているのか否かを判断
して、行終了を表示していることを判断するときには、
ステップ１３に進んで、ラダー演算回路１０にラダー演
算に入ることを指示してからステップ１に戻り、行終了
を表示していないことを判断するときには、ステップ１
３の処理を行わずに、直ちにステップ１に戻っていく。

【０１２１】このようにして、命令実行プログラム３５
は、シーケンスプログラム作成装置２の作成したシーケ
ンスプログラムに従い、演算用レジスタ４１をハードウ
ェア演算命令／ＣＰＵ命令の作業用レジスタとして使い
ながら、シーケンスプログラムを実行していくように処
理するのである。

【０１２２】

【発明の効果】以上説明したように、本発明では、シー
ケンス制御装置が１列構成のラダー演算回路を列サイク
リックに起動していくことでシーケンスプログラムを実
行するときにあって、ラダー演算回路の行対応に設けら
れるレジスタで構成される演算用レジスタをファンクシ
ョン要素の指す演算の作業域として用意し、更に、シー
ケンスプログラムの作成元となるチャートの作成にあた
って、回路要素間を同一行で接続する構成を採ること
で、その演算用レジスタの中から、ファンクション要素
の配置位置の指定する行番号の指すレジスタを作業域と
して用いてファンクション要素の指す演算を行う構成を
採る。

【０１２３】これにより、シーケンスプログラムの作成
元となるチャートがファンクション要素を含む場合に
も、コンパイル操作を必要とせずにシーケンスプログラ
ムが作成できるようになるとともに、ファンクション要
素の演算を接点回路要素と同一の手法により実行できる
ようになる。

【０１２４】これから、ファンクション要素を含む場合
にも、シーケンスプログラムを図形イメージのまま実行
できるようになるとともに、シーケンスプログラムから
その作成元となったチャートへの変換を簡単に実行でき
るようになる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】シーケンス制御装置の一実施例である。

【図３】シーケンス制御装置の一実施例である。

【図４】シーケンスプログラム作成装置の一実施例であ
る。

【図５】命令コードの説明図である。

【図６】命令コードの説明図である。

【図７】命令コードの説明図である。

【図８】ハードウェア演算命令の説明図である。

【図９】ＣＰＵ命令の説明図である。

【図１０】作成プログラムの実行する処理フローであ
る。

【図１１】作成プログラムの実行する処理フローであ
る。

【図１２】変換プログラムの実行する処理フローであ
る。

【図１３】変換プログラムの実行する処理フローであ
る。

【図１４】命令実行プログラムの実行する処理フローで
ある。

【図１５】命令実行プログラムの実行する処理フローで
ある。

【図１６】ファンクション選択画面の説明図である。

【図１７】ディスプレイ画面の説明図である。

【図１８】作成プログラムの処理の説明図である。

【図１９】シーケンスプログラムの説明図である。

【図２０】シーケンスプログラムの説明図である。

【図２１】シーケンス制御装置の説明図である。

【図２２】ラダー演算基本回路の説明図である。

【図２３】ラダー回路の説明図である。

【図２４】シーケンスプログラムの説明図である。

【図２５】従来技術の説明図である。

【図２６】従来技術の説明図である。

【図２７】従来技術の説明図である。

【図２８】図示言語の説明図である。

【図２９】アーギュメントの説明図である。

【符号の説明】

１ シーケンス制御装置 ２ シーケンスプログラム作成装置 ３ 対話装置 １０ ラダー演算回路 １１ 入力回路 １２ ラダー演算基本回路 １３ 保持回路 １４ 演算用レジスタ １５ Ｉ／Ｏテーブル １６ 解読手段 １７ 第１の実行手段 １８ 第２の実行手段 １９ 第３の実行手段 ２０ 配置手段 ２１ 読取手段 ２２ 第１の生成手段 ２３ 第２の生成手段 ２４ 第３の生成手段

Claims (6)

【特許請求の範囲】
1. 【請求項１】 保持回路を使って出力データを入力段に
   フィードバックするｎ行×１列のラダー演算回路に対し
   て、行間の分岐情報と外部機器の接点情報とを列サイク
   リックに設定することで、シーケンスプログラムを実行
   するシーケンス制御装置において、 ラダー演算回路の行対応に設けられるレジスタで構成さ
   れる演算用レジスタと、 画面に表示されるｎ行×ｍ列のマトリックスに、分岐情
   報を持つ接点回路要素とファンクション要素と該ファン
   クション要素のアクセス情報とが同一行で接続される形
   態に従いつつ配置されることで作成されるシーケンスプ
   ログラムを、列順に読み込んで解読する解読手段と、 上記解読手段が接点回路要素の命令を解読するときに、
   ラダー演算回路に、分岐情報及び接点情報を入力する第
   １の実行手段と、 上記解読手段が上記アクセス情報の命令を解読するとき
   に、上記演算用レジスタの内の上記同一行接続の行番号
   の指すレジスタに対してのアクセスを実行する第２の実
   行手段と、 上記解読手段がファンクション要素の命令を解読すると
   きに、上記同一行接続の行番号の指す上記レジスタ及び
   上記保持回路をアクセス先として、データを入力し、該
   ファンクション要素の指す演算を行い、その演算結果を
   出力する第３の実行手段とを備えることを、 特徴とするシーケンス制御装置。
2. 【請求項２】 請求項１記載のシーケンス制御装置にお
   いて、 第３の実行手段は、シーケンスプログラムの指定するビ
   ットパターンに従って、ファンクション要素の持つ同一
   行接続の行番号を特定することを、 特徴とするシーケンス制御装置。
3. 【請求項３】 保持回路を使って出力データを入力段に
   フィードバックするｎ行×１列のラダー演算回路に対し
   て、行間の分岐情報と外部機器の接点情報とを列サイク
   リックに設定するシーケンス制御装置で実行されるシー
   ケンスプログラムの作成処理を司るシーケンスプログラ
   ム作成装置において、 画面にｎ行×ｍ列のマトリックスを表示し、その上に、
   同一行で接続する形態に従いつつ、分岐情報を持つ接点
   回路要素を示す図形と、ファンクション要素を示す図形
   と、該ファンクション要素のアクセス情報とを配置する
   配置手段と、 上記配置手段の配置情報を列順に読み取る読取手段と、 上記読取手段が接点回路要素を読み取るときに、ラダー
   演算回路に、分岐情報及び接点情報を入力することを指
   示する命令を生成する第１の生成手段と、 上記読取手段が上記アクセス情報を読み取るときに、ラ
   ダー演算回路の行対応に設けられるレジスタで構成され
   るシーケンス制御装置の持つ演算用レジスタの内の上記
   同一行接続の行番号の指すレジスタに対してのアクセス
   を指示する命令を生成する第２の生成手段と、 上記読取手段がファンクション要素を読み取るときに、
   上記同一行接続の行番号の指す上記レジスタ及び上記保
   持回路をアクセス先として、データを入力し、該ファン
   クション要素の指す演算を行い、その演算結果を出力す
   ることを指示する命令を生成する第３の生成手段とを備
   えることを、 特徴とするシーケンスプログラム作成装置。
4. 【請求項４】 請求項３記載のシーケンスプログラム作
   成装置において、 配置手段は、ファンクション要素の図形を列方向に伸長
   縮小することで、同一行接続を実現するように処理する
   ことを、 特徴とするシーケンスプログラム作成装置。
5. 【請求項５】 請求項３又は４記載のシーケンスプログ
   ラム作成装置において、 第３の生成手段は、ビットパターンを使って、ファンク
   ション要素の持つ同一行接続の行番号を指定する命令を
   生成することを、 特徴とするシーケンスプログラム作成装置。
6. 【請求項６】 保持回路を使って出力データを入力段に
   フィードバックするｎ行×１列のラダー演算回路に対し
   て、行間の分岐情報と外部機器の接点情報とを列サイク
   リックに設定するシーケンス制御装置で実行されるシー
   ケンスプログラムの作成処理を司るシーケンスプログラ
   ム作成装置の実現に用いられるプログラムを記憶するプ
   ログラム記憶媒体であって、 画面にｎ行×ｍ列のマトリックスを表示し、その上に、
   同一行で接続する形態に従いつつ、分岐情報を持つ接点
   回路要素を示す図形と、ファンクション要素を示す図形
   と、該ファンクション要素のアクセス情報とを配置する
   配置手段と、 上記配置手段の配置情報を列順に読み取る読取手段と、 上記読取手段が接点回路要素を読み取るときに、ラダー
   演算回路に、分岐情報及び接点情報を入力することを指
   示する命令を生成する第１の生成手段と、 上記読取手段が上記アクセス情報を読み取るときに、ラ
   ダー演算回路の行対応に設けられるレジスタで構成され
   るシーケンス制御装置の持つ演算用レジスタの内の上記
   同一行接続の行番号の指すレジスタに対してのアクセス
   を指示する命令を生成する第２の生成手段と、 上記読取手段がファンクション要素を読み取るときに、
   上記同一行接続の行番号の指す上記レジスタ及び上記保
   持回路をアクセス先として、データを入力し、該ファン
   クション要素の指す演算を行い、その演算結果を出力す
   ることを指示する命令を生成する第３の生成手段とを実
   現するプログラムが記憶されることを、 特徴とするプログラム記憶媒体。