JPH11150462A - スイッチング制御回路 - Google Patents

スイッチング制御回路

Info

Publication number
JPH11150462A
JPH11150462A JP9317895A JP31789597A JPH11150462A JP H11150462 A JPH11150462 A JP H11150462A JP 9317895 A JP9317895 A JP 9317895A JP 31789597 A JP31789597 A JP 31789597A JP H11150462 A JPH11150462 A JP H11150462A
Authority
JP
Japan
Prior art keywords
voltage
pattern
switching
gate
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9317895A
Other languages
English (en)
Other versions
JP3692740B2 (ja
Inventor
Akifumi Ichihara
昌文 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP31789597A priority Critical patent/JP3692740B2/ja
Publication of JPH11150462A publication Critical patent/JPH11150462A/ja
Application granted granted Critical
Publication of JP3692740B2 publication Critical patent/JP3692740B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 電圧制御形スイッチング素子を正電源電圧と
負電源電圧の2種類の電圧でゲート抵抗を通してゲート
電圧を制御するのでは、サージ電圧の増大やスイッチン
グ損失の増大、スイッチング速度の低下になる。 【解決手段】 ゲート電圧パターン発生器Aは、スイッ
チング素子IGBTのターンオフ開始から終了までの期
間内で電圧変化率を変化させたパターン電圧を発生し、
このパターン電圧に従ってゲート電圧駆動アンプBがス
イッチング素子をターンオフ駆動する。このパターン電
圧は、ターンオフ開始から電流遮断が始まる直前までを
高速にする部分と、電流遮断が始まってサージ電圧が上
昇しようとする期間を低速にする部分と、電流遮断があ
る程度進んでサージ電圧が低下し始めてからターンオフ
終了までを高速にする部分の少なくとも2つの部分を持
つ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IGBTなどのゲ
ート電圧制御形スイッチング素子のスイッチング制御回
路に関する。
【0002】
【従来の技術】IGBTなどのゲート電圧制御形スイッ
チング素子(以後、IGBTを例とする)をゲートドラ
イブするには、従来のゲートドライバは図12のような
回路になっており、正電源電圧(Vcc)、負電源電圧
(−Vee)の2種類の電圧を抵抗Rgを通してゲート
に接続し、ゲート電圧を制御するようになっている。タ
ーンオン時にはVccで、ターンオフ時には−Veeで
ゲートを駆動するようになっており、Vccから−Ve
eの間の中間的な電圧で駆動することはない。
【0003】IGBTをスイッチング素子とする電力変
換器では、IGBTがターンオフする際に生じるサージ
電圧のピーク値が、利用可能な直流側電圧の低下やスイ
ッチング損失の増加などの問題を引き起こす。このサー
ジ電圧を軽減するためには、以下のような対策が取り入
れられている。
【0004】(A)スイッチング速度を遅くする方式。
【0005】図12において、Rgはゲート抵抗と呼ば
れる抵抗で、この抵抗によってIGBTのスイッチング
速度を調整することができる。これは、IGBTのゲー
トがゲート容量を持ち、駆動するドライバからみるとコ
ンデンサ(ゲート容量Cg)としてみなせることによ
る。
【0006】よって、Rgを小さくしてやればコンデン
サCgの電荷を素早く出し入れできるためにスイッチン
グ速度は速くなり、逆にRgを大きくしてやると遅くな
る。サージ電圧は、IGBTが急速にターンオフするこ
とによって生じる電圧であるため、Rgを大きくしてや
ることによってスイッチング速度を遅くしてやれば低く
抑えられる。
【0007】(B)サージ電圧を吸収するスナバ回路を
設ける方式。
【0008】サージ電圧は、IGBT主回路の浮遊イン
ダクタンスに蓄えられたエネルギーによって発生する。
よって、このエネルギーをスナバ回路に吸収させてやれ
ば、サージ電圧を低く抑えることができる。具体的なス
ナバ(サージ吸収)回路としては図13に示すようなも
のがある。
【0009】
【発明が解決しようとする課題】上記2点の対策には以
下に示す問題がある。
【0010】(A)の問題点 スイッチング速度を遅くしてやるとサージ電圧は低下す
るが、スイッチングにかかる時間も長くなる。スイッチ
ング時間の増加は素子のターンオフ損失の増加につなが
るため、主に素子の冷却や電力変換効率に問題が生じ
る。よって、むやみにスイッチング速度を遅くすること
はできない。
【0011】(B)の問題点 スナバ回路が必要となる場合は、主回路構成が複雑にな
り、部品点数、工数の増加につながる。また、最近のI
GBTのスイッチング速度はかなり高速であるため、図
14に示すスナバ回路自体の持つ配線インダクタンス成
分が無視できず、スナバ回路に流れるべき電流(エネル
ギー)がスナバ回路を流れずにIGBTに流れることが
多く、スナバ回路の効果には限界がある。スナバ回路の
配線長を短くするのには限界があるため、この方式はI
GBTのように高速スイッチングが可能な素子の場合に
は効果が十分に発揮されない。
【0012】本発明の目的は、サージ電圧を抑制した上
でスイッチング遅れを最少に、さらにスイッチング損失
を軽減することができるスイッチング制御回路を提供す
ることにある。
【0013】
【課題を解決するための手段】本発明は、前記課題を解
決するために、スイッチング過程で電圧変化率を変化さ
せたパターン電圧でゲート電圧制御形スイッチング素子
をゲートドライブするものである。また、パターン電圧
としてスイッチング素子のターンオフ開始から電流遮断
が始まる直前までを高速にすることでスイッチング遅れ
を無くしたり、電流遮断が始まってサージ電圧が上昇し
ようとする期間を低速にすることでサージ電圧を抑制し
たり、電流遮断がある程度進んでサージ電圧が低下し始
めてからターンオフ終了までを高速にすることでスイッ
チング損失を軽減するようにしたもので、以下の構成を
特徴とする。
【0014】(第1の発明)ゲート電圧制御形スイッチ
ング素子にゲートドライブ電圧を印加してスイッチング
制御する回路であって、前記スイッチング素子のターン
オフ開始から終了までの期間内で電圧変化率を変化させ
たパターン電圧を発生するゲート電圧パターン発生器
と、前記パターン電圧に従って前記電圧制御形スイッチ
ング素子をターンオフ駆動するゲート電圧駆動アンプと
を備えたことを特徴とする。
【0015】(第2の発明)前記ゲート電圧パターン発
生器は、前記スイッチング素子のターンオフ開始から電
流遮断が始まる直前までの電圧変化を高速にするパター
ン部分と、電流遮断が始まってサージ電圧が上昇しよう
とする期間の電圧変化を低速にするパターン部分と、電
流遮断がある程度進んでサージ電圧が低下し始めてから
ターンオフ終了までの電圧変化を高速にするパターン部
分のうち、少なくとも2つのパターン部分を有してパタ
ーン電圧を発生する構成にしたことを特徴とする。
【0016】(第3の発明)前記ゲート電圧パターン発
生器は、前記パターン電圧のディジタルデータを時間コ
ントロールして発生するディジタルコントローラと、前
記ディジタルデータに従ってアナログパターン電圧を発
生するD/Aコンバータと、前記アナログパターン電圧
からパターン電圧波形の発生に必要な周波数成分以上の
高周波成分を除去するフィルタ回路とを備えたことを特
徴とする。
【0017】(第4の発明)前記スイッチング素子はゲ
ート電圧の変動を抑えるためにゲート・エミッタ間にコ
ンデンサを設け、前記ゲート電圧駆動アンプは電流駆動
能力を高めたコレクタ接地形に構成したことを特徴とす
る。
【0018】
【発明の実施の形態】本実施形態は、前記の図12に示
すように、ゲート電圧を単なるスイッチングによって制
御する従来のゲートドライバに代えて、スイッチング過
程を任意の電圧に制御できるゲートドライバとする。こ
のための回路構成を図1に示す。
【0019】このゲートドライバ構成は、ゲート電圧パ
ターンを発生させるゲート電圧パターン発生器Aと、ゲ
ート電圧で実際にIGBTをドライブするゲート電圧駆
動アンプBによって構成されている。ゲート信号が入力
されると、パターン発生器Aが適切なゲート電圧波形を
作成し、この電圧波形になるようアンプBがIGBTの
ゲート電圧を制御する。
【0020】IGBTは通常、飽和領域において動作さ
せるが、スイッチングの間は非飽和領域を通過する。タ
ーンオフ時のゲート電圧(Vg)とIGBTのコレクタ
・エミッタ間電圧(Vce)は一般的には図2のような
波形となる。
【0021】同図において、Vgが十分に高い間は飽和
領域となり、電流の遮断は進行しない。Vgが低下して
いき非飽和領域にはいると電流の遮断が始まり、Vce
が増加し始める。この時には、主回路側からの影響でV
gがさらに低下する場合もある。Vgがある程度低下す
ると電流の遮断が完了し、Vceは阻止電圧(通常の電
力変換器の場合、直流側の電圧)に戻る。ターンオン時
にはVgの増加に伴い、Vceが減少していくが、複雑
な波形にはならない。
【0022】ここで問題となるのが、スイッチング開始
時のVgの時間変化率である。従来のゲートドライバの
場合、ゲート抵抗を小さくして急速にVgを低下させた
場合、電流の遮断が急速に開始されるためにサージ電圧
が高くなる。同時に、スイッチングは高速になるので損
失は小さくなる。逆に、ゲート抵抗を大きくしてVgを
ゆっくりと低下させた場合は電流の遮断がある程度ゆる
やかになるためにサージ電圧は低くなる。しかし、スイ
ッチングは低速になるので損失が増加する。
【0023】これに対し、本実施形態のゲートドライバ
は、ゲート電圧Vgの電圧波形をパターン発生器によっ
て自由に制御し、その通りにVgを駆動してやることに
よって、Vgを急速に低下させて高速スイッチングかつ
低損失にしたり、Vgをゆっくり低下させて低速スイッ
チングかつ低サージ電圧にすることを可能とする。
【0024】このためのパターンとして、スイッチング
開始から電流遮断が始まる直前までを高速に、電流遮断
が始まってからしばらくの期間を低速に、電流遮断があ
る程度進んでサージ電圧が低下し始めてからスイッチン
グ終了までを高速にする。この時のVgのパターンは図
3のようなものになる。このスイッチングパターンによ
り、以下の作用効果を得る。
【0025】(1)スイッチング開始から電流遮断直前
までを高速にすることでスイッチング時間を短縮するこ
とができる。
【0026】(2)電流遮断が始まってからしばらくの
間はゆっくりとVgを駆動することでサージ電圧を抑制
することができる。
【0027】(3)サージ電圧の上昇が緩やかになって
きた段階、あるいはサージ電圧自体が低下し始めた段階
に到達した後、スイッチング終了まではVgを高速に駆
動することでこの期間のスイッチング損失を軽減するこ
とができる。
【0028】ここで、パターン部分(2)と(3)の間
の時間を変化させると、サージ電圧とスイッチング損失
の関係が変わってくる。実際にこのような駆動を行う1
200V−300A級IGBT用のゲートドライバを試
作し、一般的なドライバとサージ電圧−スイッチング損
失のトレードオフを測定した。結果を図4に示す。
【0029】これをみると、同じサージ電圧を許容した
場合には、本実施形態のゲートドライバはスイッチング
損失を低減でき、同じスイッチング損失を許容した場合
には、サージ電圧を低減できることが判る。
【0030】なお、各パターン部分(1)〜(3)は、
パターン部分(1)と(2)をもつパターン波形など、
サージ抑制などのゲートドライブ目的に応じて、少なく
とも2つのパターン部分をもつパターン波形とすること
もできる。
【0031】例えば、電力変換器と負荷の間が離れてい
る場合、それぞれを接続する電力ケーブルのリアクタン
ス成分や相間キャパシタンス成分によって、図5に示す
ように、負荷端でサージ電圧が生じる場合があるが、ゲ
ート電圧パターンをゆっくりスイッチングするパターン
にしてやることによってサージ電圧を抑え、負荷に必要
な耐圧を下げることができる。
【0032】また、電力変換器のスイッチング時の電圧
変化が急激で、これによるEMI障害が生じるような場
合に、ゲート電圧パターンをゆっくりスイッチングする
パターンにしてやることによって電圧変化率を抑え、不
要な輻射電磁波を少なくすることができる。
【0033】図6は、ゲート電圧パターン発生器の構成
を示す。素子のスイッチングは数マイクロ秒で完了する
ため、ゲート電圧パターン発生器は出力信号を高速に制
御可能でなくてはならない。また、スイッチング中にV
gパターンを正確にコントロールするために、時間精度
が高くなくてはならない。
【0034】そこで、ゲート電圧パターン発生器として
は、高速C−MOS形TTLを用いて構成した簡易D/
Aコンバータ1と、パターン電圧から高周波成分を除去
する抵抗とコンデンサ構成のCRフィルタ回路2を利用
し、このTTLに与えるディジタルパターンデータをデ
ィジタルコントローラ3によって制御する。
【0035】高速C−MOS形TTLの時間遅れは10
ナノ秒以下であるため、応答速度の点では全く問題な
い。また、ディジタルコントローラ3を駆動するクロッ
クとして一般的に用いられる水晶発振器4を適用するこ
とによって、時間精度も極めて高くできる。制御のパタ
ーンは、図3のような制御を考え、図7のようなパター
ンとした。
【0036】この構成において、ターンオン時には、タ
ーンオンサージ電圧が許容できる範囲の速度でVgを上
昇させ、高速にターンオンさせる。IGBTは、一般的
に電流の急峻な立ち上がりに対する耐量が大きい。ま
た、一般的に主回路の配線インダクタンスなどの影響に
よって電流増加が制限されるため、基本的にはゲートド
ライブアンプの性能限界まで高速化させるのが望まし
い。
【0037】ターンオフ時には、まず、期間Aでスイッ
チングが始まる直前の電圧までVgを急速に低下させ
る。この期間のVg変動は飽和領域内であるため、主回
路側の電圧、電流にはほとんど変化は生じない。次に、
期間Bでスイッチングが始まる電圧までVgを下げる。
この段階からターンオフが始まる。この期間Bでのゲー
ト電圧Vgはスイッチング素子のコレクタ電流に応じて
決定する。最後に、スイッチングがある程度進み、環流
ダイオードなどの効果でサージ電圧が下がり始めた期間
Cでは、急速にターンオフ時のVg保持電圧までVgを
下げる。
【0038】よって、D/Aコンバータ1が出力すべき
パターン電圧は3種類、調整すべき期間は2種類とな
る。このパターンになるようにD/Aコンバータ1のT
TL入力パターンを制御する。TTLの出力にはラダー
形に抵抗が接続されており、一般的なD/Aコンバータ
として動作するようになっている。
【0039】このD/Aコンバータ1の出力にはフィル
タ2が接続され、そのコンデンサにより出力電圧がなめ
らかに変化するようにする。このフィルタ回路2のカッ
トオフ周波数は低い方が波形がなめらかになるが、低す
ぎると出力電圧変化が遅くなり、急速な電圧変化が要求
される部分の制御ができなくなる。よって、ターンオン
時、期間A、期間Cの急速な電圧変化に対応できる範囲
でカットオフ周波数を低下させ、コンデンサの値を決定
する。すなわち、フィルタ回路2は、パターン電圧波形
の発生に必要な周波数成分以上の高周波成分を除去す
る。
【0040】D/Aコンバータ3には、+Vcc、中間
電圧、−Veeの3通りの電圧を作り出すディジタル信
号を入力する必要があるが、これはディジタルシーケン
ス回路によって生成する。順序回路を組み込んだPLD
(Programab1eLogicDevice)を
利用する。
【0041】図8は、ディジタルシーケンス回路のブロ
ック図を示す。PLDには2つのカウンタ3A,3Bを
組み込み、このカウンタで期間Aと、期間A+期間Bの
2つの時間をカウントする。パターン発生部3Cは、D
/Aコンバータが+Vcc,−Vee,中間電圧を発生
するためのパターンを設ける。
【0042】コントローラ3Dは、ターンオフスイッチ
ング指令入力直後にはパターン発生部3Cの−Veeの
パターンを選択するパターン切り替え信号を出力し、期
間Aをカウントするカウンタ3Aがアンダーフローした
段階、すなわち期間Aと期間Bの間で中間電圧に切り替
える信号を出力する。最後に、期間A+期間Bをカウン
トするカウンタ3Bがアンダーフローした段階、すなわ
ち期間Bと期間Cの間で−Veeに切り替えるパターン
を出力し、ターンオフを完了する。ターンオン指令入力
時には基本的には直ちに+Vccのパターンを選択する
信号を出力する。
【0043】中間電圧はターンオフがぎりぎり開始され
る付近に設定する。一般的なIGBTの場合、コレクタ
電流の大きさによって、飽和領域と非飽和領域の境界電
圧が変化し、同時にターンオフが開始されるゲート電圧
が変化する。よって、主回路の電流定格とIGBTの飽
和特性、フィルタ2のカットオフ周波数を考慮して中間
電圧を調整する。
【0044】なお、この例では出力電圧レベルが3レベ
ル、調整可能な期間が2種類であるが、ディジタルシー
ケンス回路を図9のように拡張し、選択可能な出力電圧
レベルを増やしたり、調整可能な期間の種類を増やした
りして、より一層細かい制御を行うことも可能である。
また、ターンオン時の波形調整を行うことも可能であ
る。
【0045】次に、D/Aコンバータのゲート電圧駆動
アンプの構成を説明する。ゲート電圧パターン発生器の
信号に応じて実際のVgを制御するためにアンプを用意
する。ゲート電圧パターンに追従できるのであれば、ど
のような構成を取ってもよい。ここでは、電流駆動能力
を高めるために図10のようなコレクタ接地形のトラン
ジスタアンプとした。
【0046】このアンプは、一般的なIGBTのゲート
電圧である+15Vから−10Vを対象としている。D
/Aコンバータの出力はTTLを利用しているために0
Vから5Vである。ここで、電圧ホロワー4Aで2.5
Vを仮想的に生成したグランド(Gnd)レベルとし、
このグランドレベルによりD/Aコンバータの出力は等
価的に±2.5Vとなる。これを非反転増幅器4Bで5
倍に増幅すると±12.5Vとなり、実際のグランドレ
ベルからみると+15Vから−10Vとなり、これをト
ランジスタ増幅回路4Cで増幅することにより、IGB
Tの一般的なゲート電圧に対応させることができる。
【0047】なお、IGBTなどの電圧制御形ゲートを
持つ素子では、ターンオフが始まると、よりターンオフ
が進む方向にVgが変動し、ターンオフが加速される場
合がある。スイッチング速度の高速化を狙う場合には特
に注意する必要はないが、サージ電圧低減を狙う場合に
はこの現象を抑えないとサージ電圧低減が実現できな
い。
【0048】そこで、図11に示すように、IGBTの
ゲートとエミッタの間に外付けコンデンサCを追加す
る。IGBTのゲートは容量性であり、ここに並列に外
部コンデンサCを加えてやると、ターンオフによるVg
の変動幅が小さくなる。アンプB側の出力インピーダン
スはそれがコレクタ接地形になるため十分小くすること
ができ、制御速度にはほとんど影響しない。よって、適
当な大きさのコンデンサCを加えることによって、制御
特性に影響を与えることなく、Vgの変動を抑え、意図
しないサージ電圧の発生を抑えることが可能となる。
【0049】
【発明の効果】以上のとおり、本発明によれば、スイッ
チング過程で電圧変化率を変化させたパターン電圧でゲ
ート電圧制御形スイッチング素子をゲートドライブする
ようにしたため、以下の効果がある。
【0050】(1)同じスイッチング速度又はスイッチ
ング損失であってもサージ電圧を低減することができ
る。
【0051】(2)同じサージ電圧であってもスイッチ
ング速度を速めたり、スイッチング損失を低減すること
ができる。
【0052】(3)ターンオン時のスイッチング速度を
自由に設定できるため、ターンオン速度を速めてターン
オン損失を低減することができる。
【0053】(4)ターンオフが始まるまでの時間を短
くすることによってスイッチング遅れを低減できる。
【0054】(5)前記(1)の利点を生かした場合、
サージ電圧低減方向にゲート電圧パターンを設定すれば
主回路のスナバ回路を大幅に削減(スナバレス化)でき
る可能性がある。また、サージ電圧が低減されればサー
ジ電圧に対する安全率を低く設定できるようになり、素
子の電圧利用率を高めることができる。また、高いサー
ジ電圧を許容する場合は、スイッチング損失を減少させ
る方向に設定することによって主回路損失を低減し、よ
り高いスイッチング周波数での動作を実現することがで
きる。
【0055】(6)ゲートドライバ自体はコストアップ
となるうえ、ゲート電圧保持コンデンサを利用した場合
にはゲートドライバ損失も増加する。しかし、ゲート回
路よりも桁違いに大型、高価な主回路に効果が現れるた
め、ゲートドライバ+主回路のトータル範囲でみると大
幅に有利となる。
【0056】(7)電力変換器と負荷の問が離れてお
り、その間を電力ケーブルによって接続する場合、スイ
ッチングによる電圧変化速度か速くなると、電力ケーブ
ルのリアクタンス成分や相間キャパシタンスの影響によ
って負荷端での電圧波形にサージが生じる場合がある
が、ゲート電圧パターン発生器のフィルタの周波数を下
げてスイッチング速度を遅くするゲート電圧パターンを
用意することによって、変換器出力のPWM電圧波形の
立ち上がり、立ち下がりの変化速度を抑えてやると、ス
イッチング損失は増加するもののサージ電圧を小さくす
ることができる。
【0057】(8)変換器のスイッチングによる電磁波
ノイズがEMIを発生させている場合に、スイッチング
速度を遅くするゲート電圧パターンを用意することによ
って、変換器出力PWM電圧波形の立ち上がり、立ち下
がりの変化速度を抑えてやると、スイッチング損失は増
加するもののスイッチング時の電圧変化率が小さくな
り、EMIを低減することができる。
【図面の簡単な説明】
【図1】本発明の実施形態を示すゲートドライバ構成。
【図2】一般的なIGBTのスイッチングパターン。
【図3】実施形態のスイッチングパターン。
【図4】実施形態におけるトレードオフの改善状況。
【図5】長距離ケーブルによるサージ電圧の発生状況。
【図6】実施形態におけるゲート電圧パターン発生回路
例。
【図7】実施形態におけるゲート駆動パターン。
【図8】実施形態におけるディジタルシーケンス回路の
ブロック図。
【図9】他の実施形態における他のディジタルシーケン
ス回路のブロック図。
【図10】実施形態におけるゲート電圧駆動アンプ回路
例。
【図11】実施形態におけるゲート電圧安定化のための
コンデンサ接続回路例。
【図12】従来のゲートドライバ構成。
【図13】代表的なスナバ回路。
【図14】スナバ回路自体の配線インダクタンス。
【符号の説明】
A…ゲート電圧パターン発生器 B…ゲート電圧駆動アンプ 1…D/Aコンバータ 2…CRフィルタ 3…ディジタルシーケンス回路 4…水晶発振器

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ゲート電圧制御形スイッチング素子にゲ
    ートドライブ電圧を印加してスイッチング制御する回路
    であって、 前記スイッチング素子のターンオフ開始から終了までの
    期間内で電圧変化率を変化させたパターン電圧を発生す
    るゲート電圧パターン発生器と、前記パターン電圧に従
    って前記電圧制御形スイッチング素子をターンオフ駆動
    するゲート電圧駆動アンプとを備えたことを特徴とする
    スイッチング制御回路。
  2. 【請求項2】 前記ゲート電圧パターン発生器は、前記
    スイッチング素子のターンオフ開始から電流遮断が始ま
    る直前までの電圧変化を高速にするパターン部分と、電
    流遮断が始まってサージ電圧が上昇しようとする期間の
    電圧変化を低速にするパターン部分と、電流遮断がある
    程度進んでサージ電圧が低下し始めてからターンオフ終
    了までの電圧変化を高速にするパターン部分のうち、少
    なくとも2つのパターン部分を有してパターン電圧を発
    生する構成にしたことを特徴とする請求項1に記載のス
    イッチング制御回路。
  3. 【請求項3】 前記ゲート電圧パターン発生器は、前記
    パターン電圧のディジタルデータを時間コントロールし
    て発生するディジタルコントローラと、前記ディジタル
    データに従ってアナログパターン電圧を発生するD/A
    コンバータと、前記アナログパターン電圧からパターン
    電圧波形の発生に必要な周波数成分以上の高周波成分を
    除去するフィルタ回路とを備えたことを特徴とする請求
    項1又は2に記載のスイッチング制御回路。
  4. 【請求項4】 前記スイッチング素子はゲート電圧の変
    動を抑えるためにゲート・エミッタ間にコンデンサを設
    け、前記ゲート電圧駆動アンプは電流駆動能力を高めた
    コレクタ接地形に構成したことを特徴とする請求項1乃
    至3のいずれか1に記載のスイッチング制御回路。
JP31789597A 1997-11-19 1997-11-19 スイッチング制御回路 Expired - Fee Related JP3692740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31789597A JP3692740B2 (ja) 1997-11-19 1997-11-19 スイッチング制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31789597A JP3692740B2 (ja) 1997-11-19 1997-11-19 スイッチング制御回路

Publications (2)

Publication Number Publication Date
JPH11150462A true JPH11150462A (ja) 1999-06-02
JP3692740B2 JP3692740B2 (ja) 2005-09-07

Family

ID=18093261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31789597A Expired - Fee Related JP3692740B2 (ja) 1997-11-19 1997-11-19 スイッチング制御回路

Country Status (1)

Country Link
JP (1) JP3692740B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031803A (ja) * 1998-07-15 2000-01-28 Meidensha Corp スイッチング制御回路
JP2002368192A (ja) * 2001-06-08 2002-12-20 Fuji Electric Co Ltd 半導体装置
JP2006197672A (ja) * 2005-01-11 2006-07-27 Toshiba Corp 電力変換装置
JP2010136089A (ja) * 2008-12-04 2010-06-17 Fuji Electric Systems Co Ltd Igbtのサージ電圧抑制回路
JP2013078258A (ja) * 2012-11-26 2013-04-25 Fuji Electric Co Ltd 半導体素子のゲート駆動方法
US9543928B2 (en) 2007-08-27 2017-01-10 Fuji Electric Co., Ltd. Gate driving circuit and method for driving semiconductor device
WO2023238293A1 (ja) * 2022-06-08 2023-12-14 三菱電機株式会社 空気調和機
WO2023238296A1 (ja) * 2022-06-08 2023-12-14 三菱電機株式会社 電力変換装置、モータ駆動装置及び冷凍サイクル適用機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6117878B2 (ja) 2015-09-02 2017-04-19 ファナック株式会社 過電流検出部を有するモータ駆動装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031803A (ja) * 1998-07-15 2000-01-28 Meidensha Corp スイッチング制御回路
JP2002368192A (ja) * 2001-06-08 2002-12-20 Fuji Electric Co Ltd 半導体装置
JP4715040B2 (ja) * 2001-06-08 2011-07-06 富士電機システムズ株式会社 半導体装置
JP2006197672A (ja) * 2005-01-11 2006-07-27 Toshiba Corp 電力変換装置
US9543928B2 (en) 2007-08-27 2017-01-10 Fuji Electric Co., Ltd. Gate driving circuit and method for driving semiconductor device
JP2010136089A (ja) * 2008-12-04 2010-06-17 Fuji Electric Systems Co Ltd Igbtのサージ電圧抑制回路
JP2013078258A (ja) * 2012-11-26 2013-04-25 Fuji Electric Co Ltd 半導体素子のゲート駆動方法
WO2023238293A1 (ja) * 2022-06-08 2023-12-14 三菱電機株式会社 空気調和機
WO2023238296A1 (ja) * 2022-06-08 2023-12-14 三菱電機株式会社 電力変換装置、モータ駆動装置及び冷凍サイクル適用機器

Also Published As

Publication number Publication date
JP3692740B2 (ja) 2005-09-07

Similar Documents

Publication Publication Date Title
JP4742828B2 (ja) 電圧駆動型スイッチング回路
EP1441441B1 (en) Gate driving circuit
JP3770008B2 (ja) 半導体電力変換装置
JP5289565B2 (ja) ゲート駆動回路
JP2018117457A (ja) パワー半導体モジュール
JP2009071956A (ja) ゲート駆動回路
JP2005269446A (ja) 電圧駆動型半導体素子用駆動回路
JP2009011049A (ja) ゲート駆動装置
JPH06291631A (ja) 電圧駆動形素子の駆動方法及びその回路
JP2006067795A (ja) ゲート指令装置、電動機指令機器及びターンオフ指令方法
JP3645220B2 (ja) パワーモジュール
JP4967568B2 (ja) 電圧駆動型素子のゲート駆動回路
JP3692740B2 (ja) スイッチング制御回路
JP5527353B2 (ja) ゲート駆動回路
JP3997905B2 (ja) 電圧駆動素子の駆動回路
WO2021161362A1 (ja) 半導体スイッチング素子駆動回路及び半導体装置
JPH07106934A (ja) 半導体デバイスの過電流時のターンオフ回路装置
JP2000134075A (ja) スイッチ装置
JP2793946B2 (ja) 電力用スイッチング装置
JP2017220861A (ja) ゲート駆動回路
JPH05161343A (ja) Mosゲートトランジスタの駆動回路
JP2000324801A (ja) 電圧制御形半導体素子の駆動回路
JP2003284319A (ja) 駆動回路
JP6847641B2 (ja) ゲート駆動回路
JP2002135097A (ja) 半導体装置および半導体装置モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130701

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees