JPH11150462A - スイッチング制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 電圧制御形スイッチング素子を正電源電圧と
負電源電圧の２種類の電圧でゲート抵抗を通してゲート
電圧を制御するのでは、サージ電圧の増大やスイッチン
グ損失の増大、スイッチング速度の低下になる。 【解決手段】 ゲート電圧パターン発生器Ａは、スイッ
チング素子ＩＧＢＴのターンオフ開始から終了までの期
間内で電圧変化率を変化させたパターン電圧を発生し、
このパターン電圧に従ってゲート電圧駆動アンプＢがス
イッチング素子をターンオフ駆動する。このパターン電
圧は、ターンオフ開始から電流遮断が始まる直前までを
高速にする部分と、電流遮断が始まってサージ電圧が上
昇しようとする期間を低速にする部分と、電流遮断があ
る程度進んでサージ電圧が低下し始めてからターンオフ
終了までを高速にする部分の少なくとも２つの部分を持
つ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＧＢＴなどのゲ
ート電圧制御形スイッチング素子のスイッチング制御回
路に関する。

【０００２】

【従来の技術】ＩＧＢＴなどのゲート電圧制御形スイッ
チング素子（以後、ＩＧＢＴを例とする）をゲートドラ
イブするには、従来のゲートドライバは図１２のような
回路になっており、正電源電圧（Ｖｃｃ）、負電源電圧
（−Ｖｅｅ）の２種類の電圧を抵抗Ｒｇを通してゲート
に接続し、ゲート電圧を制御するようになっている。タ
ーンオン時にはＶｃｃで、ターンオフ時には−Ｖｅｅで
ゲートを駆動するようになっており、Ｖｃｃから−Ｖｅ
ｅの間の中間的な電圧で駆動することはない。

【０００３】ＩＧＢＴをスイッチング素子とする電力変
換器では、ＩＧＢＴがターンオフする際に生じるサージ
電圧のピーク値が、利用可能な直流側電圧の低下やスイ
ッチング損失の増加などの問題を引き起こす。このサー
ジ電圧を軽減するためには、以下のような対策が取り入
れられている。

【０００４】（Ａ）スイッチング速度を遅くする方式。

【０００５】図１２において、Ｒｇはゲート抵抗と呼ば
れる抵抗で、この抵抗によってＩＧＢＴのスイッチング
速度を調整することができる。これは、ＩＧＢＴのゲー
トがゲート容量を持ち、駆動するドライバからみるとコ
ンデンサ（ゲート容量Ｃｇ）としてみなせることによ
る。

【０００６】よって、Ｒｇを小さくしてやればコンデン
サＣｇの電荷を素早く出し入れできるためにスイッチン
グ速度は速くなり、逆にＲｇを大きくしてやると遅くな
る。サージ電圧は、ＩＧＢＴが急速にターンオフするこ
とによって生じる電圧であるため、Ｒｇを大きくしてや
ることによってスイッチング速度を遅くしてやれば低く
抑えられる。

【０００７】（Ｂ）サージ電圧を吸収するスナバ回路を
設ける方式。

【０００８】サージ電圧は、ＩＧＢＴ主回路の浮遊イン
ダクタンスに蓄えられたエネルギーによって発生する。
よって、このエネルギーをスナバ回路に吸収させてやれ
ば、サージ電圧を低く抑えることができる。具体的なス
ナバ（サージ吸収）回路としては図１３に示すようなも
のがある。

【０００９】

【発明が解決しようとする課題】上記２点の対策には以
下に示す問題がある。

【００１０】（Ａ）の問題点 スイッチング速度を遅くしてやるとサージ電圧は低下す
るが、スイッチングにかかる時間も長くなる。スイッチ
ング時間の増加は素子のターンオフ損失の増加につなが
るため、主に素子の冷却や電力変換効率に問題が生じ
る。よって、むやみにスイッチング速度を遅くすること
はできない。

【００１１】（Ｂ）の問題点 スナバ回路が必要となる場合は、主回路構成が複雑にな
り、部品点数、工数の増加につながる。また、最近のＩ
ＧＢＴのスイッチング速度はかなり高速であるため、図
１４に示すスナバ回路自体の持つ配線インダクタンス成
分が無視できず、スナバ回路に流れるべき電流（エネル
ギー）がスナバ回路を流れずにＩＧＢＴに流れることが
多く、スナバ回路の効果には限界がある。スナバ回路の
配線長を短くするのには限界があるため、この方式はＩ
ＧＢＴのように高速スイッチングが可能な素子の場合に
は効果が十分に発揮されない。

【００１２】本発明の目的は、サージ電圧を抑制した上
でスイッチング遅れを最少に、さらにスイッチング損失
を軽減することができるスイッチング制御回路を提供す
ることにある。

【００１３】

【課題を解決するための手段】本発明は、前記課題を解
決するために、スイッチング過程で電圧変化率を変化さ
せたパターン電圧でゲート電圧制御形スイッチング素子
をゲートドライブするものである。また、パターン電圧
としてスイッチング素子のターンオフ開始から電流遮断
が始まる直前までを高速にすることでスイッチング遅れ
を無くしたり、電流遮断が始まってサージ電圧が上昇し
ようとする期間を低速にすることでサージ電圧を抑制し
たり、電流遮断がある程度進んでサージ電圧が低下し始
めてからターンオフ終了までを高速にすることでスイッ
チング損失を軽減するようにしたもので、以下の構成を
特徴とする。

【００１４】（第１の発明）ゲート電圧制御形スイッチ
ング素子にゲートドライブ電圧を印加してスイッチング
制御する回路であって、前記スイッチング素子のターン
オフ開始から終了までの期間内で電圧変化率を変化させ
たパターン電圧を発生するゲート電圧パターン発生器
と、前記パターン電圧に従って前記電圧制御形スイッチ
ング素子をターンオフ駆動するゲート電圧駆動アンプと
を備えたことを特徴とする。

【００１５】（第２の発明）前記ゲート電圧パターン発
生器は、前記スイッチング素子のターンオフ開始から電
流遮断が始まる直前までの電圧変化を高速にするパター
ン部分と、電流遮断が始まってサージ電圧が上昇しよう
とする期間の電圧変化を低速にするパターン部分と、電
流遮断がある程度進んでサージ電圧が低下し始めてから
ターンオフ終了までの電圧変化を高速にするパターン部
分のうち、少なくとも２つのパターン部分を有してパタ
ーン電圧を発生する構成にしたことを特徴とする。

【００１６】（第３の発明）前記ゲート電圧パターン発
生器は、前記パターン電圧のディジタルデータを時間コ
ントロールして発生するディジタルコントローラと、前
記ディジタルデータに従ってアナログパターン電圧を発
生するＤ／Ａコンバータと、前記アナログパターン電圧
からパターン電圧波形の発生に必要な周波数成分以上の
高周波成分を除去するフィルタ回路とを備えたことを特
徴とする。

【００１７】（第４の発明）前記スイッチング素子はゲ
ート電圧の変動を抑えるためにゲート・エミッタ間にコ
ンデンサを設け、前記ゲート電圧駆動アンプは電流駆動
能力を高めたコレクタ接地形に構成したことを特徴とす
る。

【００１８】

【発明の実施の形態】本実施形態は、前記の図１２に示
すように、ゲート電圧を単なるスイッチングによって制
御する従来のゲートドライバに代えて、スイッチング過
程を任意の電圧に制御できるゲートドライバとする。こ
のための回路構成を図１に示す。

【００１９】このゲートドライバ構成は、ゲート電圧パ
ターンを発生させるゲート電圧パターン発生器Ａと、ゲ
ート電圧で実際にＩＧＢＴをドライブするゲート電圧駆
動アンプＢによって構成されている。ゲート信号が入力
されると、パターン発生器Ａが適切なゲート電圧波形を
作成し、この電圧波形になるようアンプＢがＩＧＢＴの
ゲート電圧を制御する。

【００２０】ＩＧＢＴは通常、飽和領域において動作さ
せるが、スイッチングの間は非飽和領域を通過する。タ
ーンオフ時のゲート電圧（Ｖｇ）とＩＧＢＴのコレクタ
・エミッタ間電圧（Ｖｃｅ）は一般的には図２のような
波形となる。

【００２１】同図において、Ｖｇが十分に高い間は飽和
領域となり、電流の遮断は進行しない。Ｖｇが低下して
いき非飽和領域にはいると電流の遮断が始まり、Ｖｃｅ
が増加し始める。この時には、主回路側からの影響でＶ
ｇがさらに低下する場合もある。Ｖｇがある程度低下す
ると電流の遮断が完了し、Ｖｃｅは阻止電圧（通常の電
力変換器の場合、直流側の電圧）に戻る。ターンオン時
にはＶｇの増加に伴い、Ｖｃｅが減少していくが、複雑
な波形にはならない。

【００２２】ここで問題となるのが、スイッチング開始
時のＶｇの時間変化率である。従来のゲートドライバの
場合、ゲート抵抗を小さくして急速にＶｇを低下させた
場合、電流の遮断が急速に開始されるためにサージ電圧
が高くなる。同時に、スイッチングは高速になるので損
失は小さくなる。逆に、ゲート抵抗を大きくしてＶｇを
ゆっくりと低下させた場合は電流の遮断がある程度ゆる
やかになるためにサージ電圧は低くなる。しかし、スイ
ッチングは低速になるので損失が増加する。

【００２３】これに対し、本実施形態のゲートドライバ
は、ゲート電圧Ｖｇの電圧波形をパターン発生器によっ
て自由に制御し、その通りにＶｇを駆動してやることに
よって、Ｖｇを急速に低下させて高速スイッチングかつ
低損失にしたり、Ｖｇをゆっくり低下させて低速スイッ
チングかつ低サージ電圧にすることを可能とする。

【００２４】このためのパターンとして、スイッチング
開始から電流遮断が始まる直前までを高速に、電流遮断
が始まってからしばらくの期間を低速に、電流遮断があ
る程度進んでサージ電圧が低下し始めてからスイッチン
グ終了までを高速にする。この時のＶｇのパターンは図
３のようなものになる。このスイッチングパターンによ
り、以下の作用効果を得る。

【００２５】（１）スイッチング開始から電流遮断直前
までを高速にすることでスイッチング時間を短縮するこ
とができる。

【００２６】（２）電流遮断が始まってからしばらくの
間はゆっくりとＶｇを駆動することでサージ電圧を抑制
することができる。

【００２７】（３）サージ電圧の上昇が緩やかになって
きた段階、あるいはサージ電圧自体が低下し始めた段階
に到達した後、スイッチング終了まではＶｇを高速に駆
動することでこの期間のスイッチング損失を軽減するこ
とができる。

【００２８】ここで、パターン部分（２）と（３）の間
の時間を変化させると、サージ電圧とスイッチング損失
の関係が変わってくる。実際にこのような駆動を行う１
２００Ｖ−３００Ａ級ＩＧＢＴ用のゲートドライバを試
作し、一般的なドライバとサージ電圧−スイッチング損
失のトレードオフを測定した。結果を図４に示す。

【００２９】これをみると、同じサージ電圧を許容した
場合には、本実施形態のゲートドライバはスイッチング
損失を低減でき、同じスイッチング損失を許容した場合
には、サージ電圧を低減できることが判る。

【００３０】なお、各パターン部分（１）〜（３）は、
パターン部分（１）と（２）をもつパターン波形など、
サージ抑制などのゲートドライブ目的に応じて、少なく
とも２つのパターン部分をもつパターン波形とすること
もできる。

【００３１】例えば、電力変換器と負荷の間が離れてい
る場合、それぞれを接続する電力ケーブルのリアクタン
ス成分や相間キャパシタンス成分によって、図５に示す
ように、負荷端でサージ電圧が生じる場合があるが、ゲ
ート電圧パターンをゆっくりスイッチングするパターン
にしてやることによってサージ電圧を抑え、負荷に必要
な耐圧を下げることができる。

【００３２】また、電力変換器のスイッチング時の電圧
変化が急激で、これによるＥＭＩ障害が生じるような場
合に、ゲート電圧パターンをゆっくりスイッチングする
パターンにしてやることによって電圧変化率を抑え、不
要な輻射電磁波を少なくすることができる。

【００３３】図６は、ゲート電圧パターン発生器の構成
を示す。素子のスイッチングは数マイクロ秒で完了する
ため、ゲート電圧パターン発生器は出力信号を高速に制
御可能でなくてはならない。また、スイッチング中にＶ
ｇパターンを正確にコントロールするために、時間精度
が高くなくてはならない。

【００３４】そこで、ゲート電圧パターン発生器として
は、高速Ｃ−ＭＯＳ形ＴＴＬを用いて構成した簡易Ｄ／
Ａコンバータ１と、パターン電圧から高周波成分を除去
する抵抗とコンデンサ構成のＣＲフィルタ回路２を利用
し、このＴＴＬに与えるディジタルパターンデータをデ
ィジタルコントローラ３によって制御する。

【００３５】高速Ｃ−ＭＯＳ形ＴＴＬの時間遅れは１０
ナノ秒以下であるため、応答速度の点では全く問題な
い。また、ディジタルコントローラ３を駆動するクロッ
クとして一般的に用いられる水晶発振器４を適用するこ
とによって、時間精度も極めて高くできる。制御のパタ
ーンは、図３のような制御を考え、図７のようなパター
ンとした。

【００３６】この構成において、ターンオン時には、タ
ーンオンサージ電圧が許容できる範囲の速度でＶｇを上
昇させ、高速にターンオンさせる。ＩＧＢＴは、一般的
に電流の急峻な立ち上がりに対する耐量が大きい。ま
た、一般的に主回路の配線インダクタンスなどの影響に
よって電流増加が制限されるため、基本的にはゲートド
ライブアンプの性能限界まで高速化させるのが望まし
い。

【００３７】ターンオフ時には、まず、期間Ａでスイッ
チングが始まる直前の電圧までＶｇを急速に低下させ
る。この期間のＶｇ変動は飽和領域内であるため、主回
路側の電圧、電流にはほとんど変化は生じない。次に、
期間Ｂでスイッチングが始まる電圧までＶｇを下げる。
この段階からターンオフが始まる。この期間Ｂでのゲー
ト電圧Ｖｇはスイッチング素子のコレクタ電流に応じて
決定する。最後に、スイッチングがある程度進み、環流
ダイオードなどの効果でサージ電圧が下がり始めた期間
Ｃでは、急速にターンオフ時のＶｇ保持電圧までＶｇを
下げる。

【００３８】よって、Ｄ／Ａコンバータ１が出力すべき
パターン電圧は３種類、調整すべき期間は２種類とな
る。このパターンになるようにＤ／Ａコンバータ１のＴ
ＴＬ入力パターンを制御する。ＴＴＬの出力にはラダー
形に抵抗が接続されており、一般的なＤ／Ａコンバータ
として動作するようになっている。

【００３９】このＤ／Ａコンバータ１の出力にはフィル
タ２が接続され、そのコンデンサにより出力電圧がなめ
らかに変化するようにする。このフィルタ回路２のカッ
トオフ周波数は低い方が波形がなめらかになるが、低す
ぎると出力電圧変化が遅くなり、急速な電圧変化が要求
される部分の制御ができなくなる。よって、ターンオン
時、期間Ａ、期間Ｃの急速な電圧変化に対応できる範囲
でカットオフ周波数を低下させ、コンデンサの値を決定
する。すなわち、フィルタ回路２は、パターン電圧波形
の発生に必要な周波数成分以上の高周波成分を除去す
る。

【００４０】Ｄ／Ａコンバータ３には、＋Ｖｃｃ、中間
電圧、−Ｖｅｅの３通りの電圧を作り出すディジタル信
号を入力する必要があるが、これはディジタルシーケン
ス回路によって生成する。順序回路を組み込んだＰＬＤ
（Ｐｒｏｇｒａｍａｂ１ｅＬｏｇｉｃＤｅｖｉｃｅ）を
利用する。

【００４１】図８は、ディジタルシーケンス回路のブロ
ック図を示す。ＰＬＤには２つのカウンタ３Ａ，３Ｂを
組み込み、このカウンタで期間Ａと、期間Ａ＋期間Ｂの
２つの時間をカウントする。パターン発生部３Ｃは、Ｄ
／Ａコンバータが＋Ｖｃｃ，−Ｖｅｅ，中間電圧を発生
するためのパターンを設ける。

【００４２】コントローラ３Ｄは、ターンオフスイッチ
ング指令入力直後にはパターン発生部３Ｃの−Ｖｅｅの
パターンを選択するパターン切り替え信号を出力し、期
間Ａをカウントするカウンタ３Ａがアンダーフローした
段階、すなわち期間Ａと期間Ｂの間で中間電圧に切り替
える信号を出力する。最後に、期間Ａ＋期間Ｂをカウン
トするカウンタ３Ｂがアンダーフローした段階、すなわ
ち期間Ｂと期間Ｃの間で−Ｖｅｅに切り替えるパターン
を出力し、ターンオフを完了する。ターンオン指令入力
時には基本的には直ちに＋Ｖｃｃのパターンを選択する
信号を出力する。

【００４３】中間電圧はターンオフがぎりぎり開始され
る付近に設定する。一般的なＩＧＢＴの場合、コレクタ
電流の大きさによって、飽和領域と非飽和領域の境界電
圧が変化し、同時にターンオフが開始されるゲート電圧
が変化する。よって、主回路の電流定格とＩＧＢＴの飽
和特性、フィルタ２のカットオフ周波数を考慮して中間
電圧を調整する。

【００４４】なお、この例では出力電圧レベルが３レベ
ル、調整可能な期間が２種類であるが、ディジタルシー
ケンス回路を図９のように拡張し、選択可能な出力電圧
レベルを増やしたり、調整可能な期間の種類を増やした
りして、より一層細かい制御を行うことも可能である。
また、ターンオン時の波形調整を行うことも可能であ
る。

【００４５】次に、Ｄ／Ａコンバータのゲート電圧駆動
アンプの構成を説明する。ゲート電圧パターン発生器の
信号に応じて実際のＶｇを制御するためにアンプを用意
する。ゲート電圧パターンに追従できるのであれば、ど
のような構成を取ってもよい。ここでは、電流駆動能力
を高めるために図１０のようなコレクタ接地形のトラン
ジスタアンプとした。

【００４６】このアンプは、一般的なＩＧＢＴのゲート
電圧である＋１５Ｖから−１０Ｖを対象としている。Ｄ
／Ａコンバータの出力はＴＴＬを利用しているために０
Ｖから５Ｖである。ここで、電圧ホロワー４Ａで２.５
Ｖを仮想的に生成したグランド（Ｇｎｄ）レベルとし、
このグランドレベルによりＤ／Ａコンバータの出力は等
価的に±２.５Ｖとなる。これを非反転増幅器４Ｂで５
倍に増幅すると±１２.５Ｖとなり、実際のグランドレ
ベルからみると＋１５Ｖから−１０Ｖとなり、これをト
ランジスタ増幅回路４Ｃで増幅することにより、ＩＧＢ
Ｔの一般的なゲート電圧に対応させることができる。

【００４７】なお、ＩＧＢＴなどの電圧制御形ゲートを
持つ素子では、ターンオフが始まると、よりターンオフ
が進む方向にＶｇが変動し、ターンオフが加速される場
合がある。スイッチング速度の高速化を狙う場合には特
に注意する必要はないが、サージ電圧低減を狙う場合に
はこの現象を抑えないとサージ電圧低減が実現できな
い。

【００４８】そこで、図１１に示すように、ＩＧＢＴの
ゲートとエミッタの間に外付けコンデンサＣを追加す
る。ＩＧＢＴのゲートは容量性であり、ここに並列に外
部コンデンサＣを加えてやると、ターンオフによるＶｇ
の変動幅が小さくなる。アンプＢ側の出力インピーダン
スはそれがコレクタ接地形になるため十分小くすること
ができ、制御速度にはほとんど影響しない。よって、適
当な大きさのコンデンサＣを加えることによって、制御
特性に影響を与えることなく、Ｖｇの変動を抑え、意図
しないサージ電圧の発生を抑えることが可能となる。

【００４９】

【発明の効果】以上のとおり、本発明によれば、スイッ
チング過程で電圧変化率を変化させたパターン電圧でゲ
ート電圧制御形スイッチング素子をゲートドライブする
ようにしたため、以下の効果がある。

【００５０】（１）同じスイッチング速度又はスイッチ
ング損失であってもサージ電圧を低減することができ
る。

【００５１】（２）同じサージ電圧であってもスイッチ
ング速度を速めたり、スイッチング損失を低減すること
ができる。

【００５２】（３）ターンオン時のスイッチング速度を
自由に設定できるため、ターンオン速度を速めてターン
オン損失を低減することができる。

【００５３】（４）ターンオフが始まるまでの時間を短
くすることによってスイッチング遅れを低減できる。

【００５４】（５）前記（１）の利点を生かした場合、
サージ電圧低減方向にゲート電圧パターンを設定すれば
主回路のスナバ回路を大幅に削減（スナバレス化）でき
る可能性がある。また、サージ電圧が低減されればサー
ジ電圧に対する安全率を低く設定できるようになり、素
子の電圧利用率を高めることができる。また、高いサー
ジ電圧を許容する場合は、スイッチング損失を減少させ
る方向に設定することによって主回路損失を低減し、よ
り高いスイッチング周波数での動作を実現することがで
きる。

【００５５】（６）ゲートドライバ自体はコストアップ
となるうえ、ゲート電圧保持コンデンサを利用した場合
にはゲートドライバ損失も増加する。しかし、ゲート回
路よりも桁違いに大型、高価な主回路に効果が現れるた
め、ゲートドライバ＋主回路のトータル範囲でみると大
幅に有利となる。

【００５６】（７）電力変換器と負荷の問が離れてお
り、その間を電力ケーブルによって接続する場合、スイ
ッチングによる電圧変化速度か速くなると、電力ケーブ
ルのリアクタンス成分や相間キャパシタンスの影響によ
って負荷端での電圧波形にサージが生じる場合がある
が、ゲート電圧パターン発生器のフィルタの周波数を下
げてスイッチング速度を遅くするゲート電圧パターンを
用意することによって、変換器出力のＰＷＭ電圧波形の
立ち上がり、立ち下がりの変化速度を抑えてやると、ス
イッチング損失は増加するもののサージ電圧を小さくす
ることができる。

【００５７】（８）変換器のスイッチングによる電磁波
ノイズがＥＭＩを発生させている場合に、スイッチング
速度を遅くするゲート電圧パターンを用意することによ
って、変換器出力ＰＷＭ電圧波形の立ち上がり、立ち下
がりの変化速度を抑えてやると、スイッチング損失は増
加するもののスイッチング時の電圧変化率が小さくな
り、ＥＭＩを低減することができる。

【図面の簡単な説明】

【図１】本発明の実施形態を示すゲートドライバ構成。

【図２】一般的なＩＧＢＴのスイッチングパターン。

【図３】実施形態のスイッチングパターン。

【図４】実施形態におけるトレードオフの改善状況。

【図５】長距離ケーブルによるサージ電圧の発生状況。

【図６】実施形態におけるゲート電圧パターン発生回路
例。

【図７】実施形態におけるゲート駆動パターン。

【図８】実施形態におけるディジタルシーケンス回路の
ブロック図。

【図９】他の実施形態における他のディジタルシーケン
ス回路のブロック図。

【図１０】実施形態におけるゲート電圧駆動アンプ回路
例。

【図１１】実施形態におけるゲート電圧安定化のための
コンデンサ接続回路例。

【図１２】従来のゲートドライバ構成。

【図１３】代表的なスナバ回路。

【図１４】スナバ回路自体の配線インダクタンス。

【符号の説明】

Ａ…ゲート電圧パターン発生器 Ｂ…ゲート電圧駆動アンプ １…Ｄ／Ａコンバータ ２…ＣＲフィルタ ３…ディジタルシーケンス回路 ４…水晶発振器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ゲート電圧制御形スイッチング素子にゲ
   ートドライブ電圧を印加してスイッチング制御する回路
   であって、 前記スイッチング素子のターンオフ開始から終了までの
   期間内で電圧変化率を変化させたパターン電圧を発生す
   るゲート電圧パターン発生器と、前記パターン電圧に従
   って前記電圧制御形スイッチング素子をターンオフ駆動
   するゲート電圧駆動アンプとを備えたことを特徴とする
   スイッチング制御回路。
2. 【請求項２】 前記ゲート電圧パターン発生器は、前記
   スイッチング素子のターンオフ開始から電流遮断が始ま
   る直前までの電圧変化を高速にするパターン部分と、電
   流遮断が始まってサージ電圧が上昇しようとする期間の
   電圧変化を低速にするパターン部分と、電流遮断がある
   程度進んでサージ電圧が低下し始めてからターンオフ終
   了までの電圧変化を高速にするパターン部分のうち、少
   なくとも２つのパターン部分を有してパターン電圧を発
   生する構成にしたことを特徴とする請求項１に記載のス
   イッチング制御回路。
3. 【請求項３】 前記ゲート電圧パターン発生器は、前記
   パターン電圧のディジタルデータを時間コントロールし
   て発生するディジタルコントローラと、前記ディジタル
   データに従ってアナログパターン電圧を発生するＤ／Ａ
   コンバータと、前記アナログパターン電圧からパターン
   電圧波形の発生に必要な周波数成分以上の高周波成分を
   除去するフィルタ回路とを備えたことを特徴とする請求
   項１又は２に記載のスイッチング制御回路。
4. 【請求項４】 前記スイッチング素子はゲート電圧の変
   動を抑えるためにゲート・エミッタ間にコンデンサを設
   け、前記ゲート電圧駆動アンプは電流駆動能力を高めた
   コレクタ接地形に構成したことを特徴とする請求項１乃
   至３のいずれか１に記載のスイッチング制御回路。