JP3692740B2

JP3692740B2 - スイッチング制御回路

Info

Publication number: JP3692740B2
Application number: JP31789597A
Authority: JP
Inventors: 昌文市原
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 1997-11-19
Filing date: 1997-11-19
Publication date: 2005-09-07
Anticipated expiration: 2017-11-19
Also published as: JPH11150462A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＧＢＴなどのゲート電圧制御形スイッチング素子のスイッチング制御回路に関する。
【０００２】
【従来の技術】
ＩＧＢＴなどのゲート電圧制御形スイッチング素子（以後、ＩＧＢＴを例とする）をゲートドライブするには、従来のゲートドライバは図１２のような回路になっており、正電源電圧（Ｖｃｃ）、負電源電圧（−Ｖｅｅ）の２種類の電圧を抵抗Ｒｇを通してゲートに接続し、ゲート電圧を制御するようになっている。ターンオン時にはＶｃｃで、ターンオフ時には−Ｖｅｅでゲートを駆動するようになっており、Ｖｃｃから−Ｖｅｅの間の中間的な電圧で駆動することはない。
【０００３】
ＩＧＢＴをスイッチング素子とする電力変換器では、ＩＧＢＴがターンオフする際に生じるサージ電圧のピーク値が、利用可能な直流側電圧の低下やスイッチング損失の増加などの問題を引き起こす。このサージ電圧を軽減するためには、以下のような対策が取り入れられている。
【０００４】
（Ａ）スイッチング速度を遅くする方式。
【０００５】
図１２において、Ｒｇはゲート抵抗と呼ばれる抵抗で、この抵抗によってＩＧＢＴのスイッチング速度を調整することができる。これは、ＩＧＢＴのゲートがゲート容量を持ち、駆動するドライバからみるとコンデンサ（ゲート容量Ｃｇ）としてみなせることによる。
【０００６】
よって、Ｒｇを小さくしてやればコンデンサＣｇの電荷を素早く出し入れできるためにスイッチング速度は速くなり、逆にＲｇを大きくしてやると遅くなる。サージ電圧は、ＩＧＢＴが急速にターンオフすることによって生じる電圧であるため、Ｒｇを大きくしてやることによってスイッチング速度を遅くしてやれば低く抑えられる。
【０００７】
（Ｂ）サージ電圧を吸収するスナバ回路を設ける方式。
【０００８】
サージ電圧は、ＩＧＢＴ主回路の浮遊インダクタンスに蓄えられたエネルギーによって発生する。よって、このエネルギーをスナバ回路に吸収させてやれば、サージ電圧を低く抑えることができる。具体的なスナバ（サージ吸収）回路としては図１３に示すようなものがある。
【０００９】
【発明が解決しようとする課題】
上記２点の対策には以下に示す問題がある。
【００１０】
（Ａ）の問題点
スイッチング速度を遅くしてやるとサージ電圧は低下するが、スイッチングにかかる時間も長くなる。スイッチング時間の増加は素子のターンオフ損失の増加につながるため、主に素子の冷却や電力変換効率に問題が生じる。よって、むやみにスイッチング速度を遅くすることはできない。
【００１１】
（Ｂ）の問題点
スナバ回路が必要となる場合は、主回路構成が複雑になり、部品点数、工数の増加につながる。また、最近のＩＧＢＴのスイッチング速度はかなり高速であるため、図１４に示すスナバ回路自体の持つ配線インダクタンス成分が無視できず、スナバ回路に流れるべき電流（エネルギー）がスナバ回路を流れずにＩＧＢＴに流れることが多く、スナバ回路の効果には限界がある。スナバ回路の配線長を短くするのには限界があるため、この方式はＩＧＢＴのように高速スイッチングが可能な素子の場合には効果が十分に発揮されない。
【００１２】
本発明の目的は、サージ電圧を抑制した上でスイッチング遅れを最少に、さらにスイッチング損失を軽減することができるスイッチング制御回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、前記課題を解決するために、スイッチング過程で電圧変化率を変化させたパターン電圧でゲート電圧制御形スイッチング素子をゲートドライブするものである。また、パターン電圧としてスイッチング素子のターンオフ開始から電流遮断が始まる直前までを高速にすることでスイッチング遅れを無くしたり、電流遮断が始まってサージ電圧が上昇しようとする期間を低速にすることでサージ電圧を抑制したり、電流遮断がある程度進んでサージ電圧が低下し始めてからターンオフ終了までを高速にすることでスイッチング損失を軽減するようにしたもので、以下の構成を特徴とする。
【００１４】
（第１の発明）
ゲート電圧制御形スイッチング素子にゲートドライブ電圧を印加してスイッチング制御する回路であって、
前記スイッチング素子のターンオフ開始から終了までの期間内に電圧変化率を変化させたパターン電圧を発生するゲート電圧パターン発生器と、前記パターン電圧に従って前記スイッチング素子をターンオフ駆動するゲート電圧駆動アンプとを備え、
前記ゲート電圧パターン発生器は、前記スイッチング素子のターンオフ開始から電流遮断が始まる直前までのゲートドライブ電圧の変化を高速にするパターン部分と、電流遮断が始まってサージ電圧が上昇しようとする期間のゲートドライブ電圧の変化を低速にするパターン部分と、電流遮断が進んでサージ電圧が低下し始めてからターンオフ終了までのゲートドライブ電圧の変化を高速にするパターン部分のうち、少なくとも２つのパターン部分を有してパターン電圧を発生する構成にしたことを特徴とする。
【００１６】
（第２の発明）
前記ゲート電圧パターン発生器は、前記パターン電圧のディジタルデータを時間コントロールして発生するディジタルコントローラと、前記ディジタルデータに従ってアナログパターン電圧を発生するＤ／Ａコンバータと、前記アナログパターン電圧からパターン電圧波形の発生に必要な周波数成分以上の高周波成分を除去するフィルタ回路とを備えたことを特徴とする。
【００１７】
（第３の発明）
前記スイッチング素子はゲート電圧の変動を抑えるためにゲート・エミッタ間にコンデンサを設け、前記ゲート電圧駆動アンプは電流駆動能力を高めたコレクタ接地形に構成したことを特徴とする。
【００１８】
【発明の実施の形態】
本実施形態は、前記の図１２に示すように、ゲート電圧を単なるスイッチングによって制御する従来のゲートドライバに代えて、スイッチング過程を任意の電圧に制御できるゲートドライバとする。このための回路構成を図１に示す。
【００１９】
このゲートドライバ構成は、ゲート電圧パターンを発生させるゲート電圧パターン発生器Ａと、ゲート電圧で実際にＩＧＢＴをドライブするゲート電圧駆動アンプＢによって構成されている。ゲート信号が入力されると、パターン発生器Ａが適切なゲート電圧波形を作成し、この電圧波形になるようアンプＢがＩＧＢＴのゲート電圧を制御する。
【００２０】
ＩＧＢＴは通常、飽和領域において動作させるが、スイッチングの間は非飽和領域を通過する。ターンオフ時のゲート電圧（Ｖｇ）とＩＧＢＴのコレクタ・エミッタ間電圧（Ｖｃｅ）は一般的には図２のような波形となる。
【００２１】
同図において、Ｖｇが十分に高い間は飽和領域となり、電流の遮断は進行しない。Ｖｇが低下していき非飽和領域にはいると電流の遮断が始まり、Ｖｃｅが増加し始める。この時には、主回路側からの影響でＶｇがさらに低下する場合もある。Ｖｇがある程度低下すると電流の遮断が完了し、Ｖｃｅは阻止電圧（通常の電力変換器の場合、直流側の電圧）に戻る。ターンオン時にはＶｇの増加に伴い、Ｖｃｅが減少していくが、複雑な波形にはならない。
【００２２】
ここで問題となるのが、スイッチング開始時のＶｇの時間変化率である。従来のゲートドライバの場合、ゲート抵抗を小さくして急速にＶｇを低下させた場合、電流の遮断が急速に開始されるためにサージ電圧が高くなる。同時に、スイッチングは高速になるので損失は小さくなる。逆に、ゲート抵抗を大きくしてＶｇをゆっくりと低下させた場合は電流の遮断がある程度ゆるやかになるためにサージ電圧は低くなる。しかし、スイッチングは低速になるので損失が増加する。
【００２３】
これに対し、本実施形態のゲートドライバは、ゲート電圧Ｖｇの電圧波形をパターン発生器によって自由に制御し、その通りにＶｇを駆動してやることによって、Ｖｇを急速に低下させて高速スイッチングかつ低損失にしたり、Ｖｇをゆっくり低下させて低速スイッチングかつ低サージ電圧にすることを可能とする。
【００２４】
このためのパターンとして、スイッチング開始から電流遮断が始まる直前までを高速に、電流遮断が始まってからしばらくの期間を低速に、電流遮断がある程度進んでサージ電圧が低下し始めてからスイッチング終了までを高速にする。この時のＶｇのパターンは図３のようなものになる。このスイッチングパターンにより、以下の作用効果を得る。
【００２５】
（１）スイッチング開始から電流遮断直前までを高速にすることでスイッチング時間を短縮することができる。
【００２６】
（２）電流遮断が始まってからしばらくの間はゆっくりとＶｇを駆動することでサージ電圧を抑制することができる。
【００２７】
（３）サージ電圧の上昇が緩やかになってきた段階、あるいはサージ電圧自体が低下し始めた段階に到達した後、スイッチング終了まではＶｇを高速に駆動することでこの期間のスイッチング損失を軽減することができる。
【００２８】
ここで、パターン部分（２）と（３）の間の時間を変化させると、サージ電圧とスイッチング損失の関係が変わってくる。実際にこのような駆動を行う１２００Ｖ−３００Ａ級ＩＧＢＴ用のゲートドライバを試作し、一般的なドライバとサージ電圧−スイッチング損失のトレードオフを測定した。結果を図４に示す。
【００２９】
これをみると、同じサージ電圧を許容した場合には、本実施形態のゲートドライバはスイッチング損失を低減でき、同じスイッチング損失を許容した場合には、サージ電圧を低減できることが判る。
【００３０】
なお、各パターン部分（１）〜（３）は、パターン部分（１）と（２）をもつパターン波形など、サージ抑制などのゲートドライブ目的に応じて、少なくとも２つのパターン部分をもつパターン波形とすることもできる。
【００３１】
例えば、電力変換器と負荷の間が離れている場合、それぞれを接続する電力ケーブルのリアクタンス成分や相間キャパシタンス成分によって、図５に示すように、負荷端でサージ電圧が生じる場合があるが、ゲート電圧パターンをゆっくりスイッチングするパターンにしてやることによってサージ電圧を抑え、負荷に必要な耐圧を下げることができる。
【００３２】
また、電力変換器のスイッチング時の電圧変化が急激で、これによるＥＭＩ障害が生じるような場合に、ゲート電圧パターンをゆっくりスイッチングするパターンにしてやることによって電圧変化率を抑え、不要な輻射電磁波を少なくすることができる。
【００３３】
図６は、ゲート電圧パターン発生器の構成を示す。素子のスイッチングは数マイクロ秒で完了するため、ゲート電圧パターン発生器は出力信号を高速に制御可能でなくてはならない。また、スイッチング中にＶｇパターンを正確にコントロールするために、時間精度が高くなくてはならない。
【００３４】
そこで、ゲート電圧パターン発生器としては、高速Ｃ−ＭＯＳ形ＴＴＬを用いて構成した簡易Ｄ／Ａコンバータ１と、パターン電圧から高周波成分を除去する抵抗とコンデンサ構成のＣＲフィルタ回路２を利用し、このＴＴＬに与えるディジタルパターンデータをディジタルコントローラ３によって制御する。
【００３５】
高速Ｃ−ＭＯＳ形ＴＴＬの時間遅れは１０ナノ秒以下であるため、応答速度の点では全く問題ない。また、ディジタルコントローラ３を駆動するクロックとして一般的に用いられる水晶発振器４を適用することによって、時間精度も極めて高くできる。制御のパターンは、図３のような制御を考え、図７のようなパターンとした。
【００３６】
この構成において、ターンオン時には、ターンオンサージ電圧が許容できる範囲の速度でＶｇを上昇させ、高速にターンオンさせる。ＩＧＢＴは、一般的に電流の急峻な立ち上がりに対する耐量が大きい。また、一般的に主回路の配線インダクタンスなどの影響によって電流増加が制限されるため、基本的にはゲートドライブアンプの性能限界まで高速化させるのが望ましい。
【００３７】
ターンオフ時には、まず、期間Ａでスイッチングが始まる直前の電圧までＶｇを急速に低下させる。この期間のＶｇ変動は飽和領域内であるため、主回路側の電圧、電流にはほとんど変化は生じない。次に、期間Ｂでスイッチングが始まる電圧までＶｇを下げる。この段階からターンオフが始まる。この期間Ｂでのゲート電圧Ｖｇはスイッチング素子のコレクタ電流に応じて決定する。最後に、スイッチングがある程度進み、環流ダイオードなどの効果でサージ電圧が下がり始めた期間Ｃでは、急速にターンオフ時のＶｇ保持電圧までＶｇを下げる。
【００３８】
よって、Ｄ／Ａコンバータ１が出力すべきパターン電圧は３種類、調整すべき期間は２種類となる。このパターンになるようにＤ／Ａコンバータ１のＴＴＬ入力パターンを制御する。ＴＴＬの出力にはラダー形に抵抗が接続されており、一般的なＤ／Ａコンバータとして動作するようになっている。
【００３９】
このＤ／Ａコンバータ１の出力にはフィルタ２が接続され、そのコンデンサにより出力電圧がなめらかに変化するようにする。このフィルタ回路２のカットオフ周波数は低い方が波形がなめらかになるが、低すぎると出力電圧変化が遅くなり、急速な電圧変化が要求される部分の制御ができなくなる。よって、ターンオン時、期間Ａ、期間Ｃの急速な電圧変化に対応できる範囲でカットオフ周波数を低下させ、コンデンサの値を決定する。すなわち、フィルタ回路２は、パターン電圧波形の発生に必要な周波数成分以上の高周波成分を除去する。
【００４０】
Ｄ／Ａコンバータ３には、＋Ｖｃｃ、中間電圧、−Ｖｅｅの３通りの電圧を作り出すディジタル信号を入力する必要があるが、これはディジタルシーケンス回路によって生成する。順序回路を組み込んだＰＬＤ（Ｐｒｏｇｒａｍａｂ１ｅＬｏｇｉｃＤｅｖｉｃｅ）を利用する。
【００４１】
図８は、ディジタルシーケンス回路のブロック図を示す。ＰＬＤには２つのカウンタ３Ａ，３Ｂを組み込み、このカウンタで期間Ａと、期間Ａ＋期間Ｂの２つの時間をカウントする。パターン発生部３Ｃは、Ｄ／Ａコンバータが＋Ｖｃｃ，−Ｖｅｅ，中間電圧を発生するためのパターンを設ける。
【００４２】
コントローラ３Ｄは、ターンオフスイッチング指令入力直後にはパターン発生部３Ｃの−Ｖｅｅのパターンを選択するパターン切り替え信号を出力し、期間Ａをカウントするカウンタ３Ａがアンダーフローした段階、すなわち期間Ａと期間Ｂの間で中間電圧に切り替える信号を出力する。最後に、期間Ａ＋期間Ｂをカウントするカウンタ３Ｂがアンダーフローした段階、すなわち期間Ｂと期間Ｃの間で−Ｖｅｅに切り替えるパターンを出力し、ターンオフを完了する。ターンオン指令入力時には基本的には直ちに＋Ｖｃｃのパターンを選択する信号を出力する。
【００４３】
中間電圧はターンオフがぎりぎり開始される付近に設定する。一般的なＩＧＢＴの場合、コレクタ電流の大きさによって、飽和領域と非飽和領域の境界電圧が変化し、同時にターンオフが開始されるゲート電圧が変化する。よって、主回路の電流定格とＩＧＢＴの飽和特性、フィルタ２のカットオフ周波数を考慮して中間電圧を調整する。
【００４４】
なお、この例では出力電圧レベルが３レベル、調整可能な期間が２種類であるが、ディジタルシーケンス回路を図９のように拡張し、選択可能な出力電圧レベルを増やしたり、調整可能な期間の種類を増やしたりして、より一層細かい制御を行うことも可能である。また、ターンオン時の波形調整を行うことも可能である。
【００４５】
次に、Ｄ／Ａコンバータのゲート電圧駆動アンプの構成を説明する。ゲート電圧パターン発生器の信号に応じて実際のＶｇを制御するためにアンプを用意する。ゲート電圧パターンに追従できるのであれば、どのような構成を取ってもよい。ここでは、電流駆動能力を高めるために図１０のようなコレクタ接地形のトランジスタアンプとした。
【００４６】
このアンプは、一般的なＩＧＢＴのゲート電圧である＋１５Ｖから−１０Ｖを対象としている。Ｄ／Ａコンバータの出力はＴＴＬを利用しているために０Ｖから５Ｖである。ここで、電圧ホロワー４Ａで２.５Ｖを仮想的に生成したグランド（Ｇｎｄ）レベルとし、このグランドレベルによりＤ／Ａコンバータの出力は等価的に±２.５Ｖとなる。これを非反転増幅器４Ｂで５倍に増幅すると±１２.５Ｖとなり、実際のグランドレベルからみると＋１５Ｖから−１０Ｖとなり、これをトランジスタ増幅回路４Ｃで増幅することにより、ＩＧＢＴの一般的なゲート電圧に対応させることができる。
【００４７】
なお、ＩＧＢＴなどの電圧制御形ゲートを持つ素子では、ターンオフが始まると、よりターンオフが進む方向にＶｇが変動し、ターンオフが加速される場合がある。スイッチング速度の高速化を狙う場合には特に注意する必要はないが、サージ電圧低減を狙う場合にはこの現象を抑えないとサージ電圧低減が実現できない。
【００４８】
そこで、図１１に示すように、ＩＧＢＴのゲートとエミッタの間に外付けコンデンサＣを追加する。ＩＧＢＴのゲートは容量性であり、ここに並列に外部コンデンサＣを加えてやると、ターンオフによるＶｇの変動幅が小さくなる。アンプＢ側の出力インピーダンスはそれがコレクタ接地形になるため十分小くすることができ、制御速度にはほとんど影響しない。よって、適当な大きさのコンデンサＣを加えることによって、制御特性に影響を与えることなく、Ｖｇの変動を抑え、意図しないサージ電圧の発生を抑えることが可能となる。
【００４９】
【発明の効果】
以上のとおり、本発明によれば、スイッチング過程で電圧変化率を変化させたパターン電圧でゲート電圧制御形スイッチング素子をゲートドライブするようにしたため、以下の効果がある。
【００５０】
（１）同じスイッチング速度又はスイッチング損失であってもサージ電圧を低減することができる。
【００５１】
（２）同じサージ電圧であってもスイッチング速度を速めたり、スイッチング損失を低減することができる。
【００５２】
（３）ターンオン時のスイッチング速度を自由に設定できるため、ターンオン速度を速めてターンオン損失を低減することができる。
【００５３】
（４）ターンオフが始まるまでの時間を短くすることによってスイッチング遅れを低減できる。
【００５４】
（５）前記（１）の利点を生かした場合、サージ電圧低減方向にゲート電圧パターンを設定すれば主回路のスナバ回路を大幅に削減（スナバレス化）できる可能性がある。また、サージ電圧が低減されればサージ電圧に対する安全率を低く設定できるようになり、素子の電圧利用率を高めることができる。また、高いサージ電圧を許容する場合は、スイッチング損失を減少させる方向に設定することによって主回路損失を低減し、より高いスイッチング周波数での動作を実現することができる。
【００５５】
（６）ゲートドライバ自体はコストアップとなるうえ、ゲート電圧保持コンデンサを利用した場合にはゲートドライバ損失も増加する。しかし、ゲート回路よりも桁違いに大型、高価な主回路に効果が現れるため、ゲートドライバ＋主回路のトータル範囲でみると大幅に有利となる。
【００５６】
（７）電力変換器と負荷の問が離れており、その間を電力ケーブルによって接続する場合、スイッチングによる電圧変化速度か速くなると、電力ケーブルのリアクタンス成分や相間キャパシタンスの影響によって負荷端での電圧波形にサージが生じる場合があるが、ゲート電圧パターン発生器のフィルタの周波数を下げてスイッチング速度を遅くするゲート電圧パターンを用意することによって、変換器出力のＰＷＭ電圧波形の立ち上がり、立ち下がりの変化速度を抑えてやると、スイッチング損失は増加するもののサージ電圧を小さくすることができる。
【００５７】
（８）変換器のスイッチングによる電磁波ノイズがＥＭＩを発生させている場合に、スイッチング速度を遅くするゲート電圧パターンを用意することによって、変換器出力ＰＷＭ電圧波形の立ち上がり、立ち下がりの変化速度を抑えてやると、スイッチング損失は増加するもののスイッチング時の電圧変化率が小さくなり、ＥＭＩを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示すゲートドライバ構成。
【図２】一般的なＩＧＢＴのスイッチングパターン。
【図３】実施形態のスイッチングパターン。
【図４】実施形態におけるトレードオフの改善状況。
【図５】長距離ケーブルによるサージ電圧の発生状況。
【図６】実施形態におけるゲート電圧パターン発生回路例。
【図７】実施形態におけるゲート駆動パターン。
【図８】実施形態におけるディジタルシーケンス回路のブロック図。
【図９】他の実施形態における他のディジタルシーケンス回路のブロック図。
【図１０】実施形態におけるゲート電圧駆動アンプ回路例。
【図１１】実施形態におけるゲート電圧安定化のためのコンデンサ接続回路例。
【図１２】従来のゲートドライバ構成。
【図１３】代表的なスナバ回路。
【図１４】スナバ回路自体の配線インダクタンス。
【符号の説明】
Ａ…ゲート電圧パターン発生器
Ｂ…ゲート電圧駆動アンプ
１…Ｄ／Ａコンバータ
２…ＣＲフィルタ
３…ディジタルシーケンス回路
４…水晶発振器

Claims

ゲート電圧制御形スイッチング素子にゲートドライブ電圧を印加してスイッチング制御する回路であって、
前記スイッチング素子のターンオフ開始から終了までの期間内に電圧変化率を変化させたパターン電圧を発生するゲート電圧パターン発生器と、前記パターン電圧に従って前記スイッチング素子をターンオフ駆動するゲート電圧駆動アンプとを備え、
前記ゲート電圧パターン発生器は、前記スイッチング素子のターンオフ開始から電流遮断が始まる直前までのゲートドライブ電圧の変化を高速にするパターン部分と、電流遮断が始まってサージ電圧が上昇しようとする期間のゲートドライブ電圧の変化を低速にするパターン部分と、電流遮断が進んでサージ電圧が低下し始めてからターンオフ終了までのゲートドライブ電圧の変化を高速にするパターン部分のうち、少なくとも２つのパターン部分を有してパターン電圧を発生する構成にしたことを特徴とするスイッチング制御回路。
前記ゲート電圧パターン発生器は、前記パターン電圧のディジタルデータを時間コントロールして発生するディジタルコントローラと、前記ディジタルデータに従ってアナログパターン電圧を発生するＤ／Ａコンバータと、前記アナログパターン電圧からパターン電圧波形の発生に必要な周波数成分以上の高周波成分を除去するフィルタ回路とを備えたことを特徴とする請求項１に記載のスイッチング制御回路。
前記スイッチング素子はゲート電圧の変動を抑えるためにゲート・エミッタ間にコンデンサを設け、前記ゲート電圧駆動アンプは電流駆動能力を高めたコレクタ接地形に構成したことを特徴とする請求項１または２に記載のスイッチング制御回路。