JPH11145152A - マイクロウェーブトランジスタにおける雑音を低減するための装置および該装置の製造方法 - Google Patents
マイクロウェーブトランジスタにおける雑音を低減するための装置および該装置の製造方法Info
- Publication number
- JPH11145152A JPH11145152A JP10261599A JP26159998A JPH11145152A JP H11145152 A JPH11145152 A JP H11145152A JP 10261599 A JP10261599 A JP 10261599A JP 26159998 A JP26159998 A JP 26159998A JP H11145152 A JPH11145152 A JP H11145152A
- Authority
- JP
- Japan
- Prior art keywords
- terminal pad
- buried layer
- transistor
- layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 5
- 102100038742 Cytochrome P450 2A13 Human genes 0.000 abstract description 3
- LFERELMXERXKKQ-KMXXXSRASA-N Fenugreekine Chemical compound NC(=O)C1=CC=CC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 LFERELMXERXKKQ-KMXXXSRASA-N 0.000 abstract description 3
- 101000957389 Homo sapiens Cytochrome P450 2A13 Proteins 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 description 11
- 101001042415 Cratylia mollis Mannose/glucose-specific lectin Cramoll Proteins 0.000 description 2
- 102100029775 Eukaryotic translation initiation factor 1 Human genes 0.000 description 2
- 101001012787 Homo sapiens Eukaryotic translation initiation factor 1 Proteins 0.000 description 2
- 101000643378 Homo sapiens Serine racemase Proteins 0.000 description 2
- AIXMJTYHQHQJLU-UHFFFAOYSA-N chembl210858 Chemical compound O1C(CC(=O)OC)CC(C=2C=CC(O)=CC=2)=N1 AIXMJTYHQHQJLU-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 マイクロウェーブトランジスタの雑音指数の
低減を簡単に、かつシリコンバイポーラ技術による通常
の製造過程に変更なく行うことが可能な雑音低減装置を
提供すること。 【解決手段】 コレクタ端子パッド（ＣＰＡＤ）、ベー
ス端子パッド（ＢＰＡＤ）およびエミッタ端子パッド
（ＥＰＡＤ）と接続されたトランジスタ（Ｔ）が設けら
れており、前記エミッタ端子パッドは、サブストレート
（ＳＵＢ）との接触接続のためにサブストレート端子パ
ッド（ＳＵＢＰＡＤ）と接続されており、かつアース
（ＧＲＤ）と接続されており、前記ベース端子パッドの
下方に、該ベース端子パッドとは分離され、高濃度にド
ーピングされた埋込層（ＢＬ’）が設けられており、該
埋込層は、可能な限り近接してベース端子パッドと隣り
合うコンタクト（ＣＣ’）を介してアースと接続されて
いる装置を構成する。
低減を簡単に、かつシリコンバイポーラ技術による通常
の製造過程に変更なく行うことが可能な雑音低減装置を
提供すること。 【解決手段】 コレクタ端子パッド（ＣＰＡＤ）、ベー
ス端子パッド（ＢＰＡＤ）およびエミッタ端子パッド
（ＥＰＡＤ）と接続されたトランジスタ（Ｔ）が設けら
れており、前記エミッタ端子パッドは、サブストレート
（ＳＵＢ）との接触接続のためにサブストレート端子パ
ッド（ＳＵＢＰＡＤ）と接続されており、かつアース
（ＧＲＤ）と接続されており、前記ベース端子パッドの
下方に、該ベース端子パッドとは分離され、高濃度にド
ーピングされた埋込層（ＢＬ’）が設けられており、該
埋込層は、可能な限り近接してベース端子パッドと隣り
合うコンタクト（ＣＣ’）を介してアースと接続されて
いる装置を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロウェーブ
トランジスタにおける雑音指数を最小化する装置および
その製造方法に関する。
トランジスタにおける雑音指数を最小化する装置および
その製造方法に関する。
【０００２】
【従来の技術】雑音指数とは、その名が示すとおり、構
成素子の雑音に対する尺度である。この雑音指数は、構
成素子の寸法がますます小さくなり、動作周波数が一層
高くなるにしたがい、チップの寄生素子、例えば導線、
コンタクト面およびサブストレート抵抗の影響をますま
す受けている。
成素子の雑音に対する尺度である。この雑音指数は、構
成素子の寸法がますます小さくなり、動作周波数が一層
高くなるにしたがい、チップの寄生素子、例えば導線、
コンタクト面およびサブストレート抵抗の影響をますま
す受けている。
【０００３】IEEE論文“Microwave and Millimeter-Wav
e Monolithic Circuits Symposium1994”第２２５〜２
２８ページから、例えば等価回路図を用いたモデル化が
公知である。このモデル化では、例えば端子パッドによ
る寄生効果は、周波数が上昇するにつれて雑音指数に強
い影響を与えることを示している。
e Monolithic Circuits Symposium1994”第２２５〜２
２８ページから、例えば等価回路図を用いたモデル化が
公知である。このモデル化では、例えば端子パッドによ
る寄生効果は、周波数が上昇するにつれて雑音指数に強
い影響を与えることを示している。
【０００４】
【発明が解決しようとする課題】本発明の課題は、トラ
ンジスタの雑音指数の低減を、可能な限り簡単に、かつ
シリコンバイポーラ技術による通常のマイクロウェーブ
トランジスタ用製造過程に可能な限り変更なく行うこと
の可能な、マイクロウェーブトランジスタにおける雑音
低減装置およびこの装置の製造方法を提供することであ
る。
ンジスタの雑音指数の低減を、可能な限り簡単に、かつ
シリコンバイポーラ技術による通常のマイクロウェーブ
トランジスタ用製造過程に可能な限り変更なく行うこと
の可能な、マイクロウェーブトランジスタにおける雑音
低減装置およびこの装置の製造方法を提供することであ
る。
【０００５】
【課題を解決するための手段】上記課題は本発明によ
り、マイクロウェーブトランジスタにおける雑音を低減
するための装置において、コレクタ端子パッド、ベース
端子パッドおよびエミッタ端子パッドと接続されたトラ
ンジスタが設けられており、前記エミッタ端子パッド
は、サブストレートとの接触接続のためにサブストレー
ト端子パッドと接続されており、かつアースに接続され
ており、前記ベース端子パッドの下方に、該ベース端子
パッドとは分離され、高濃度にドーピングされた埋込層
が設けられており、該埋込層は、可能な限り近接してベ
ース端子パッドと隣り合うコンタクト（ＣＣ’）を介し
てアースと接続されていることを特徴とする装置を構成
することにより、さらに前記埋込層を、前記トランジス
タの埋込層と一緒に形成し、前記コンタクトを、前記ト
ランジスタのコレクタコンタクトと一緒に形成し、また
深くイオン打ち込みされた層を、前記トランジスタのコ
レクタ接続と前記トランジスタの前記埋込層との間の、
深くイオン打ち込みされた層と同時に同一製造過程にお
いて形成する方法とにより解決される。本発明による装
置の有利な実施形態は従属請求項に記載されている。
り、マイクロウェーブトランジスタにおける雑音を低減
するための装置において、コレクタ端子パッド、ベース
端子パッドおよびエミッタ端子パッドと接続されたトラ
ンジスタが設けられており、前記エミッタ端子パッド
は、サブストレートとの接触接続のためにサブストレー
ト端子パッドと接続されており、かつアースに接続され
ており、前記ベース端子パッドの下方に、該ベース端子
パッドとは分離され、高濃度にドーピングされた埋込層
が設けられており、該埋込層は、可能な限り近接してベ
ース端子パッドと隣り合うコンタクト（ＣＣ’）を介し
てアースと接続されていることを特徴とする装置を構成
することにより、さらに前記埋込層を、前記トランジス
タの埋込層と一緒に形成し、前記コンタクトを、前記ト
ランジスタのコレクタコンタクトと一緒に形成し、また
深くイオン打ち込みされた層を、前記トランジスタのコ
レクタ接続と前記トランジスタの前記埋込層との間の、
深くイオン打ち込みされた層と同時に同一製造過程にお
いて形成する方法とにより解決される。本発明による装
置の有利な実施形態は従属請求項に記載されている。
【０００６】
【発明の実施の形態】雑音指数は以下のようにして簡単
に低減される。ベース端子パッドの下方において低抵抗
の埋込層をサブストレートに挿入する。この層はベース
端子の近傍で標準コレクタコンタクトを介して基準電位
と接続されている。装置全体の雑音指数は、実際にアク
ティブな構成素子にのみ依存するのではなく、ベース端
子と基準電位との間の寄生ＲＣ素子の素子の大きさにも
依存するため、この装置の雑音指数は、寄生ＲＣ素子の
コンデンサを低抵抗でアース接続することにより低下す
る。有利には、埋込層、場合によっては深いイオン打ち
込みにより製作された層、およびこれらの層とアース電
位との金属配線もまた、コレクタとコレクタ端子との間
の層およびコレクタ端子用の層自体と、同一の製造過程
において形成することが可能である。
に低減される。ベース端子パッドの下方において低抵抗
の埋込層をサブストレートに挿入する。この層はベース
端子の近傍で標準コレクタコンタクトを介して基準電位
と接続されている。装置全体の雑音指数は、実際にアク
ティブな構成素子にのみ依存するのではなく、ベース端
子と基準電位との間の寄生ＲＣ素子の素子の大きさにも
依存するため、この装置の雑音指数は、寄生ＲＣ素子の
コンデンサを低抵抗でアース接続することにより低下す
る。有利には、埋込層、場合によっては深いイオン打ち
込みにより製作された層、およびこれらの層とアース電
位との金属配線もまた、コレクタとコレクタ端子との間
の層およびコレクタ端子用の層自体と、同一の製造過程
において形成することが可能である。
【０００７】
【実施例】本発明を以下図面の有利な実施例により詳し
く説明する。
く説明する。
【０００８】図１にはマイクロウェーブトランジスタＴ
を備えた装置が示されている。この装置は、コレクタ端
子パッドＣＰＡＤ、ベース端子パッドＢＰＡＤおよびエ
ミッタ端子パッドＥＰＡＤと接続されている。このエミ
ッタ端子パッドは、サブストレートとの接触接続のため
にサブストレート端子パッドＳＵＢＰＡＤと接続されて
おり、アース（ＧＲＤ）と接続されている。ベース端子
パッドの側方の領域において、サブストレート端子パッ
ドＳＵＢＰＡＤの方向に、埋込層ＢＬ’の側方の境界線
が延長されており、長方形で示されている。サブストレ
ート端子ＳＵＢＰＡＤと、埋込層ＢＬ’の側方の領域と
の間には、幅の狭い金属配線Ｖが示されている。この金
属配線Ｖは埋込層の側方の領域内まで達し、コンタクト
ＣＣ’を有している。また埋込層ＢＬ’、ベース端子Ｂ
ＰＡＤ、コンタクトＣＣ’、配線Ｖおよびサブストレー
ト端子パッドＳＵＢＰＡＤを通る断面線２−２’が示さ
れている。
を備えた装置が示されている。この装置は、コレクタ端
子パッドＣＰＡＤ、ベース端子パッドＢＰＡＤおよびエ
ミッタ端子パッドＥＰＡＤと接続されている。このエミ
ッタ端子パッドは、サブストレートとの接触接続のため
にサブストレート端子パッドＳＵＢＰＡＤと接続されて
おり、アース（ＧＲＤ）と接続されている。ベース端子
パッドの側方の領域において、サブストレート端子パッ
ドＳＵＢＰＡＤの方向に、埋込層ＢＬ’の側方の境界線
が延長されており、長方形で示されている。サブストレ
ート端子ＳＵＢＰＡＤと、埋込層ＢＬ’の側方の領域と
の間には、幅の狭い金属配線Ｖが示されている。この金
属配線Ｖは埋込層の側方の領域内まで達し、コンタクト
ＣＣ’を有している。また埋込層ＢＬ’、ベース端子Ｂ
ＰＡＤ、コンタクトＣＣ’、配線Ｖおよびサブストレー
ト端子パッドＳＵＢＰＡＤを通る断面線２−２’が示さ
れている。
【０００９】図２には線２−２’に沿った断面図が示さ
れている。この図では、ベース端子パッドＢＰＡＤと埋
込層ＢＬ’との間に、寄生キャパシタンスＣが示されて
いる。この埋込層は、ベース端子パッドから例えば分離
層ＩＳＯ１およびＩＳＯ２により分離されている。埋込
層ＢＬ’はコンタクトＣＣ’と直接ないしは付加的な深
くイオン打ち込みされた層ＴＩ’を介して接続されてい
る。埋込層ＢＬ’内に存在する寄生キャパシタンスＣの
端子は、寄生抵抗Ｒ2を介してコンタクトＣＣ’と接続
されている。この抵抗は埋込層ＢＬ’ないしは深くイオ
ン打ち込みされた層ＴＩ’を表している。埋込層ＢＬ’
が設けられていないとすると、埋込層ＢＬ’に存在する
寄生キャパシタンスＣの端子は、破線で示した、高抵抗
の寄生抵抗Ｒ1を介して、サブストレート接続ＳＵＢＰ
ＡＤと実質的に接続されることになる。
れている。この図では、ベース端子パッドＢＰＡＤと埋
込層ＢＬ’との間に、寄生キャパシタンスＣが示されて
いる。この埋込層は、ベース端子パッドから例えば分離
層ＩＳＯ１およびＩＳＯ２により分離されている。埋込
層ＢＬ’はコンタクトＣＣ’と直接ないしは付加的な深
くイオン打ち込みされた層ＴＩ’を介して接続されてい
る。埋込層ＢＬ’内に存在する寄生キャパシタンスＣの
端子は、寄生抵抗Ｒ2を介してコンタクトＣＣ’と接続
されている。この抵抗は埋込層ＢＬ’ないしは深くイオ
ン打ち込みされた層ＴＩ’を表している。埋込層ＢＬ’
が設けられていないとすると、埋込層ＢＬ’に存在する
寄生キャパシタンスＣの端子は、破線で示した、高抵抗
の寄生抵抗Ｒ1を介して、サブストレート接続ＳＵＢＰ
ＡＤと実質的に接続されることになる。
【００１０】埋込層ＢＬ’の層抵抗は典型的には約２０
〜４０Ω／□であり、これにより典型的にはサブストレ
ートの層抵抗の０．１倍程度に低減する。埋込層全体に
広がる、深くイオン打ち込みされた層ＴＩ’が付加的に
設けられている場合には、抵抗値の低減はさらに約０．
５倍に達することが可能である。
〜４０Ω／□であり、これにより典型的にはサブストレ
ートの層抵抗の０．１倍程度に低減する。埋込層全体に
広がる、深くイオン打ち込みされた層ＴＩ’が付加的に
設けられている場合には、抵抗値の低減はさらに約０．
５倍に達することが可能である。
【００１１】分離層ＩＳＯ２とサブストレートＳＵＢと
の間には公知のトランジスタではしばしば付加的に、サ
ブストレートよりやや高濃度でドーピングされたいわゆ
るチャネルストップ層ＣＳが存在する。層ＢＬ’は典型
的にはこの層ＣＳよりも約１００倍の高濃度でドーピン
グされ、ｎ伝導形である。これに対してチャネルストッ
プ層ＣＳおよびサブストレートはｐ伝導形である。埋込
層は極めて高濃度にドーピングされ、アース電位に極め
て接近していることにより、抵抗Ｒ2は、チャネルスト
ップ層を備えた従来装置の抵抗よりもかなり低い。
の間には公知のトランジスタではしばしば付加的に、サ
ブストレートよりやや高濃度でドーピングされたいわゆ
るチャネルストップ層ＣＳが存在する。層ＢＬ’は典型
的にはこの層ＣＳよりも約１００倍の高濃度でドーピン
グされ、ｎ伝導形である。これに対してチャネルストッ
プ層ＣＳおよびサブストレートはｐ伝導形である。埋込
層は極めて高濃度にドーピングされ、アース電位に極め
て接近していることにより、抵抗Ｒ2は、チャネルスト
ップ層を備えた従来装置の抵抗よりもかなり低い。
【００１２】図３では、サブストレート抵抗が最小雑音
指数に与える影響を、周波数ｆを横軸として描いた、い
くつかの測定値に基づいて示している。ここで最小可能
雑音指数を、トランジスタＴを備えた装置の雑音指数
は、トランジスタＴのない空の装置の雑音指数だけ減じ
ることによってそれぞれ求めている。ここから最小雑音
指数Ｆminは約３ＧＨｚの周波数では約０．５だけ減少
させ、周波数の上昇と共に７ＧＨｚの周波数では約０．
８まで減少可能であることがわかる。
指数に与える影響を、周波数ｆを横軸として描いた、い
くつかの測定値に基づいて示している。ここで最小可能
雑音指数を、トランジスタＴを備えた装置の雑音指数
は、トランジスタＴのない空の装置の雑音指数だけ減じ
ることによってそれぞれ求めている。ここから最小雑音
指数Ｆminは約３ＧＨｚの周波数では約０．５だけ減少
させ、周波数の上昇と共に７ＧＨｚの周波数では約０．
８まで減少可能であることがわかる。
【００１３】図４には、コレクタＣが、埋込層ＢＬおよ
び深くイオン打ち込みされた層ＴＩを介して、コレクタ
コンタクトＣＣと接触接続している、通常のマイクロウ
ェーブトランジスタの断面図が示されている。図４を図
２と見比べることにより、埋込層ＢＬ’、深くイオン打
ち込みされた層ＴＩ’およびコンタクトＣＣ’は、コレ
クタの接触接続に対する標準製造過程において、コスト
的に有利に同時に製造可能であることがわかる。この図
では共通に製造される対象は参照符号においてダッシュ
で区別されている。
び深くイオン打ち込みされた層ＴＩを介して、コレクタ
コンタクトＣＣと接触接続している、通常のマイクロウ
ェーブトランジスタの断面図が示されている。図４を図
２と見比べることにより、埋込層ＢＬ’、深くイオン打
ち込みされた層ＴＩ’およびコンタクトＣＣ’は、コレ
クタの接触接続に対する標準製造過程において、コスト
的に有利に同時に製造可能であることがわかる。この図
では共通に製造される対象は参照符号においてダッシュ
で区別されている。
【図１】実施例の平面図である。
【図２】線２−２’による実施例の断面図である。
【図３】１つのマイクロウェーブトランジスタを備え
た、通常の装置に対して、サブストレート抵抗が最小雑
音指数に与える影響を周波数を横軸として示した線図で
ある。
た、通常の装置に対して、サブストレート抵抗が最小雑
音指数に与える影響を周波数を横軸として示した線図で
ある。
【図４】製造方法の説明のための通常のマイクロウェー
ブトランジスタの断面図である。
ブトランジスタの断面図である。
ＢＰＡＤ ベース端子パッド ＣＰＡＤ コレクタ端子パッド ＥＰＡＤ エミッタ端子パッド Ｔ マイクロウェーブトランジスタ Ｖ 金属配線 Ｃ 寄生キャパシタンス Ｒ1，Ｒ2 寄生抵抗 ＩＳＯ１，ＩＳＯ２ 分離層
Claims (5)
- 【請求項１】 マイクロウェーブトランジスタにおける
雑音を低減するための装置において、 コレクタ端子パッド（ＣＰＡＤ）、ベース端子パッド
（ＢＰＡＤ）およびエミッタ端子パッド（ＥＰＡＤ）と
接続されたトランジスタ（Ｔ）が設けられており、 前記エミッタ端子パッドは、サブストレート（ＳＵＢ）
との接触接続のためにサブストレート端子パッド（ＳＵ
ＢＰＡＤ）と接続されており、かつアース（ＧＲＤ）と
接続されており、 前記ベース端子パッドの下方に、該ベース端子パッドと
は分離され、高濃度にドーピングされた埋込層（Ｂ
Ｌ’）が設けられており、 該埋込層は、可能な限り密にベース端子パッドと隣り合
うコンタクト（ＣＣ’）を介してアースと接続されてい
ることを特徴とする装置。 - 【請求項２】 前記コンタクトと前記埋込層との間に、
深くイオン打ち込みされた層（ＴＩ’）が付加的に設け
られており、該深くイオン打ち込みされた層は、前記埋
込層と同一の伝導形を有し、かつ該埋込層よりも高濃度
にドーピングされている請求項１に記載の装置。 - 【請求項３】 前記深くイオン打ち込みされた層（Ｔ
Ｉ’）は実質的に前記埋込層（ＢＬ’）全面に広がって
いる請求項２に記載の装置。 - 【請求項４】 前記コンタクト（ＣＣ’）は、金属配線
（Ｖ）を介して、前記サブストレート端子パッド、前記
エミッタ端子パッド、または該２つの端子パッドの間の
配線面と接続されている請求項１から３までのいずれか
１項に記載の装置。 - 【請求項５】 請求項１から４までのいずれか１項に記
載された装置を製造する方法において、 前記埋込層（ＢＬ’）を、前記トランジスタ（Ｔ）の埋
込層（ＢＬ）と一緒に形成し、 前記コンタクト（ＣＣ’）を、前記トランジスタ（Ｔ）
のコレクタコンタクト（ＣＣ）と一緒に形成し、また深
くイオン打ち込みされた層（ＴＩ’）を、前記トランジ
スタのコレクタコンタクトと前記トランジスタの前記埋
込層との間の深くイオン打ち込みされた層と同時に同一
製造過程において形成することを特徴とする製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19740909.1 | 1997-09-17 | ||
| DE19740909A DE19740909C2 (de) | 1997-09-17 | 1997-09-17 | Anordnung zur Reduktion von Rauschen bei Mikrowellentransistoren und Verfahren zu deren Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145152A true JPH11145152A (ja) | 1999-05-28 |
| JP3973777B2 JP3973777B2 (ja) | 2007-09-12 |
Family
ID=7842660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26159998A Expired - Fee Related JP3973777B2 (ja) | 1997-09-17 | 1998-09-16 | マイクロウェーブトランジスタにおける雑音を低減するための装置および該装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6069404A (ja) |
| EP (1) | EP0903787A3 (ja) |
| JP (1) | JP3973777B2 (ja) |
| DE (1) | DE19740909C2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362972B1 (en) | 2000-04-13 | 2002-03-26 | Molex Incorporated | Contactless interconnection system |
| US6612852B1 (en) | 2000-04-13 | 2003-09-02 | Molex Incorporated | Contactless interconnection system |
| WO2003073250A2 (en) * | 2002-02-25 | 2003-09-04 | Molex Incorporated | Electrical connector equipped with filter |
| JP4626935B2 (ja) * | 2002-10-01 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US6946720B2 (en) * | 2003-02-13 | 2005-09-20 | Intersil Americas Inc. | Bipolar transistor for an integrated circuit having variable value emitter ballast resistors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07109831B2 (ja) * | 1990-01-25 | 1995-11-22 | 株式会社東芝 | 半導体装置 |
| EP0632505B1 (en) * | 1993-07-01 | 1997-10-01 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | A vertical bipolar power transistor with buried base and interdigitated geometry |
-
1997
- 1997-09-17 DE DE19740909A patent/DE19740909C2/de not_active Expired - Fee Related
-
1998
- 1998-08-27 EP EP98116217A patent/EP0903787A3/de not_active Withdrawn
- 1998-09-16 JP JP26159998A patent/JP3973777B2/ja not_active Expired - Fee Related
- 1998-09-17 US US09/156,202 patent/US6069404A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0903787A3 (de) | 1999-12-08 |
| EP0903787A2 (de) | 1999-03-24 |
| JP3973777B2 (ja) | 2007-09-12 |
| DE19740909C2 (de) | 1999-07-01 |
| DE19740909A1 (de) | 1999-03-25 |
| US6069404A (en) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Blalack et al. | On-chip RF isolation techniques | |
| US7052939B2 (en) | Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications | |
| US6143614A (en) | Monolithic inductor | |
| JPH0236071B2 (ja) | ||
| US20060273395A1 (en) | Semiconductor device comprising an integrated circuit | |
| US6040604A (en) | Semiconductor component comprising an electrostatic-discharge protection device | |
| JP3973777B2 (ja) | マイクロウェーブトランジスタにおける雑音を低減するための装置および該装置の製造方法 | |
| US6909150B2 (en) | Mixed signal integrated circuit with improved isolation | |
| US5109266A (en) | Semiconductor integrated circuit device having high breakdown-voltage to applied voltage | |
| US10903345B2 (en) | Power MOSFET with metal filled deep sinker contact for CSP | |
| JPS5852347B2 (ja) | 高耐圧半導体装置 | |
| JPH0214549A (ja) | 複数個の回路の抵抗性基板分離を有する集積回路ダイ | |
| US7790602B1 (en) | Method of forming a metal interconnect with capacitive structures that adjust the capacitance of the interconnect | |
| JPS6269656A (ja) | 半導体装置 | |
| JPH0311107B2 (ja) | ||
| JP2004507113A (ja) | 半導体装置およびその製造方法 | |
| US7432551B2 (en) | SOI semiconductor device including a guard ring region | |
| JP2555890B2 (ja) | 半導体集積回路の入力保護装置 | |
| JPS6331941B2 (ja) | ||
| JP2638544B2 (ja) | 半導体集積回路 | |
| JPS61224348A (ja) | 半導体集積回路装置 | |
| JP2723724B2 (ja) | 半導体装置 | |
| JPH069208B2 (ja) | 半導体装置 | |
| JP2002118234A (ja) | 半導体装置 | |
| JPH0119271B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051118 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060215 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |