JPH11142473A - 電気的特性測定装置 - Google Patents

電気的特性測定装置

Info

Publication number
JPH11142473A
JPH11142473A JP9322254A JP32225497A JPH11142473A JP H11142473 A JPH11142473 A JP H11142473A JP 9322254 A JP9322254 A JP 9322254A JP 32225497 A JP32225497 A JP 32225497A JP H11142473 A JPH11142473 A JP H11142473A
Authority
JP
Japan
Prior art keywords
measured
semiconductor
characteristic measuring
configuration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9322254A
Other languages
English (en)
Inventor
Yoshiya Okazaki
祥也 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzuka Fuji Xerox Manufacturing Co Ltd
Original Assignee
Suzuka Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzuka Fuji Xerox Manufacturing Co Ltd filed Critical Suzuka Fuji Xerox Manufacturing Co Ltd
Priority to JP9322254A priority Critical patent/JPH11142473A/ja
Publication of JPH11142473A publication Critical patent/JPH11142473A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 膨大な接点数に相当する機械接点およびその
切換を不要にして、ON/OFF設定情報を記録し、誤
り無く再現することを可能にし、半導体素子に適合する
フィクスチャを個々に作成するための多大な費用と手間
を不要にすること。 【解決手段】 半導体素子の電気的特性測定を実施する
電気的特性測定装置において、時系列的に変化する入力
パルスを発生させるパルス発生手段1と、該パルス発生
手段1に接続された入力端子と被測定半導体素子に接続
された出力端子との接続関係を任意に設定できる接続関
係設定手段2と、上記配線経路を任意に設定するコンフ
ィグレーション手段3と、前記被測定半導体素子4を物
理的に着脱または一時固定する固定手段5と、前記接続
関係設定手段2に接続された前記固定手段5に固定され
た前記被測定半導体素子4の半導体特性を測定する測定
手段6とから成る電気的特性測定装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の電気
的特性測定を実施する電気的特性測定装置において、時
系列的に変化する入力パルスを発生させ、該パルス発生
手段に接続された入力端子と被測定半導体素子に接続さ
れた出力端子との接続関係を任意に設定し、該接続関係
設定手段に接続された前記被測定半導体素子の半導体特
性を測定する電気的特性測定装置に関するものである。
【0002】
【従来の技術】従来の電気的特性測定装置(特開平5−
322979、特開平6−342037)は、最近の半
導体素子特にデジタルICの例えば入出力電圧−電流特
性その他の電気的特性の測定を実施する場合、被測定体
である前記半導体素子への入力パルスの切換えをスイッ
チまたはリレー等機械接点機構によって実現するもので
あった。
【0003】
【発明が解決しようとする課題】半導体素子の発展に伴
いその機能も複雑化し、300ピンを越える多ピン半導
体素子も出現している。これら、多ピン半導体素子に対
応するオンオフを機械接点機構にて実現するには、膨大
な接点数に相当する機械接点が必要となり、機構上実現
するのは難しいとともに、又多ピン半導体素子それぞれ
に対応するスイッチ素子のON/OFF設定情報を記録
し、誤り無く再現するのは実用上極めて困難であるとい
う問題があった。
【0004】具体例として例えば40ピンのLSI素子
に汎用的に対応する為には、1,600個(40入力×
40出力)の機械接点が必要である。同様に、100ピ
ンのLSI素子には10,000個(100×100)
の機械接点が必要であり、実用的ではない。
【0005】前記半導体素子の機能の複雑化に伴い、目
的とする電気的特性を測定するためには、例えばパルス
を出力する装置を使用し、複数の測定点および測定点以
外の端子に対し多数の入力パルスを事前に入力した後、
該当測定端子を測定する作業が必要となる場合がある。
【0006】例えばCPUの事例においては、I/Oポ
ートの電気的特性を測定する目的のために、クロック入
力し、リセット動作を行い、I/Oポートのモードセッ
ト等の作業である。
【0007】パルス入力および目的とする電気的測定を
実現するためには、パターンジェネレータおよび測定装
置と被測定半導体素子間を、個々の被測定半導体素子毎
にパッケージおよび端子配列に併せて配線したソケット
とスイッチ要素を組み合わせた個々の専用測定用治具
(以下フィクスチャと表す)が必要である。昨今の半導
体技術の進歩は目覚ましく、日々数多くの半導体素子お
よびパッケージが市場に提供されている現状において、
パッケージおよび端子配列の異なるそれら半導体素子に
適合するフィクスチャを個々に作成するのは、多大な費
用と手間が必要となるという問題があった。
【0008】そこで本発明者は、半導体素子の電気的特
性測定を実施する電気的特性測定装置において、時系列
的に変化する入力パルスを発生させ、パルス発生手段に
接続された入力端子と被測定半導体素子に接続された出
力端子との接続関係を任意に設定し、前記被測定半導体
素子の半導体特性を測定するという本発明の技術的思想
に着眼し、さらに研究開発を重ねた結果、膨大な接点数
に相当する機械接点およびその切換を不要にして、ON
/OFF設定情報を記録し、誤り無く再現することを可
能にし、パッケージおよび端子配列の異なるそれら半導
体素子に適合するフィクスチャを個々に作成するための
多大な費用と手間を不要にするという目的を達成する本
発明に到達したものである。
【0009】
【課題を解決するための手段】本発明(請求項1に記載
の第1発明)の電気的特性測定装置は、半導体素子の電
気的特性測定を実施する電気的特性測定装置において、
時系列的に変化する入力パルスを発生させるパルス発生
手段と、該パルス発生手段に接続された入力端子と被測
定半導体素子に接続された出力端子との接続関係を任意
に設定できる接続関係設定手段と、該接続関係設定手段
に接続された前記被測定半導体素子の半導体特性を測定
する測定手段とから成るものである。
【0010】本発明(請求項2に記載の第2発明)の電
気的特性測定装置は、前記第1発明において、前記接続
関係設定手段が、プログラムに従い入力端子と出力端子
との接続関係である配線経路を任意に設定することがで
きるプログラマブル素子によって構成されているもので
ある。
【0011】本発明(請求項3に記載の第3発明)の電
気的特性測定装置は、前記第2発明において、上記配線
経路を任意に設定するコンフィグレーション手段を備え
ているものである。
【0012】本発明(請求項4に記載の第4発明)の電
気的特性測定装置は、前記第3発明において、前記コン
フィグレーション手段が、コンフィグレーションデータ
を収納するROMを備えたコンフィグレーション回路に
よって構成されているものである。
【0013】本発明(請求項5に記載の第5発明)の電
気的特性測定装置は、前記第4発明において、前記コン
フィグレーション回路が、前記ROMに収納されたコン
フィグレーションデータを用いて前記プログラマブル素
子を制御するコンフィグレーション制御回路を備えてい
るものである。
【0014】本発明(請求項6に記載の第6発明)の電
気的特性測定装置は、前記第5発明において、前記プロ
グラマブル素子が、プログラマブルスイッチング回路に
よって構成されているものである。
【0015】本発明(請求項7に記載の第7発明)の電
気的特性測定装置は、前記第6発明において、前記被測
定半導体素子を物理的に着脱または一時固定する固定手
段を備えているものである。
【0016】
【発明の作用および効果】上記構成より成る第1発明の
電気的特性測定装置は、半導体素子の電気的特性測定を
実施する電気的特性測定装置において、前記パルス発生
手段が時系列的に変化する入力パルスを発生し、前記接
続関係設定手段が該パルス発生手段に接続された入力端
子と被測定半導体素子に接続された出力端子との接続関
係を任意に設定し、前記測定手段が前記該接続関係設定
手段に接続された前記被測定半導体素子の半導体特性を
測定するので、膨大な接点数に相当する機械接点および
その切換を不要にするという効果を奏する。
【0017】上記構成より成る第2発明の電気的特性測
定装置は、前記第1発明において、前記接続関係設定手
段を構成する前記プログラマブル素子が、プログラムに
従い入力端子と出力端子との接続関係である配線経路を
任意に設定するので、膨大な接点数に相当する機械接点
およびその切換を不要にし、誤り無く再現することを可
能にするという効果を奏する。
【0018】上記構成より成る第3発明の電気的特性測
定装置は、前記第2発明において、前記コンフィグレー
ション手段が、プログラムに従い上記配線経路を任意に
設定および変更するので、フレキシブルであり、機械接
点およびその切換を不要にするという効果を奏する。
【0019】上記構成より成る第4発明の電気的特性測
定装置は、前記第3発明において、前記コンフィグレー
ション回路が備える前記ROMによって収納されている
前記コンフィグレーションデータを用いて上記配線経路
を任意に設定および変更するので、ON/OFF設定情
報を記録し、誤り無く再現することを可能にするという
効果を奏する。
【0020】上記構成より成る第5発明の電気的特性測
定装置は、前記第4発明において、前記コンフィグレー
ション回路が備える前記コンフィグレーション制御回路
が、前記ROMに収納されたコンフィグレーションデー
タを用いて前記プログラマブル素子を制御するので、上
記配線経路の最適設定および変更を可能にするという効
果を奏する。
【0021】上記構成より成る第6発明の電気的特性測
定装置は、前記第5発明において、前記プログラマブル
素子が、プログラマブルスイッチング回路によって構成
されているので、記録された前記ON/OFF設定情報
により、前記プログラマブルスイッチング回路のオンオ
フを誤り無く再現することを可能にするという効果を奏
する。
【0022】上記構成より成る第7発明の電気的特性測
定装置は、前記第6発明において、前記被測定半導体素
子を物理的に着脱または一時固定する固定手段を備えて
いるので、パッケージおよび端子配列の異なる各半導体
素子に適合するフィクスチャを個々に作成するための多
大な費用と手間を不要にするという効果を奏する。
【0023】
【発明の実施の形態】以下本発明の実施の形態につき、
図面を用いて説明する。
【0024】(第1実施形態)本第1実施形態の電気的
特性測定装置は、図1ないし図10に示されるように半
導体素子の電気的特性測定を実施する電気的特性測定装
置において、時系列的に変化する入力パルスを発生させ
るパルス発生手段1と、該パルス発生手段1に接続され
た入力端子と被測定半導体素子に接続された出力端子と
の接続関係を任意に設定できる接続関係設定手段2と、
上記配線経路を任意に設定するコンフィグレーション手
段3と、前記被測定半導体素子4を物理的に着脱または
一時固定する固定手段5と、前記接続関係設定手段2に
接続された前記固定手段5に固定された前記被測定半導
体素子4の半導体特性を測定する測定手段6とから成る
ものである。
【0025】パルス発生手段1は、前記被測定半導体素
子4の電気的特性時に事前に必要となる時系列的に変化
する多数の入力パルスを発生する例えばヒューレット
パッカード社(HP社)のHP16522A等を使用し
たパルスジェネレータ10によって構成される。
【0026】接続関係設定手段2は、プログラムに従い
入力端子と出力端子との接続関係である配線経路を任意
に設定することができるプログラマブル素子によって構
成され、前記プログラマブル素子が、プログラマブルス
イッチング回路20によって構成されている。
【0027】前記プログラマブルスイッチング回路20
は、前記パルスジェネレータ10の出力端子と前記被測
定半導体素子4のパターン入力すべき入力端子を接続す
る回路構成であり、アイ キューブ社(I−Cube,
Inc,)の半導体プログラマブルスイッチマトリック
ス素子IQ320等を使用する。
【0028】前記コンフィグレーション手段3は、コン
フィグレーションデータを収納するROM31と、該R
OM31に収納されたコンフィグレーションデータを用
いて前記プログラマブル素子を制御するコンフィグレー
ション制御回路32を備えたコンフィグレーション回路
30によって構成されている。
【0029】前記コンフィグレーション回路30は、前
記被測定半導体素子4と前記パルスジェネレータ10の
出力を接続する接続結線情報を、前記プログラマブルス
イッチング回路20に書き込み、設定を実施する回路構
成である。
【0030】前記コンフィグレーション回路30は、図
2に示されるように前記ROM31が、予めキー入力さ
れ図9および図10に示されるコンフィグレーションフ
ァイルがソフトウエアに従いROMのデータ形式である
機械言語に変換されたオブジェクトコードとして格納さ
れているUVEPROMによって構成され、前記コンフ
ィグレーション制御回路32が、発振器321と該発振
器321と前記UVEPROMに接続されたプログラマ
ブル・ロジック・デバイス322によって構成されてい
る。
【0031】前記固定手段5は、図1および図7に示さ
れるように前記プログラマブル・ロジック・デバイス3
22に接続され、前記被測定半導体素子4を物理的に着
脱出来るソケット50によって構成されている。
【0032】前記被測定半導体素子4の具体例として、
測定対象例として同形状で入出力端子配列、機能の異な
る図3ないし図6のピン配列およブロック図に示される
東芝製のTMP82C55のPC7端子出力特性測定お
よびTMP82C79のIRQ端子出力特性測定によっ
て例示する。
【0033】上記測定対象である2例の出力特性測定を
実施する為には、それぞれのLSI素子の機能設定(モ
ード設定)を実施しなければならない。その為には、そ
れぞれの入力端子(別紙1−C 計14本、別紙1−D
計24本)に時系列的に変化するデジタル信号を入力
する事が必要である。同デジタル信号を時系列的にどの
様に与えるべきかは、各LSI素子毎に同メーカーより
規定されているので、それに従って実施するものであ
る。
【0034】すなわち、ステップ10において図9およ
び図10のソースリスト中に示されるようにP0ないし
P39端子が、パルスジェネレータ10からの出力が入
力される入力端子となるように設定される。
【0035】また、ステップ11において図9および図
10のソースリストに示されるようにP40ないしP7
9端子が、パルスジェネレータ10からの出力が前記被
測定半導体素子4の入力端子へ入力されるように設定さ
れる。
【0036】さらにステップ16ないしステップ30ま
たはステップ41において、前記設定した入力端子にお
ける結線情報が示され、例えば図9におけるステップ1
6において、図8に示されるように端子P0とP34端
子の交点のスイッチがオンになり結線されるすなわち前
記端子P0に接続されたパルスジェネレータ10の1端
子とP34端子のD0が結線されることになる。
【0037】また図10におけるステップ16におい
て、図8に示されるように端子P0とP12端子の交点
のスイッチがオンになり結線されるすなわち前記端子P
0に接続されたパルスジェネレータ10の1端子とP1
2端子のDB0が結線されることになる。
【0038】上述したように、出力特性測定を実施する
為に必要となるそれぞれのLSI素子の機能設定を実現
する為に、パルスジェネレータ装置10より出力される
デジタル信号を、任意の被測定LSI素子の入力端子に
容易に間違える事無く接続することである。
【0039】前記測定手段6を構成する半導体特性測定
装置60は、前記被測定半導体素子の電気的特性測定を
実施する測定装置であり、例えばHP社 HP4155
A半導体パラメータアナライザ等を使用することができ
る。
【0040】上記構成より成る第1実施形態における測
定作業の実施内容について、以下に述べる。すなわち、
対象となる前記被測定半導体素子4の電気的特性を実施
する手順の概要である。
【0041】先ず前記被測定半導体素子4を、前記被測
定半導体素子用ソケット5に装着する。次に前記コンフ
ィグレーション回路3を動作させ、前記プログラマブル
スイッチング回路20の配線経路を設定し、前記パルス
ジェネレータ10の出力と前記被測定半導体素子4の入
力端子を接続する。
【0042】前記被測定半導体4の被測定点に、前記電
気的特性測定装置6の測定用プローブを接続した後、前
記パルスジェネレータ10を動作させ、前記被測定半導
体素子4に測定するために必要となるパターンデータを
入力して、前記被測定半導体4の被測定点より、目的と
なる電気的特性を測定するものである。
【0043】上記作用を奏する第1実施形態の電気的特
性測定装置は、前記プログラマブルスイッチング回路2
0に本例I−Cube,Inc,IQ320のような半
導体素子にて構成することにより、上述した従来の機械
的リレー回路を廃止することが出来るため、膨大な接点
数に相当する機械接点およびその切換を不要にするとい
う効果を奏する。
【0044】また前記プログラマブルスイッチング回路
20のON/OFFコンフィグレーション設定情報を、
図9および図10に示されるようにデータファイルにて
管理出来る為、その管理が大変容易であり、誤り無く瞬
時に設定する事が出来るという効果を奏する。
【0045】さらに上述した本実施形態では、説明を簡
素化する為に、比較的端子数の少ない素子にて説明した
が、例えば300ピンを越える多ピンの半導体素子に於
いても、前記図2に示される回路例及び回路構成にて容
易に対応する事が出来る。すなわち、前記プログラマブ
ルスイッチング回路20を構成する1個のIQ320
で、最大320入出力ピンを持つ半導体素子迄対応可能
であり、又同回路を並べていけば事実上被測定半導体素
子の端子数に制限無く対応する事が出来る。
【0046】また第1実施形態の電気的特性測定装置
は、上記回路構成および上記作業内容の通り、デジタル
LSI等の事前にパルス入力の必要な前記被測定半導体
素子4の電気的特性測定について、個々の半導体素子毎
にフィクスチャを用意することなく、フィクスチャを共
用することのできる汎用フィクスチャを実現することが
出来るため、フィクスチャ作成費用および手間を大幅に
削減させることが出来る。
【0047】さらに、前記被測定対象半導体素子4のパ
ッケージが異なる場合でも、上記例の被測定半導体素子
用ソケットブッシユを着脱式に構成し、プログラマブル
スイッチング回路20、同ソケット部間の接続経路を標
準化することにより、被測定対象半導体素子毎のパッケ
ージ毎の違いを容易に吸収することが出来る。
【0048】またLSI素子の入出力端子配列は、同一
形状、同一端子数であっても各LSI素子毎にLSIメ
ーカーの方で規定されており一律ではない。よって、前
記被測定素子4の電気的特性測定を実現する為には、各
被測定素子(LSI)4毎に、被測定LSI素子4の機
能設定を実施する目的で使用されるパルスジェネレータ
装置10の各出力端子と、被測定LSI素子4の各入力
端子を結線する図1において破線で包囲されたフィクス
チャ(結線接触回路及びICソケット等その機構)が必
要となる。
【0049】しかし、従来のように前記フィクスチャを
被測定LSI素子4毎に用意することは、検査コスト面
で大変不利である。そこで、結線を任意に変更出来るプ
ログラマブルスイッチング回路20を使用すれば、結線
状態を任意に変更出来る為、同一形状、同一端子数の被
測定対象素子であれば、被測定対象素子毎に被測定対象
素子の入出力に1つのフィクスチャで実現する事が出来
る為、検査コストを大幅に低減させるとともに、フィク
スチャ本体の信頼性を著しく向上させることが出来る効
果がある。
【0050】半導体素子の発展に伴い、その機能も複雑
化し、300ピンを越える多ピン半導体素子も出現して
いる。これら、多ピン半導体素子に対応するスイッチ回
路の切換を機械接点機構にて実現するには、膨大な接点
数に相当する機械接点が必要となり、機構上実現するの
は難しい。又、多ピン半導体素子それぞれに対応するス
イッチ素子のON/OFF設定情報を記録し、誤り無く
再現するのは実務上極めて困難である。
【0051】具体例として、本例である40ピンのLS
I素子に汎用的に対応する為には、1,600個(40
入力×40出力)の機械接点が必要である。同様に、1
00ピンのLSI素子には10,000個(100×1
00)のスイッチ、リレー等の機械接点が必要であり、
実現は事実上不可能である。本第1実施形態において
は、従来技術の上記欠点を排し、現行及び1000ピン
を越えると推定されている多ピン半導体素子にも対応出
来るスイッチの切換を可能にし、プログラマブルスイッ
チ回路の提供を可能にするものである。
【0052】(第2実施形態)本第2実施形態の電気的
特性測定装置は、図11ないし図14に示されるように
被測定対象素子をモトローラ製の同形状である多数のナ
ンド回路より成るMC74HC00および多数のノア回
路より成るMC74HC02に変更した相違点であり、
基本的回路は同様であり以下相違点を中心に説明する。
【0053】図11は、プログラマブルスイッチング回
路の原理を説明するための説明図で、丸印(○)は、一
方の端子に接続するリード線と他方の端子に接続するリ
ード線との交点に配設されたスイッチを示す。図11お
よびず12において、説明を簡略化する為に、測定対象
ICの1〜3番ピンに代表的に着目しているが、全ピン
同様の考え方で構成されている。
【0054】PG1出力〜PG3出力は、パルスジェネ
レータ装置10の出力部に接続されている。被測定対象
素子であるIC4に対応するIC1pin〜3pin
は、測定対象素子が着脱可能なICソケット等5を介し
て被測定対象IC4の1〜3番ピンに接続される。
【0055】プログラマブルスイッチング回路20は、
図11に示されるように任意の番号のパルスジェネレー
タ10の出力と任意の番号の被測定対象素子であるIC
4のピン番号に接続出来る機能を有する。
【0056】次に上述した2例の被測定対象素子として
の具体例素子の測定について述べる。前記MC74HC
00の場合において、入力ピンは1、2番ピン、出力ピ
ン(測定対象ピン)は3番ピンであるので、プログラマ
ブルスイッチング回路20は以下例の様に設定され測定
される。
【0057】スイッチ番号1、2はON(接続)であ
り、その他はOFF(開放)である。測定出力端子であ
るIC3番ピンに半導体特性測定装置(図示せず)を接
続する。被測定素子MC74HC00をソケットに装着
される。図13に示されるようにパルスジェネレータ装
置10の端子PG1、PG2より信号が入力され、測定
出力端子であるIC3番ピンより、半導体特性が測定さ
れる。
【0058】前記MC74HC02の場合において、入
力ピンは2、3番ピンであり、出力ピン(測定対象ピ
ン)は1番ピンであるので、プログラマブルスイッチン
グ回路20は以下例の様に設定され測定される。
【0059】スイッチ番号3、5ON(接続)であり、
その他はOFF(開放)である。測定出力端子であるI
C1番ピンに半導体特性測定装置(図示せず)を接続す
る。前記被測定素子MC74HC02をソケットに装着
される。図14に示されるようにパルスジェネレータ装
置10の端子PG1、PG2より信号が入力され、測定
出力端子であるIC3番ピンより、半導体特性が測定さ
れる。
【0060】本第2実施形態の電気的特性測定装置は、
上述の通り前記プログラマブルスイッチング回路20を
使用すれば、同一形状、同一ピン数の被測定対象素子で
あれば、被測定対象素子毎に被測定対象素子の入出力に
対応して結線されたフィクスチャ(結線接触回路及びI
Cソケット等その機構)を用意せず、同一形状、同一ピ
ン数毎に1つのフィクスチャで実現する事が出来る効果
を奏する。
【0061】本第2実施形態においては、従来技術の上
記欠点を排し、現行及び1000ピンを越えると推定さ
れている多ピン半導体素子にも対応出来るプログラマブ
ルスイッチ回路を提供することを可能にするという効果
を奏する。
【0062】またプログラマブルスイッチング回路20
のON/OFFコンフィグレーション(設定)情報をデ
ータファイルにて管理出来る為、その管理が大変容易で
あり、誤り無く瞬時に設定する事が出来る。
【0063】さらに本実施形態では、説明を簡素化する
為に、端子数の少ない素子にて説明したが、例えば30
0ピンを越える多ピンの半導体素子においても、上述し
た回路例及び回路構成にて容易に対応する事が出来る。
例えば、IQ320が1個で、最大320入出力ピンを
持つ半導体素子迄対応可能であり、同回路を並べていけ
ば、事実上被測定半導体素子の端子数に制限無く対応す
る事が出来る。
【0064】上述の実施形態および実施例は、説明のた
めに例示したもので、本発明としてはそれらに限定され
るものでは無く、特許請求の範囲、発明の詳細な説明お
よび図面の記載から当業者が認識することができる本発
明の技術的思想に反しない限り、変更および付加が可能
である。
【図面の簡単な説明】
【図1】本発明の第1実施形態の電気的特性測定装置を
示すブロック図である。
【図2】本第1実施形態装置のコンフィグレーション回
路を示すブロック図である。
【図3】本第1実施形態における一方の被測定対象素子
のピン接続図である。
【図4】本第1実施形態における一方の被測定対象素子
を示すブロック図である。
【図5】本第1実施形態における他方の被測定対象素子
のピン接続図である。
【図6】本第1実施形態における他方の被測定対象素子
を示すブロック図である。
【図7】本第1実施形態におけるプログラマブルスイッ
チ回路とソケットとの接続関係を示すブロック図であ
る。
【図8】本第1実施形態におけるプログラマブルスイッ
チ回路の動作原理を説明するための説明図である。
【図9】本第1実施形態における一方の被測定対象素子
用のコンフィグレーションファイルを示すソースリスト
である。
【図10】本第1実施形態における他方の被測定対象素
子用のコンフィグレーションファイルを示すソースリス
トである。
【図11】本発明の第2実施形態におけるプログラマブ
ルスイッチ回路の動作原理を説明するための説明図であ
る。
【図12】本第2実施形態におけるプログラマブルスイ
ッチ回路の接続関係を示すブロック図である。
【図13】本第2実施形態における一方の被測定対象素
子用のコンフィグレーションファイルを示すソースリス
トである。
【図14】本第2実施形態における他方の被測定対象素
子用のコンフィグレーションファイルを示すソースリス
トである。
【符号の説明】
1 パルス発生手段 2 接続関係設定手段 3 コンフィグレーション手段 4 被測定半導体素子 5 固定手段 6 測定手段

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の電気的特性測定を実施する
    電気的特性測定装置において、 時系列的に変化する入力パルスを発生させるパルス発生
    手段と、 該パルス発生手段に接続された入力端子と被測定半導体
    素子に接続された出力端子との接続関係を任意に設定で
    きる接続関係設定手段と、 該接続関係設定手段に接続された前記被測定半導体素子
    の半導体特性を測定する測定手段とから成ることを特徴
    とする電気的特性測定装置。
  2. 【請求項2】 請求項1において、 前記接続関係設定手段が、プログラムに従い入力端子と
    出力端子との接続関係である配線経路を任意に設定する
    ことができるプログラマブル素子によって構成されてい
    ることを特徴とする電気的特性測定装置。
  3. 【請求項3】 請求項2において、 上記配線経路を任意に設定するコンフィグレーション手
    段を備えていることを特徴とする電気的特性測定装置。
  4. 【請求項4】 請求項3において、 前記コンフィグレーション手段が、コンフィグレーショ
    ンデータを収納するROMを備えたコンフィグレーショ
    ン回路によって構成されていることを特徴とする電気的
    特性測定装置。
  5. 【請求項5】 請求項4において、 前記コンフィグレーション回路が、前記ROMに収納さ
    れたコンフィグレーションデータを用いて前記プログラ
    マブル素子を制御するコンフィグレーション制御回路を
    備えていることを特徴とする電気的特性測定装置。
  6. 【請求項6】 請求項5において、 前記プログラマブル素子が、プログラマブルスイッチン
    グ回路によって構成されていることを特徴とする電気的
    特性測定装置。
  7. 【請求項7】 請求項6において、 前記被測定半導体素子を物理的に着脱または一時固定す
    る固定手段を備えていることを特徴とする電気的特性測
    定装置。
JP9322254A 1997-11-07 1997-11-07 電気的特性測定装置 Pending JPH11142473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9322254A JPH11142473A (ja) 1997-11-07 1997-11-07 電気的特性測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9322254A JPH11142473A (ja) 1997-11-07 1997-11-07 電気的特性測定装置

Publications (1)

Publication Number Publication Date
JPH11142473A true JPH11142473A (ja) 1999-05-28

Family

ID=18141613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9322254A Pending JPH11142473A (ja) 1997-11-07 1997-11-07 電気的特性測定装置

Country Status (1)

Country Link
JP (1) JPH11142473A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179144A (ja) * 2004-12-24 2006-07-06 Fujitsu Ltd Icの高速試験方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179144A (ja) * 2004-12-24 2006-07-06 Fujitsu Ltd Icの高速試験方法及び装置

Similar Documents

Publication Publication Date Title
TWI407120B (zh) 路由探針卡上信號的可程式裝置
TWI472780B (zh) 半導體裝置測試系統
JPH01501033A (ja) 素早い注文設計及び独特な試験能力の為の集積回路パッケージ形式
JP5100645B2 (ja) 試験装置および試験モジュール
JP2010540935A (ja) シリアル制御インテリジェントスイッチを使用してデバイスをテストするための方法及び装置
JPS6267474A (ja) 半導体試験装置
WO2003052767A1 (fr) Appareil destine a tester des semi-conducteurs
JP2002236143A (ja) 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法
JPH11142473A (ja) 電気的特性測定装置
JPH09145788A (ja) Icテストシステム
JP4247076B2 (ja) 基板検査システム、及び基板検査方法
JP2004069650A (ja) 変換装置
US11226372B2 (en) Portable chip tester with integrated field programmable gate array
JPH11161511A (ja) 電気的特性測定装置
JP3604875B2 (ja) 階層構造を有するプリント基板
JPH10253714A (ja) 電子部品の測定装置及びこの測定装置を用いた電子部品の測定方法
JPH11194953A (ja) 電気的特性測定装置
JP3570749B2 (ja) 多面取り基板の配線試験装置及び方法
CN220040663U (zh) 测试装置及测试机箱
JPH0349248A (ja) Lsiソケット
JPH04352445A (ja) Icテスタ用テストヘッド
JP2008122310A (ja) デバイステスタ、タイミング校正方法
JP2004226159A (ja) バーンインテスト用アダプタおよびバーンインテスト装置
JPH1026655A (ja) Lsiの試験装置
JPH05341014A (ja) 半導体モジュール装置、半導体モジュール単体及び試験方法