JPH11125833A - マトリクス基板と液晶表示装置と投写型液晶表示装置 - Google Patents
マトリクス基板と液晶表示装置と投写型液晶表示装置Info
- Publication number
- JPH11125833A JPH11125833A JP9292463A JP29246397A JPH11125833A JP H11125833 A JPH11125833 A JP H11125833A JP 9292463 A JP9292463 A JP 9292463A JP 29246397 A JP29246397 A JP 29246397A JP H11125833 A JPH11125833 A JP H11125833A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- conductive
- crystal display
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133526—Lenses, e.g. microlenses or Fresnel lenses
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/1336—Illuminating devices
- G02F1/133621—Illuminating devices providing coloured light
- G02F1/133623—Inclined coloured light beams
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 開口率が高く、しかも画素電位を安定的に固
定し、液晶にかかる電圧を精密に制御し、良質な画質を
得ることができる、反射型液晶表示装置を提供すること
を課題とする。 【解決手段】 実質的な平坦な面を有し画素を構成する
導電性部材を、基板上に複数個配してなる反射型液晶表
示装置において、上記導電性部材同士を絶縁分離する非
導電性膜を有し、該非導電性膜による導電性部材間距離
を導電性部材表面側が反対側よりも幅が狭いことを特徴
とする。また、上記導電性部材同士を絶縁分離する非導
電性膜を有し、該非導電性膜による導電性部材間距離を
導電性部材表面側が最も幅が狭く、反対側が幅が広いこ
とをを特徴とする。さらに、導電性部材間の非導電性膜
の高さＨ、導電性部材間距離Ｌの比Ｈ／Ｌは概ね０．２
以上で１以下であることを特徴とする。
定し、液晶にかかる電圧を精密に制御し、良質な画質を
得ることができる、反射型液晶表示装置を提供すること
を課題とする。 【解決手段】 実質的な平坦な面を有し画素を構成する
導電性部材を、基板上に複数個配してなる反射型液晶表
示装置において、上記導電性部材同士を絶縁分離する非
導電性膜を有し、該非導電性膜による導電性部材間距離
を導電性部材表面側が反対側よりも幅が狭いことを特徴
とする。また、上記導電性部材同士を絶縁分離する非導
電性膜を有し、該非導電性膜による導電性部材間距離を
導電性部材表面側が最も幅が狭く、反対側が幅が広いこ
とをを特徴とする。さらに、導電性部材間の非導電性膜
の高さＨ、導電性部材間距離Ｌの比Ｈ／Ｌは概ね０．２
以上で１以下であることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は液晶を用いて画像、
文字等を表示する液晶表示装置に関する。本発明は、液
晶を用いて画像・文字などを表示する液晶装置及びこれ
を用いた表示装置に関し、特に、液晶素子の表示のため
に液晶パネルへのアナログ入力線とアナログスイッチと
を特徴とする液晶表示装置及び投写型液晶表示装置に関
する。
文字等を表示する液晶表示装置に関する。本発明は、液
晶を用いて画像・文字などを表示する液晶装置及びこれ
を用いた表示装置に関し、特に、液晶素子の表示のため
に液晶パネルへのアナログ入力線とアナログスイッチと
を特徴とする液晶表示装置及び投写型液晶表示装置に関
する。
【０００２】
【従来の技術】近年の情報通信時代に応じて、情報を表
示する必要性が益々増大している。そんな時に、画像情
報でコミュニケーションをとる表示装置の重要性がます
ます増加している。なかでも、液晶表示装置は、薄型で
低消費電力のために注目されており、半導体産業になら
ぶ基幹産業にまで成長している。液晶表示装置は、現
在、１２インチサイズのノートサイズのパソコンに主に
使用されている。そして、将来は、パソコンのみでな
く、ワークステーションや家庭用のテレビとして、さら
に画面サイズの大きい液晶表示装置が使用されると考え
られる。しかし、画面サイズの大型化にともない、製造
装置が高価になるばかりでなく、大画面を駆動するため
には、電気的に厳しい特性が要求される。このため、画
面サイズの大型化とともに、製造コストがサイズの２〜
３乗に比例するなど急激に増大する。
示する必要性が益々増大している。そんな時に、画像情
報でコミュニケーションをとる表示装置の重要性がます
ます増加している。なかでも、液晶表示装置は、薄型で
低消費電力のために注目されており、半導体産業になら
ぶ基幹産業にまで成長している。液晶表示装置は、現
在、１２インチサイズのノートサイズのパソコンに主に
使用されている。そして、将来は、パソコンのみでな
く、ワークステーションや家庭用のテレビとして、さら
に画面サイズの大きい液晶表示装置が使用されると考え
られる。しかし、画面サイズの大型化にともない、製造
装置が高価になるばかりでなく、大画面を駆動するため
には、電気的に厳しい特性が要求される。このため、画
面サイズの大型化とともに、製造コストがサイズの２〜
３乗に比例するなど急激に増大する。
【０００３】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示する前面又は背
面プロジェクション（投影）方式が注目されている。こ
れは、半導体の微細化にともない、性能やコストが良く
なるスケーリング則と同様に、サイズを小さくして、特
性を向上させ、同時に、低コスト化も図ることができる
からである。これらの点から、液晶表示パネルをＴＦＴ
型としたとき、小型で十分な駆動力を有するＴＦＴが要
求され、ＴＦＴもアモルファスＳｉを用いたものから多
結晶Ｓｉを用いたものに移行しつつある。通常のテレビ
に使われるＮＴＳＣ規格などの解像度レベルの映像信号
は、あまり高速の処理を必要としない。
製し、光学的に液晶画像を拡大して表示する前面又は背
面プロジェクション（投影）方式が注目されている。こ
れは、半導体の微細化にともない、性能やコストが良く
なるスケーリング則と同様に、サイズを小さくして、特
性を向上させ、同時に、低コスト化も図ることができる
からである。これらの点から、液晶表示パネルをＴＦＴ
型としたとき、小型で十分な駆動力を有するＴＦＴが要
求され、ＴＦＴもアモルファスＳｉを用いたものから多
結晶Ｓｉを用いたものに移行しつつある。通常のテレビ
に使われるＮＴＳＣ規格などの解像度レベルの映像信号
は、あまり高速の処理を必要としない。
【０００４】このため、ＴＦＴのみでなく、シフトレジ
スタもしくはデコーダといった周辺駆動回路まで多結晶
Ｓｉで製造して、表示領域と周辺駆動回路が一体構造に
なった液晶表示装置ができる。しかし、多結晶Ｓｉで
も、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解像度
レベルの大きい高品位テレビや、コンピュータの解像度
規格でいうＸＧＡ（eXtended Graphics Array）、ＳＸ
ＧＡ（Super eXtended Graphics Array）クラスの表示
を実現しようとすると、シフトレジスタなどは複数に分
割配置せざるを得ない。この場合、分割のつなぎ目に相
当する表示領域にゴーストと呼ばれるノイズが発生し、
その問題を解決する対策がこの分野では望まれている。
スタもしくはデコーダといった周辺駆動回路まで多結晶
Ｓｉで製造して、表示領域と周辺駆動回路が一体構造に
なった液晶表示装置ができる。しかし、多結晶Ｓｉで
も、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解像度
レベルの大きい高品位テレビや、コンピュータの解像度
規格でいうＸＧＡ（eXtended Graphics Array）、ＳＸ
ＧＡ（Super eXtended Graphics Array）クラスの表示
を実現しようとすると、シフトレジスタなどは複数に分
割配置せざるを得ない。この場合、分割のつなぎ目に相
当する表示領域にゴーストと呼ばれるノイズが発生し、
その問題を解決する対策がこの分野では望まれている。
【０００５】また一方、多結晶Ｓｉの一体構造の表示装
置より、駆動力が極めて高い単結晶Ｓｉ基板を用いる表
示装置も注目を集めている。この場合、周辺駆動回路の
トランジスタの駆動力は申し分ないので、上述したよう
な分割駆動をする必要はない。このため、ノイズなどの
問題は解決できる。
置より、駆動力が極めて高い単結晶Ｓｉ基板を用いる表
示装置も注目を集めている。この場合、周辺駆動回路の
トランジスタの駆動力は申し分ないので、上述したよう
な分割駆動をする必要はない。このため、ノイズなどの
問題は解決できる。
【０００６】これらの多結晶Ｓｉでも、単結晶Ｓｉで
も、ＴＦＴのドレインと反射電極とを接続して、反射電
極と透明な共通電極との間に液晶を挟持して反射型液晶
素子を形成し、さらに同一半導体基板上にその液晶素子
を走査するための水平・垂直シフトレジスタを形成した
反射型液晶装置が提供できる。
も、ＴＦＴのドレインと反射電極とを接続して、反射電
極と透明な共通電極との間に液晶を挟持して反射型液晶
素子を形成し、さらに同一半導体基板上にその液晶素子
を走査するための水平・垂直シフトレジスタを形成した
反射型液晶装置が提供できる。
【０００７】
【発明が解決しようとする課題】本出願人は、上記多結
晶Ｓｉ及び単結晶Ｓｉを半導体基板とした反射型液晶装
置の製造方法について、特願平７−１８６４７３号を出
願している。該出願は以下の目的と解決手段と実施例を
内包している。
晶Ｓｉ及び単結晶Ｓｉを半導体基板とした反射型液晶装
置の製造方法について、特願平７−１８６４７３号を出
願している。該出願は以下の目的と解決手段と実施例を
内包している。
【０００８】その目的として、従来の液晶画素の画素電
極に光が入射すると、表面の凹凸によって入射光が四方
八方に散乱され、光の反射効率が非常に小さくなり、ま
た、この表面凹凸は液晶実装工程の配向膜ラビング工程
において、配向不良の原因となり、その結果、液晶の配
向不良を引き起こし、コントラストの低下により表示画
像の画質を悪化され、また、各画素電極間の溝の部分は
ラビングされないため、液晶配向不良の原因になると同
時に、表面凹凸と相俟って、画素電極間の横方向電界を
発生し、輝線の原因となる。この輝線の発生は、表示画
像のコントラストを著しく悪化させ、画質が低下するの
で、本出願の目的は、上記問題を解決し、画素電極表面
の凹凸をなくし、該凹凸に由来する配向不良や乱反射を
防止し、高画質な表示を行なう液晶表示装置とその製造
方法を提供することにある。
極に光が入射すると、表面の凹凸によって入射光が四方
八方に散乱され、光の反射効率が非常に小さくなり、ま
た、この表面凹凸は液晶実装工程の配向膜ラビング工程
において、配向不良の原因となり、その結果、液晶の配
向不良を引き起こし、コントラストの低下により表示画
像の画質を悪化され、また、各画素電極間の溝の部分は
ラビングされないため、液晶配向不良の原因になると同
時に、表面凹凸と相俟って、画素電極間の横方向電界を
発生し、輝線の原因となる。この輝線の発生は、表示画
像のコントラストを著しく悪化させ、画質が低下するの
で、本出願の目的は、上記問題を解決し、画素電極表面
の凹凸をなくし、該凹凸に由来する配向不良や乱反射を
防止し、高画質な表示を行なう液晶表示装置とその製造
方法を提供することにある。
【０００９】またその課題を解決する手段として、本出
願の液晶表示装置は、各画素毎にスイッチングトランジ
スタを配したアクティブマトリクス基板と、対向電極基
板間に液晶を挟持してなるアクティブマトリスク型の液
晶表示装置であって、全画素電極表面が同一平面でアク
ティブマトリクス基板に対して平行に位置し、各画素電
極の側壁の少なくとも一部が絶縁物に接していることを
特徴とする。本出願人は、ケミカルメカニカルポリシン
グ（Chemical Mechanical Polishing、以下「ＣＭＰ」
と記す）を利用することにより、画素電極表面を研磨に
よって形成するため、該画素電極表面が鏡面状に平滑に
形成されると同時に、全画素電極表面を同一平面に形成
することができる。さらに、絶縁層を形成した上に画素
電極層を形成、或いは、ホールを形成した画素電極層上
に絶縁層を成膜し、上記研磨工程を行なうことにより、
画素電極間が絶縁層により良好に埋められ、殆ど凹凸が
なくなる。よって、該凹凸によって生じた乱反射や配向
不良が防止され、高画質な画像表示が可能となる。
願の液晶表示装置は、各画素毎にスイッチングトランジ
スタを配したアクティブマトリクス基板と、対向電極基
板間に液晶を挟持してなるアクティブマトリスク型の液
晶表示装置であって、全画素電極表面が同一平面でアク
ティブマトリクス基板に対して平行に位置し、各画素電
極の側壁の少なくとも一部が絶縁物に接していることを
特徴とする。本出願人は、ケミカルメカニカルポリシン
グ（Chemical Mechanical Polishing、以下「ＣＭＰ」
と記す）を利用することにより、画素電極表面を研磨に
よって形成するため、該画素電極表面が鏡面状に平滑に
形成されると同時に、全画素電極表面を同一平面に形成
することができる。さらに、絶縁層を形成した上に画素
電極層を形成、或いは、ホールを形成した画素電極層上
に絶縁層を成膜し、上記研磨工程を行なうことにより、
画素電極間が絶縁層により良好に埋められ、殆ど凹凸が
なくなる。よって、該凹凸によって生じた乱反射や配向
不良が防止され、高画質な画像表示が可能となる。
【００１０】さらにその一実施例として、図３３及び図
３４を参照しつつ説明する。第１の実施例として、反射
型の液晶表示装置について説明する。そのアクティブマ
トリクス基板の製造工程及び液晶素子の断面図を図３
３，図３４に示す。以下、順を追って本実施例を詳細に
説明する。尚、図３３，図３４には画素部を示している
が、画素部形成工程と同時に、画素部のスイッチングト
ランジスタを駆動するためのシフトレジスタ等周辺駆動
回路も同一基板上に形成することができる。
３４を参照しつつ説明する。第１の実施例として、反射
型の液晶表示装置について説明する。そのアクティブマ
トリクス基板の製造工程及び液晶素子の断面図を図３
３，図３４に示す。以下、順を追って本実施例を詳細に
説明する。尚、図３３，図３４には画素部を示している
が、画素部形成工程と同時に、画素部のスイッチングト
ランジスタを駆動するためのシフトレジスタ等周辺駆動
回路も同一基板上に形成することができる。
【００１１】不純物濃度が１０15ｃｍ-3以下であるｎ形
シリコン半導体基板２０１を部分熱酸化し、ＬＯＣＯＳ
２０２を形成し、該ＬＯＣＯＳ２０２をマスクとしてボ
ロンをドーズ量１０12ｃｍ-2程度イオン注入し、不純物
濃度１０16ｃｍ-3程度のｐ形不純物領域であるＰＷＬ２
０３を形成する。この基板２０１を再度熱酸化し、酸化
膜厚１０００オングストローム以下のゲート酸化膜２０
４を形成する（図３３（ａ））。
シリコン半導体基板２０１を部分熱酸化し、ＬＯＣＯＳ
２０２を形成し、該ＬＯＣＯＳ２０２をマスクとしてボ
ロンをドーズ量１０12ｃｍ-2程度イオン注入し、不純物
濃度１０16ｃｍ-3程度のｐ形不純物領域であるＰＷＬ２
０３を形成する。この基板２０１を再度熱酸化し、酸化
膜厚１０００オングストローム以下のゲート酸化膜２０
４を形成する（図３３（ａ））。
【００１２】その後、リンを１０20ｃｍ-3程度ドープし
たｎ形ポリシリコンからなるゲート電極２０５を形成し
た後、基板２０１全面にリンをドーズ量１０12ｃｍ-2程
度イオン注入し、不純物濃度１０16ｃｍ-3程度のｎ形不
純物領域であるＮＬＤ２０６を形成し、引き続き、パタ
ーニングされたフォトレジストをマスクとして、リンを
ドーズ量１０15ｃｍ-2程度イオン注入し、不純物濃度１
０19ｃｍ-3程度のソース、ドレイン領域２０７，２０
７′を形成する（図３３（ｂ））。
たｎ形ポリシリコンからなるゲート電極２０５を形成し
た後、基板２０１全面にリンをドーズ量１０12ｃｍ-2程
度イオン注入し、不純物濃度１０16ｃｍ-3程度のｎ形不
純物領域であるＮＬＤ２０６を形成し、引き続き、パタ
ーニングされたフォトレジストをマスクとして、リンを
ドーズ量１０15ｃｍ-2程度イオン注入し、不純物濃度１
０19ｃｍ-3程度のソース、ドレイン領域２０７，２０
７′を形成する（図３３（ｂ））。
【００１３】次に、基板２０１上全面に層間膜であるＰ
ＳＧ（PhosphoSilicate Glass：リンをドープした酸化
膜）２０８を形成した。このＰＳＧ２０８はＮＳＧ（No
ndope Silicate Glass）／ＢＰＳＧ（Boro-Phospho-Sil
icate Glass）や、ＴＥＯＳ（Tetraetoxy-Silane）で代
替することも可能である。ソース、ドレイン領域２０
７，２０７′の直上のＰＳＧ２０８にコンタクトホール
をパターニングし、スパッタリングによりＡｌを蒸着し
た後パターニングし、Ａｌ電極２０９を形成する（図３
３（ｃ））。このＡｌ電極２０９と、ソース、ドレイン
領域２０７，２０７′とのオーミックコンタクト特性を
向上させるために、Ｔｉ／ＴｉＮ等のバリアメタルを、
Ａｌ電極２０９とソース、ドレイン領域２０７，２０
７′との間に形成するのが望ましい。
ＳＧ（PhosphoSilicate Glass：リンをドープした酸化
膜）２０８を形成した。このＰＳＧ２０８はＮＳＧ（No
ndope Silicate Glass）／ＢＰＳＧ（Boro-Phospho-Sil
icate Glass）や、ＴＥＯＳ（Tetraetoxy-Silane）で代
替することも可能である。ソース、ドレイン領域２０
７，２０７′の直上のＰＳＧ２０８にコンタクトホール
をパターニングし、スパッタリングによりＡｌを蒸着し
た後パターニングし、Ａｌ電極２０９を形成する（図３
３（ｃ））。このＡｌ電極２０９と、ソース、ドレイン
領域２０７，２０７′とのオーミックコンタクト特性を
向上させるために、Ｔｉ／ＴｉＮ等のバリアメタルを、
Ａｌ電極２０９とソース、ドレイン領域２０７，２０
７′との間に形成するのが望ましい。
【００１４】基板２０１上全面にプラズマＳｉＮ２１０
を３０００オングストローム程度、続いてＰＳＧ２１１
を１００００オングストローム程度成膜する（図３３
（ｄ））。
を３０００オングストローム程度、続いてＰＳＧ２１１
を１００００オングストローム程度成膜する（図３３
（ｄ））。
【００１５】プラズマＳｉＮ２１０をドライエッチング
ストッパー層として、ＰＳＧ２１１を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
２０７′にコンタクトしているＡｌ電極２０９直上にス
ルーホール２１２をドライエッチングによりパターニン
グする（図３３（ｅ））。
ストッパー層として、ＰＳＧ２１１を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
２０７′にコンタクトしているＡｌ電極２０９直上にス
ルーホール２１２をドライエッチングによりパターニン
グする（図３３（ｅ））。
【００１６】基板２０１上にスパッタリング、或いはＥ
Ｂ（Electron Beam、電子線）蒸着により、画素電極２
１３を１００００オングストローム以上成膜する（図３
４（ｆ））。この画素電極２１３としては、Ａｌ，Ｔ
ｉ，Ｔａ，Ｗ等の金属膜、或いはこれら金属の化合物膜
を用いる。
Ｂ（Electron Beam、電子線）蒸着により、画素電極２
１３を１００００オングストローム以上成膜する（図３
４（ｆ））。この画素電極２１３としては、Ａｌ，Ｔ
ｉ，Ｔａ，Ｗ等の金属膜、或いはこれら金属の化合物膜
を用いる。
【００１７】画素電極２１３の表面をＣＭＰにより研磨
する（図３４（ｇ））。研磨量はＰＳＧ２１１厚を１０
０００オングストローム、画素電極厚をｘオングストロ
ームとした場合、ｘオングストローム以上、ｘ＋１００
００オングストローム未満である。
する（図３４（ｇ））。研磨量はＰＳＧ２１１厚を１０
０００オングストローム、画素電極厚をｘオングストロ
ームとした場合、ｘオングストローム以上、ｘ＋１００
００オングストローム未満である。
【００１８】上記の工程により形成されたアクティブマ
トリクス基板はその表面にさらに配向膜２１５を形成
し、その表面にラビング処理等配向処理を施し、スペー
サ（不図示）を介して対向基板と貼り合わせ、その間隙
に液晶２１４を注入して液晶素子とする（図３４
（ｈ））。本実施例において、対向基板は透明基板２２
０上にカラーフィルター２２１、ブラックマトリクス２
２２、ＩＴＯ等からなる共通電極２２３、及び配向膜２
１５′から構成されている。
トリクス基板はその表面にさらに配向膜２１５を形成
し、その表面にラビング処理等配向処理を施し、スペー
サ（不図示）を介して対向基板と貼り合わせ、その間隙
に液晶２１４を注入して液晶素子とする（図３４
（ｈ））。本実施例において、対向基板は透明基板２２
０上にカラーフィルター２２１、ブラックマトリクス２
２２、ＩＴＯ等からなる共通電極２２３、及び配向膜２
１５′から構成されている。
【００１９】以下、簡単に本例の反射型液晶素子の駆動
方法を説明する。基板２０１にオンチップで形成された
シフトレジスタ等の周辺回路により、ソース領域２０７
に信号電位を与え、それと同時にゲート電極２０５にゲ
ート電位を印加し、画素のスイッチングトランジスタを
オン状態にし、ドレイン領域２０７′に信号電荷を供給
する。信号電荷はドレイン領域２０７′と、ＰＷＬ２０
３との間に形成されるｐｎ接合の空乏層容量に蓄積さ
れ、Ａｌ電極２０９を介して画素電極２１３に電位を与
える。画素電極２１３の電位が所望の電位に達した時点
で、ゲート電極２０５の印加電位を切り、画素スイッチ
ングトランジスタをオフ状態にする。信号電荷は前述の
ｐｎ接合容量部に蓄積されているため、画素電極２１３
の電位は、次に画素スイッチングトランジスタが駆動さ
れるまで固定される。この固定された画素電極２１３の
電位が、図３４（ｈ）に示された基板２０１と対向基板
２２０との間に封入された液晶２１４を駆動する。
方法を説明する。基板２０１にオンチップで形成された
シフトレジスタ等の周辺回路により、ソース領域２０７
に信号電位を与え、それと同時にゲート電極２０５にゲ
ート電位を印加し、画素のスイッチングトランジスタを
オン状態にし、ドレイン領域２０７′に信号電荷を供給
する。信号電荷はドレイン領域２０７′と、ＰＷＬ２０
３との間に形成されるｐｎ接合の空乏層容量に蓄積さ
れ、Ａｌ電極２０９を介して画素電極２１３に電位を与
える。画素電極２１３の電位が所望の電位に達した時点
で、ゲート電極２０５の印加電位を切り、画素スイッチ
ングトランジスタをオフ状態にする。信号電荷は前述の
ｐｎ接合容量部に蓄積されているため、画素電極２１３
の電位は、次に画素スイッチングトランジスタが駆動さ
れるまで固定される。この固定された画素電極２１３の
電位が、図３４（ｈ）に示された基板２０１と対向基板
２２０との間に封入された液晶２１４を駆動する。
【００２０】本例のアクティブマトリクス基板は、図３
４（ｈ）から明らかなように、画素電極２１３表面が平
滑であり、且つ、隣接する画素電極間間隙に絶縁層が埋
め込まれているため、その上に形成される配向膜２１５
表面も平滑で凹凸がない。よって、従来上記凹凸によっ
て生じていた、入射光の散乱により光利用効率の低下、
ラビング不良によるコントラストの低下、画素電極間の
段差による横方向電界による輝線の発生が防止され、表
示画像の品質が向上する。
４（ｈ）から明らかなように、画素電極２１３表面が平
滑であり、且つ、隣接する画素電極間間隙に絶縁層が埋
め込まれているため、その上に形成される配向膜２１５
表面も平滑で凹凸がない。よって、従来上記凹凸によっ
て生じていた、入射光の散乱により光利用効率の低下、
ラビング不良によるコントラストの低下、画素電極間の
段差による横方向電界による輝線の発生が防止され、表
示画像の品質が向上する。
【００２１】
【発明が解決しようとする課題】しかしながら、上記出
願の反射型液晶表示装置において、隣接反射電極の電極
同士が容量結合で接続されているため、隣接反射電極間
の距離を小さくして、開口率を上げようとすると、反射
電極同士の容量が増加してしまう。したがって、隣接反
射電極の電位変化に対して、反射電極の電位変化量が大
きくなる（反射電極同士の容量と画素自身の保持容量と
の容量結合による）というトレードオフの関係があるこ
とがわかってきた。
願の反射型液晶表示装置において、隣接反射電極の電極
同士が容量結合で接続されているため、隣接反射電極間
の距離を小さくして、開口率を上げようとすると、反射
電極同士の容量が増加してしまう。したがって、隣接反
射電極の電位変化に対して、反射電極の電位変化量が大
きくなる（反射電極同士の容量と画素自身の保持容量と
の容量結合による）というトレードオフの関係があるこ
とがわかってきた。
【００２２】そこで本発明は、上記問題点を解決し、開
口率が高く、しかも画素電位を安定的に固定し、液晶に
かかる電圧を精密に制御し、良質な画質を得ることがで
きる、反射型液晶表示装置を提供することを目的とす
る。
口率が高く、しかも画素電位を安定的に固定し、液晶に
かかる電圧を精密に制御し、良質な画質を得ることがで
きる、反射型液晶表示装置を提供することを目的とす
る。
【００２３】
【課題を解決するための手段】本発明は、上記目的を達
成するべく、実質的な平坦な面を有し画素を構成する導
電性部材を、基板上に複数個配してなる反射型液晶表示
装置において、上記導電性部材同士を絶縁分離する非導
電性膜を有し、該非導電性膜による導電性部材間距離を
導電性部材表面側が反対側よりも幅が狭いことを特徴と
する。
成するべく、実質的な平坦な面を有し画素を構成する導
電性部材を、基板上に複数個配してなる反射型液晶表示
装置において、上記導電性部材同士を絶縁分離する非導
電性膜を有し、該非導電性膜による導電性部材間距離を
導電性部材表面側が反対側よりも幅が狭いことを特徴と
する。
【００２４】また、上記反射型液晶表示装置において、
上記導電性部材同士を絶縁分離する非導電性膜を有し、
該非導電性膜による導電性部材間距離を導電性部材表面
側が最も幅が狭く、反対側が幅が広いことをを特徴とす
る。また、上記反射型液晶表示装置において、導電性部
材間の非導電性膜の高さＨ、導電性部材間距離Ｌの比Ｈ
／Ｌは概ね０．２以上で１以下であることを特徴とす
る。さらに、上記反射型液晶表示装置において、上記導
電性部材同士を絶縁分離する側壁の非導電性膜Ａと、該
導電性部材の下に非導電性膜Ｂを介した導電性膜有し、
該側壁の非導電性膜Ａの誘電率は該導電性部材電極の下
の非導電性膜Ｂの誘電率より小さく、該側壁の非導電性
膜Ａの導電性部材電極間距離は該導電性部材電極の下の
非導電性膜Ｂの膜厚より大きいことを特徴とする。
上記導電性部材同士を絶縁分離する非導電性膜を有し、
該非導電性膜による導電性部材間距離を導電性部材表面
側が最も幅が狭く、反対側が幅が広いことをを特徴とす
る。また、上記反射型液晶表示装置において、導電性部
材間の非導電性膜の高さＨ、導電性部材間距離Ｌの比Ｈ
／Ｌは概ね０．２以上で１以下であることを特徴とす
る。さらに、上記反射型液晶表示装置において、上記導
電性部材同士を絶縁分離する側壁の非導電性膜Ａと、該
導電性部材の下に非導電性膜Ｂを介した導電性膜有し、
該側壁の非導電性膜Ａの誘電率は該導電性部材電極の下
の非導電性膜Ｂの誘電率より小さく、該側壁の非導電性
膜Ａの導電性部材電極間距離は該導電性部材電極の下の
非導電性膜Ｂの膜厚より大きいことを特徴とする。
【００２５】
［第１の実施形態］本発明の第１の実施形態を図１を基
に詳細に説明する。図１は本発明を用いた液晶プロジェ
クター装置に用いられる液晶パネルの画素部付近断面図
である。図１において、２が反射電極を表し、各画素は
側壁を非導電性膜Ａ（１）で囲まれそれぞれ絶縁分離さ
れている。３は反射電極下の非導電性膜Ｂで、さらに下
層に位置する導電性膜４と絶縁分離されている。図２に
本実施形態の斜視図を示す。反射電極２の電位は周辺の
画素電位が変化すると、それ自身の画素容量と周辺画素
との容量結合により、固定電位から変化する。図２によ
り、反射電極２の一個はこの上部に位置する液晶の１画
素を形成し、下部に位置する非導電性膜Ｂ３と共に隣接
画素間に非導電性膜Ａ１が介在し、その下部に導電性膜
４が配置される。る。
に詳細に説明する。図１は本発明を用いた液晶プロジェ
クター装置に用いられる液晶パネルの画素部付近断面図
である。図１において、２が反射電極を表し、各画素は
側壁を非導電性膜Ａ（１）で囲まれそれぞれ絶縁分離さ
れている。３は反射電極下の非導電性膜Ｂで、さらに下
層に位置する導電性膜４と絶縁分離されている。図２に
本実施形態の斜視図を示す。反射電極２の電位は周辺の
画素電位が変化すると、それ自身の画素容量と周辺画素
との容量結合により、固定電位から変化する。図２によ
り、反射電極２の一個はこの上部に位置する液晶の１画
素を形成し、下部に位置する非導電性膜Ｂ３と共に隣接
画素間に非導電性膜Ａ１が介在し、その下部に導電性膜
４が配置される。る。
【００２６】図３にその液晶表示装置の概略等価回路図
を示す。図において、８，９はそれぞれ水平及び垂直の
シフトレジスタで、水平ライン１２〜１４と、垂直ライ
ン１０，１１とで信号走査される。また、５は画素スイ
ッチで、ここではｎＭＯＳトランジスタで示されている
が、これに限ることなくｐＭＯＳトランジスタでもＣＭ
ＯＳトランジスタでも、ポリシリコンＴＦＴ等のスイッ
チでもよく特に限定されない。また、６は液晶を表す。
７は画素容量を示し、主に図１の反射電極２と非導電性
膜３及び導電性膜４で形成される容量である。
を示す。図において、８，９はそれぞれ水平及び垂直の
シフトレジスタで、水平ライン１２〜１４と、垂直ライ
ン１０，１１とで信号走査される。また、５は画素スイ
ッチで、ここではｎＭＯＳトランジスタで示されている
が、これに限ることなくｐＭＯＳトランジスタでもＣＭ
ＯＳトランジスタでも、ポリシリコンＴＦＴ等のスイッ
チでもよく特に限定されない。また、６は液晶を表す。
７は画素容量を示し、主に図１の反射電極２と非導電性
膜３及び導電性膜４で形成される容量である。
【００２７】従って、画素容量７は、非導電性膜３の厚
さをｄ１、面積をＳ１、非導電性膜３の誘電率をε１と
すると、 Ｃ１＝ε１×Ｓ１／ｄ１ で示される。一方、隣接画素との容量は、電極間距離を
ｄ２、非導電性膜１の高さをＨ、反射電極の１辺をＬ、
非導電性膜１の誘電率をε２とすると、 Ｃ２＝ε２×Ｈ×Ｌ／ｄ２ で示される。画素電位の振幅をＶとすると、隣接画素に
よる容量結合での電位変化は、 ΔＶ＝Ｖ×Ｃ２／（Ｃ１＋Ｃ２） であり、この電位変化を小さくするには、Ｃ１＞Ｃ２が
要求される。
さをｄ１、面積をＳ１、非導電性膜３の誘電率をε１と
すると、 Ｃ１＝ε１×Ｓ１／ｄ１ で示される。一方、隣接画素との容量は、電極間距離を
ｄ２、非導電性膜１の高さをＨ、反射電極の１辺をＬ、
非導電性膜１の誘電率をε２とすると、 Ｃ２＝ε２×Ｈ×Ｌ／ｄ２ で示される。画素電位の振幅をＶとすると、隣接画素に
よる容量結合での電位変化は、 ΔＶ＝Ｖ×Ｃ２／（Ｃ１＋Ｃ２） であり、この電位変化を小さくするには、Ｃ１＞Ｃ２が
要求される。
【００２８】本実施形態の具体的な数値で示す。本実施
形態ではＶ＝２５Ｖで、画素容量７としての非導電性膜
３をシリコン窒化膜（ε１）で形成し、非導電性膜１を
シリコン酸化膜（ε２）で形成した。従ってε２＝３．
９，ε１＝７である。反射電極の面積は２０μｍ角で電
極間距離ｄ２は１μｍとし、シリコン窒化膜の厚さを
０．２μｍとした。
形態ではＶ＝２５Ｖで、画素容量７としての非導電性膜
３をシリコン窒化膜（ε１）で形成し、非導電性膜１を
シリコン酸化膜（ε２）で形成した。従ってε２＝３．
９，ε１＝７である。反射電極の面積は２０μｍ角で電
極間距離ｄ２は１μｍとし、シリコン窒化膜の厚さを
０．２μｍとした。
【００２９】本実施形態では非導電性膜１の形状に特徴
がある。すなわち反射電極側壁の非導電性膜１の反射電
極間距離は電極表面が最も小さく、反射側が最も大きく
なっている。電極表面が最も小さいため、表示装置とし
ての開口率が大きくなる。一方電極の反射側が大きいこ
とで、隣接画素との容量を小さくする効果があり、明る
く、良質な画質の表示装置が実現できる。図４に液晶パ
ネルの断面構造を示す。図３３、図３４で示したものに
対して、遮光層である導電膜４が描かれている。この導
電膜４には、Ｔｉを用いているが、特に限定されること
なく、ＴｉＮやＡｌ，ＡｌＳｉ等のＡｌ関連の他、Ｍｏ
やＷ等を使用しても問題はない。非導電性膜である３及
び本実施形態の特徴の非導電性膜１で反射電極を分離し
ている。
がある。すなわち反射電極側壁の非導電性膜１の反射電
極間距離は電極表面が最も小さく、反射側が最も大きく
なっている。電極表面が最も小さいため、表示装置とし
ての開口率が大きくなる。一方電極の反射側が大きいこ
とで、隣接画素との容量を小さくする効果があり、明る
く、良質な画質の表示装置が実現できる。図４に液晶パ
ネルの断面構造を示す。図３３、図３４で示したものに
対して、遮光層である導電膜４が描かれている。この導
電膜４には、Ｔｉを用いているが、特に限定されること
なく、ＴｉＮやＡｌ，ＡｌＳｉ等のＡｌ関連の他、Ｍｏ
やＷ等を使用しても問題はない。非導電性膜である３及
び本実施形態の特徴の非導電性膜１で反射電極を分離し
ている。
【００３０】ここで本実施形態のポイントである、反射
電極側壁の非導電性膜形成方法を以下に述べる。
電極側壁の非導電性膜形成方法を以下に述べる。
【００３１】まず本実施形態では、反射電極２を絶縁分
離する反射電極側壁の非導電性膜１として、プラズマＳ
ｉＯ2 を用いている。堆積条件は以下の通りである。
離する反射電極側壁の非導電性膜１として、プラズマＳ
ｉＯ2 を用いている。堆積条件は以下の通りである。
【００３２】 ＳｉＨ4 ： ２００ｓｃｃｍ Ｎ2 Ｏ： ６０００ｓｃｃｍ Ｎ2 ： ３１５０ｓｃｃｍ 圧力： １．８Ｔｏｒｒ 温度： ４００℃ 時間： ３０秒 でおよそ１．４μｍのシリコン酸化膜を堆積した。
【００３３】次いでレジストを塗布、パターニングする
がこの時、ポストベークを１３０度とやや高温化し、レ
ジスト形状をすそ引き形状にした。
がこの時、ポストベークを１３０度とやや高温化し、レ
ジスト形状をすそ引き形状にした。
【００３４】ついで、エッチングにより、反射電極２を
絶縁分離する反射電極側壁の非導電性膜１であるシリコ
ン酸化膜を形成した。
絶縁分離する反射電極側壁の非導電性膜１であるシリコ
ン酸化膜を形成した。
【００３５】エッチング条件は ＣＦ４： ６０ｓｃｃｍ Ａｒ： １０００ｓｃｃｍ 圧力： １．０Ｔｏｒｒ パワー： ７５０Ｗ 時間： ２分 この条件により、反射電極２の表面の電極間距離は０．
８μｍ、反射電極２の表面反対側の電極間距離は１．３
μｍと大きくなる形状で非導電性膜シリコン酸化膜を形
成し、隣接画素との容量を電極間距離１μｍで傾斜が無
い場合の容量とほぼ等しくした。本実施形態ではＶ＝２
５Ｖで、画素容量としての非導電性膜３をシリコン窒化
膜で形成し、非導電性膜１をシリコン酸化膜で形成し
た。シリコン窒化膜の厚さを０．２μｍとし、 Ｃ１＝１２４ｆＦ（ｆＦ：femto-Farads） Ｃ２＝０．３５ｆＦ Ｖ＝２５Ｖ とするとΔＶ＝７０．３ｍＶとなる。しかるに、ΔＶ／
Ｖ＝０．３％となり、画質的には問題にならない領域と
なる。
８μｍ、反射電極２の表面反対側の電極間距離は１．３
μｍと大きくなる形状で非導電性膜シリコン酸化膜を形
成し、隣接画素との容量を電極間距離１μｍで傾斜が無
い場合の容量とほぼ等しくした。本実施形態ではＶ＝２
５Ｖで、画素容量としての非導電性膜３をシリコン窒化
膜で形成し、非導電性膜１をシリコン酸化膜で形成し
た。シリコン窒化膜の厚さを０．２μｍとし、 Ｃ１＝１２４ｆＦ（ｆＦ：femto-Farads） Ｃ２＝０．３５ｆＦ Ｖ＝２５Ｖ とするとΔＶ＝７０．３ｍＶとなる。しかるに、ΔＶ／
Ｖ＝０．３％となり、画質的には問題にならない領域と
なる。
【００３６】画素の形状、大きさに関しても重要である
が、さらに、隣接画素による容量結合での電位変化を抑
制するには、反射電極２の側壁の非導電性膜Ａ１と反射
電極２の下層の非導電性膜Ｂ３の材料を異なるものと
し、誘電率を選択することもまた効果がある。少なくと
も各容量を決定する反射電極２間距離と厚さに関しては
少なくとも大小関係を所望の関係にすることが重要で、
液晶にかかる電圧を精密に制御し、良質な画質を得るこ
とができる。
が、さらに、隣接画素による容量結合での電位変化を抑
制するには、反射電極２の側壁の非導電性膜Ａ１と反射
電極２の下層の非導電性膜Ｂ３の材料を異なるものと
し、誘電率を選択することもまた効果がある。少なくと
も各容量を決定する反射電極２間距離と厚さに関しては
少なくとも大小関係を所望の関係にすることが重要で、
液晶にかかる電圧を精密に制御し、良質な画質を得るこ
とができる。
【００３７】つぎに、開口率について述べる。
【００３８】上記条件での画素サイズを２０μｍ四方の
正方形で形成しているため、開口率は１９．２×１９．
２／（２０×２０）＝９２％であり、電極間距離を通常
の１μｍとした時の９０％と比較すると輝度が２％も増
加する。すなわち、隣接画素による容量結合での電位変
化を抑制しながら、明るい高輝度の液晶表示装置が実現
できた。図９に別の形状で本実施形態の骨子に関連する
形状を示す。図９は非導電性膜１の形状としては図１と
異なるが表面側が０．８μｍ幅と狭く開口率を上げ、一
方反対側が平均１．３μｍと広く、容量を小さくしてい
る。形状は異なるが効果は上記述べた通りである。
正方形で形成しているため、開口率は１９．２×１９．
２／（２０×２０）＝９２％であり、電極間距離を通常
の１μｍとした時の９０％と比較すると輝度が２％も増
加する。すなわち、隣接画素による容量結合での電位変
化を抑制しながら、明るい高輝度の液晶表示装置が実現
できた。図９に別の形状で本実施形態の骨子に関連する
形状を示す。図９は非導電性膜１の形状としては図１と
異なるが表面側が０．８μｍ幅と狭く開口率を上げ、一
方反対側が平均１．３μｍと広く、容量を小さくしてい
る。形状は異なるが効果は上記述べた通りである。
【００３９】［第２の実施形態］本発明の実施形態を図
５を基に詳細に説明する。図５は本実施形態を用いた液
晶プロジェクター装置に用いられる液晶パネルの画素部
付近断面図である。本実施形態では２が反射電極を表
し、各画素は側壁を非導電性膜Ａ（１）で囲まれそれぞ
れ絶縁分離されている。３は反射電極下の非導電性膜Ｂ
で、さらに下層に位置する導電性膜４と絶縁分離されて
いる。
５を基に詳細に説明する。図５は本実施形態を用いた液
晶プロジェクター装置に用いられる液晶パネルの画素部
付近断面図である。本実施形態では２が反射電極を表
し、各画素は側壁を非導電性膜Ａ（１）で囲まれそれぞ
れ絶縁分離されている。３は反射電極下の非導電性膜Ｂ
で、さらに下層に位置する導電性膜４と絶縁分離されて
いる。
【００４０】図２に上述の第１の実施形態と同様に本実
施形態の斜視図を示す。反射電極２の電位は、周辺の画
素電位が変化すると、それ自身の画素容量と周辺画素と
の容量結合により、印加されていた固定電位から変化す
る。本実施形態では基本構成は、第１の実施形態と同様
な構成であるが、最も特徴的なことは側壁の非導電性膜
の高さと幅（電極間距離）の比である。非導電性膜１の
高さをＨ、幅をＬとした時に、高さと幅の比Ｈ／ＬをＷ
で表すと、Ｗが大きい場合は、隣接画素との容量が大き
くなる、さらには非導電性膜１の安定性が悪く、この非
導電性膜１が破壊して、隣接画素とショートして点傷と
なって歩留まり低下につながる。一方Ｗが小さい場合
は、開口率が小さくなる、またＣＭＰ（Chemical Mecha
nical Polishing）等で反射電極２を削る場合等に削り
すぎて反射電極がなくなる部分が生じ易く、歩留まり低
下につながるという欠点がある。
施形態の斜視図を示す。反射電極２の電位は、周辺の画
素電位が変化すると、それ自身の画素容量と周辺画素と
の容量結合により、印加されていた固定電位から変化す
る。本実施形態では基本構成は、第１の実施形態と同様
な構成であるが、最も特徴的なことは側壁の非導電性膜
の高さと幅（電極間距離）の比である。非導電性膜１の
高さをＨ、幅をＬとした時に、高さと幅の比Ｈ／ＬをＷ
で表すと、Ｗが大きい場合は、隣接画素との容量が大き
くなる、さらには非導電性膜１の安定性が悪く、この非
導電性膜１が破壊して、隣接画素とショートして点傷と
なって歩留まり低下につながる。一方Ｗが小さい場合
は、開口率が小さくなる、またＣＭＰ（Chemical Mecha
nical Polishing）等で反射電極２を削る場合等に削り
すぎて反射電極がなくなる部分が生じ易く、歩留まり低
下につながるという欠点がある。
【００４１】第１の実施形態の材料、大きさの場合に、
断面積Ｈ×Ｌを１μｍと一定で、Ｗ＝（Ｈ／Ｌ）を替え
た時の、歩留まり、画素容量、開口率をグラフ化した図
を図６に示す。図６において、横軸に非導電性膜１の高
さをＨ、幅をＬとした時のＨ／Ｌ＝Ｗを示し、縦軸に開
口率（％）と歩留まり（％）と、隣接画素との容量（ｐ
Ｆ）を示している。歩留まりが、Ｗ＝１即ち正四方の
時、を超えると急激に低下する。隣接画素との容量も増
加することが分かる。一方開口率はＷ＝０．５より小さ
くなると低下しはじめるため、Ｗはあまり小さすぎても
好ましくはない。即ち、Ｗの値は概ね０．２以上で１以
下が好ましい。また、０．５付近が最も好ましいといえ
る。
断面積Ｈ×Ｌを１μｍと一定で、Ｗ＝（Ｈ／Ｌ）を替え
た時の、歩留まり、画素容量、開口率をグラフ化した図
を図６に示す。図６において、横軸に非導電性膜１の高
さをＨ、幅をＬとした時のＨ／Ｌ＝Ｗを示し、縦軸に開
口率（％）と歩留まり（％）と、隣接画素との容量（ｐ
Ｆ）を示している。歩留まりが、Ｗ＝１即ち正四方の
時、を超えると急激に低下する。隣接画素との容量も増
加することが分かる。一方開口率はＷ＝０．５より小さ
くなると低下しはじめるため、Ｗはあまり小さすぎても
好ましくはない。即ち、Ｗの値は概ね０．２以上で１以
下が好ましい。また、０．５付近が最も好ましいといえ
る。
【００４２】［第３の実施形態］本発明の第３の実施形
態を説明する。図４で示した符号５は画素スイッチで、
本実施形態ではＣＭＯＳトランジスタを用いて、画素書
き込みを高速に行えるようにした。本実施形態では画素
容量としての非導電性膜３をタンタル酸化膜で形成し、
誘電率２０という高誘電率を実現でき、大きな画素容量
を形成した。非導電性膜１は第１の実施形態と同様に、
シリコン酸化膜で形成したが、例えばシリコン窒化膜で
形成もしくはシリコン酸化膜とシリコン窒化膜の積層構
造等でも構わない。
態を説明する。図４で示した符号５は画素スイッチで、
本実施形態ではＣＭＯＳトランジスタを用いて、画素書
き込みを高速に行えるようにした。本実施形態では画素
容量としての非導電性膜３をタンタル酸化膜で形成し、
誘電率２０という高誘電率を実現でき、大きな画素容量
を形成した。非導電性膜１は第１の実施形態と同様に、
シリコン酸化膜で形成したが、例えばシリコン窒化膜で
形成もしくはシリコン酸化膜とシリコン窒化膜の積層構
造等でも構わない。
【００４３】さらには、図８に示すような構造で、タン
タル酸化膜３が側壁にある積層構造であっても、積層し
た層の実質的な誘電率が小さければ本実施形態の骨子に
反しないことは言うまでもない。タンタル酸化膜３の誘
電率が高いため、反射電極２の側壁の非導電性膜１の誘
電率は多少高めでも問題はない。積層することにより、
本実施形態の骨子に反することは全くない事は言うまで
もないが、さらにプロセス的に容易になると共に、誘電
率が小さいがリーク等の膜質に問題があるような材料も
リークに強い材料との積層構造を用いることができる等
材料の選択の自由度が広がる等の利点がある。本実施形
態では反射電極の面積は２０μｍ角で平均電極間距離は
１μｍとし、タンタル酸化膜の厚さを０．３μｍとし
た。
タル酸化膜３が側壁にある積層構造であっても、積層し
た層の実質的な誘電率が小さければ本実施形態の骨子に
反しないことは言うまでもない。タンタル酸化膜３の誘
電率が高いため、反射電極２の側壁の非導電性膜１の誘
電率は多少高めでも問題はない。積層することにより、
本実施形態の骨子に反することは全くない事は言うまで
もないが、さらにプロセス的に容易になると共に、誘電
率が小さいがリーク等の膜質に問題があるような材料も
リークに強い材料との積層構造を用いることができる等
材料の選択の自由度が広がる等の利点がある。本実施形
態では反射電極の面積は２０μｍ角で平均電極間距離は
１μｍとし、タンタル酸化膜の厚さを０．３μｍとし
た。
【００４４】従ってｄ１＝０．３μｍ＜１μｍ＝ｄ２と
なり、 Ｃ１＝２３６ｆＦ（femto-Farads） Ｃ２＝０．３５ｆＦ Ｖ＝２５ＶとするとΔＶ＝３７．０ｍＶとなる。こうし
て、ΔＶ／Ｖ＝０．１％となり、画質的には問題になら
ない範囲となる。また、少なくとも各容量を決定する反
射電極間距離と厚さに関しては、少なくとも大小関係を
所望の関係にすることは大切で、そうすることによっ
て、液晶にかかる電圧を精密に制御し、良質な画質を得
ることができた。
なり、 Ｃ１＝２３６ｆＦ（femto-Farads） Ｃ２＝０．３５ｆＦ Ｖ＝２５ＶとするとΔＶ＝３７．０ｍＶとなる。こうし
て、ΔＶ／Ｖ＝０．１％となり、画質的には問題になら
ない範囲となる。また、少なくとも各容量を決定する反
射電極間距離と厚さに関しては、少なくとも大小関係を
所望の関係にすることは大切で、そうすることによっ
て、液晶にかかる電圧を精密に制御し、良質な画質を得
ることができた。
【００４５】本実施形態では画素容量が大きいため、画
素スイッチとしては単結晶シリコンのＣＭＯＳトランジ
スタを用いており、非常に安定な書き込みが実現でき、
液晶にかかる電圧を精密に制御し、良質な画質を得るこ
とができた。
素スイッチとしては単結晶シリコンのＣＭＯＳトランジ
スタを用いており、非常に安定な書き込みが実現でき、
液晶にかかる電圧を精密に制御し、良質な画質を得るこ
とができた。
【００４６】［第４の実施形態］本発明の第４の実施形
態を図７を基に詳細に説明する。図７は本実施形態を用
いた液晶プロジェクター装置に用いられる液晶パネルの
画素部付近断面図である。本実施形態では、２が反射電
極を表し、各画素は側壁を非導電性膜Ａ（１）と非導電
性膜Ｂの積層構造で囲まれそれぞれ絶縁分離されてい
る。３は反射電極下の非導電性膜Ｂで、さらに下層に位
置する導電性膜４と絶縁分離されている。本実施形態で
は基本構成は第１の実施形態と同様な構成であるが、最
も特徴的なことは、さらに導電性膜４が非導電性膜Ａ
（１）の下に存在する。
態を図７を基に詳細に説明する。図７は本実施形態を用
いた液晶プロジェクター装置に用いられる液晶パネルの
画素部付近断面図である。本実施形態では、２が反射電
極を表し、各画素は側壁を非導電性膜Ａ（１）と非導電
性膜Ｂの積層構造で囲まれそれぞれ絶縁分離されてい
る。３は反射電極下の非導電性膜Ｂで、さらに下層に位
置する導電性膜４と絶縁分離されている。本実施形態で
は基本構成は第１の実施形態と同様な構成であるが、最
も特徴的なことは、さらに導電性膜４が非導電性膜Ａ
（１）の下に存在する。
【００４７】こうすることによって、反射電極２に照射
された光は反射電極２で反射されるが、非導電性膜Ａ
（１）を透過してきた光も導電性膜４で反射し、さらに
下の半導体基板には照射されないため、光リークによる
電気的特性の劣化を抑制することができた。本実施形態
では非導電性膜１はシリコン酸化膜とシリコン窒化膜の
積層構造であるが特に限定されないのは今まで述べた通
りである。本実施形態では画素容量が大きいため画素ス
イッチとしては単結晶シリコンのＣＭＯＳトランジスタ
をもちいており、その光リークによる劣化は大きな問題
であり、本実施形態のような構造をとることにより、非
常に安定な書き込みが実現でき、液晶にかかる電圧を精
密に制御し、良質な画質を得ることができた。本実施形
態では画素スイッチとしてＣＭＯＳトランジスタの例を
掲げて説明したが、ｎＭＯＳトランジスタやｐＭＯＳト
ランジスタ等の片側ＭＯＳトランジスタであっても、ポ
リシリコン等のＴＦＴであっても有効な構造であること
は言うまでもない。
された光は反射電極２で反射されるが、非導電性膜Ａ
（１）を透過してきた光も導電性膜４で反射し、さらに
下の半導体基板には照射されないため、光リークによる
電気的特性の劣化を抑制することができた。本実施形態
では非導電性膜１はシリコン酸化膜とシリコン窒化膜の
積層構造であるが特に限定されないのは今まで述べた通
りである。本実施形態では画素容量が大きいため画素ス
イッチとしては単結晶シリコンのＣＭＯＳトランジスタ
をもちいており、その光リークによる劣化は大きな問題
であり、本実施形態のような構造をとることにより、非
常に安定な書き込みが実現でき、液晶にかかる電圧を精
密に制御し、良質な画質を得ることができた。本実施形
態では画素スイッチとしてＣＭＯＳトランジスタの例を
掲げて説明したが、ｎＭＯＳトランジスタやｐＭＯＳト
ランジスタ等の片側ＭＯＳトランジスタであっても、ポ
リシリコン等のＴＦＴであっても有効な構造であること
は言うまでもない。
【００４８】［第５の実施形態］本発明の第５の実施形
態について、図９を参照して説明する。図において、２
は反射電極を表し、各画素は側壁を非導電性膜Ａ（１）
と非導電性膜Ｂ３の積層構造で囲まれ、それぞれ絶縁分
離されている。４は導電性膜である。本実施形態では基
本構成は第１の実施形態と同様な構成であるが、最も特
徴的なことは、さらに導電性膜４が非導電性膜Ａ（１）
の下に存在する。図９は非導電性膜１の形状として、図
１とは異なり、２段構えの凸型形状で、表面側が０．８
μｍ幅と狭く、開口率を向上し、一方反対側が平均１．
３μｍと広く、容量を小さくしている。
態について、図９を参照して説明する。図において、２
は反射電極を表し、各画素は側壁を非導電性膜Ａ（１）
と非導電性膜Ｂ３の積層構造で囲まれ、それぞれ絶縁分
離されている。４は導電性膜である。本実施形態では基
本構成は第１の実施形態と同様な構成であるが、最も特
徴的なことは、さらに導電性膜４が非導電性膜Ａ（１）
の下に存在する。図９は非導電性膜１の形状として、図
１とは異なり、２段構えの凸型形状で、表面側が０．８
μｍ幅と狭く、開口率を向上し、一方反対側が平均１．
３μｍと広く、容量を小さくしている。
【００４９】また、図１０は本実施形態で用いる反射型
液晶プロジェクタ装置用の液晶パネルの画素部周辺の拡
大断面図である。図１０は、符号については図９と同様
であり、図９と同様に積層構造であるが、形状が下部が
すそ引き形状であり、非導電性膜１の周囲に非導電性膜
３を有している。図９，図１０共に、開口率が高く、隣
接画素との容量が小さいという特徴がある。
液晶プロジェクタ装置用の液晶パネルの画素部周辺の拡
大断面図である。図１０は、符号については図９と同様
であり、図９と同様に積層構造であるが、形状が下部が
すそ引き形状であり、非導電性膜１の周囲に非導電性膜
３を有している。図９，図１０共に、開口率が高く、隣
接画素との容量が小さいという特徴がある。
【００５０】また、本実施形態では、反射電極２の表面
をＣＭＰで研磨し、最終的に平坦な、反射電極表面を形
成している。この場合、ＣＭＰの研磨量がばらついて
も、開口率のばらつきが生じないように、非導電性膜１
及び積層膜３の上部はほぼ垂直になっている。一方、下
部は容量を小さくするために、幅広になっている（図
９）。又はすそ引き形状（図１０）になっている。この
ような形態でも本実施形態の効果は大きい。
をＣＭＰで研磨し、最終的に平坦な、反射電極表面を形
成している。この場合、ＣＭＰの研磨量がばらついて
も、開口率のばらつきが生じないように、非導電性膜１
及び積層膜３の上部はほぼ垂直になっている。一方、下
部は容量を小さくするために、幅広になっている（図
９）。又はすそ引き形状（図１０）になっている。この
ような形態でも本実施形態の効果は大きい。
【００５１】［第６の実施形態］上述の液晶パネルの反
射電極と隣接の反射電極間の非導電性膜１の形状と適切
な該非導電性膜１の高さと幅の比の値とした液晶表示装
置について説明する。
射電極と隣接の反射電極間の非導電性膜１の形状と適切
な該非導電性膜１の高さと幅の比の値とした液晶表示装
置について説明する。
【００５２】以下に、本発明の実施形態を複数の液晶パ
ネルを挙げて記述するが、それぞれの形態に限定される
ものではない。相互の形態の技術を組み合わせることに
よって効果が増大することはいうまでもない。また、液
晶パネルの構造は、半導体基板を用いたもので記述して
いるが、必ずしも半導体基板に限定されるものはなく、
通常の透明基板上に以下に記述する構造体を形成しても
いい。また、以下に記述する液晶パネルは、すべてＭＯ
ＳＦＥＴやＴＦＴ型であるが、ダイオード型などの２端
子型であってもいい。さらに、以下に記述する液晶パネ
ルは、家庭用テレビはもちろん、プロジェクタ、ヘッド
マウントディスプレイ、３次元映像ゲーム機器、ラップ
トップコンピュータ、電子手帳、テレビ会議システム、
カーナビゲーション、飛行機のパネルなどの表示装置と
して有効である。
ネルを挙げて記述するが、それぞれの形態に限定される
ものではない。相互の形態の技術を組み合わせることに
よって効果が増大することはいうまでもない。また、液
晶パネルの構造は、半導体基板を用いたもので記述して
いるが、必ずしも半導体基板に限定されるものはなく、
通常の透明基板上に以下に記述する構造体を形成しても
いい。また、以下に記述する液晶パネルは、すべてＭＯ
ＳＦＥＴやＴＦＴ型であるが、ダイオード型などの２端
子型であってもいい。さらに、以下に記述する液晶パネ
ルは、家庭用テレビはもちろん、プロジェクタ、ヘッド
マウントディスプレイ、３次元映像ゲーム機器、ラップ
トップコンピュータ、電子手帳、テレビ会議システム、
カーナビゲーション、飛行機のパネルなどの表示装置と
して有効である。
【００５３】本実施形態の液晶パネル部の断面を図１１
に示す。図において、３０１は半導体基板、３０２，３
０２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。
に示す。図において、３０１は半導体基板、３０２，３
０２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。
【００５４】図１１に示すように、表示領域のトランジ
スタは、２０〜３５Ｖという高耐圧が印加されるため、
ゲート３０４に対して、自己整合的にソース、ドレイン
層が形成されず、オフセットをもたせ、その間にソース
領域３０３′，ドレイン領域３０５′に示す如く、ｐウ
ェル中の低濃度のｎ- 層，ｎウェル中の低濃度のｐ-層
が設けられる。ちなみにオフセット量は０.５〜２.０μ
ｍが好適である。一方、周辺回路の一部の回路部が図１
２に示されているが、周辺部の一部の回路は、ゲートに
自己整合的にソース、ドレイン層が形成されている。
スタは、２０〜３５Ｖという高耐圧が印加されるため、
ゲート３０４に対して、自己整合的にソース、ドレイン
層が形成されず、オフセットをもたせ、その間にソース
領域３０３′，ドレイン領域３０５′に示す如く、ｐウ
ェル中の低濃度のｎ- 層，ｎウェル中の低濃度のｐ-層
が設けられる。ちなみにオフセット量は０.５〜２.０μ
ｍが好適である。一方、周辺回路の一部の回路部が図１
２に示されているが、周辺部の一部の回路は、ゲートに
自己整合的にソース、ドレイン層が形成されている。
【００５５】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１.５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板１は、ｐ型半導体からなり、基板
は、最低電位（通常は、接地電位）であり、ｎ型ウェル
は、表示領域の場合、画素に印加する電圧すなわち２０
〜３５Ｖがかかり、一方、周辺回路のロジック部は、ロ
ジック駆動電圧１.５〜５Ｖが印加される。この構造に
より、それぞれ電圧に応じた最適なデバイスを構成で
き、チップサイズの縮小のみならず、駆動スピードの向
上による高画素表示が実現可能になる。
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１.５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板１は、ｐ型半導体からなり、基板
は、最低電位（通常は、接地電位）であり、ｎ型ウェル
は、表示領域の場合、画素に印加する電圧すなわち２０
〜３５Ｖがかかり、一方、周辺回路のロジック部は、ロ
ジック駆動電圧１.５〜５Ｖが印加される。この構造に
より、それぞれ電圧に応じた最適なデバイスを構成で
き、チップサイズの縮小のみならず、駆動スピードの向
上による高画素表示が実現可能になる。
【００５６】また、図１１において、３０６はフィール
ド酸化膜、３１０はデータ配線につながるソース電極、
３１１は画素電極につながるドレイン電極、３１２は反
射鏡を兼ねる画素電極、３０７は表示領域、周辺領域を
覆う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適してい
る。図１１に示すように、上記遮光層３０７は、表示領
域では、画素電極３１２とドレイン電極３１１との接続
部を除いて覆われているが、周辺画素領域では、一部ビ
デオ線、クロック線等、配線容量が重くなる領域は、上
記遮光層３０７をのぞき、高速信号が上記遮光層３０７
がのぞかれた部分は照明光の光が混入し、回路の誤動作
を起こす場合は画素電極３１２の層をおおう設計になっ
ている転送可能な工夫がなされている。３０８は遮光層
３０７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯ
Ｇにより平坦化処理を施し、そのＰ−ＳｉＯ層３１８を
さらに、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８
の安定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−
ＴＥＯＳ（Phospho-Tetraetoxy-Silane）膜を形成し、
さらにＰ−ＳｉＯ層３１８をカバーした後、絶縁層３０
８をＣＭＰ処理し、平坦化する方法を用いても良い事は
言うまでもない。
ド酸化膜、３１０はデータ配線につながるソース電極、
３１１は画素電極につながるドレイン電極、３１２は反
射鏡を兼ねる画素電極、３０７は表示領域、周辺領域を
覆う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適してい
る。図１１に示すように、上記遮光層３０７は、表示領
域では、画素電極３１２とドレイン電極３１１との接続
部を除いて覆われているが、周辺画素領域では、一部ビ
デオ線、クロック線等、配線容量が重くなる領域は、上
記遮光層３０７をのぞき、高速信号が上記遮光層３０７
がのぞかれた部分は照明光の光が混入し、回路の誤動作
を起こす場合は画素電極３１２の層をおおう設計になっ
ている転送可能な工夫がなされている。３０８は遮光層
３０７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯ
Ｇにより平坦化処理を施し、そのＰ−ＳｉＯ層３１８を
さらに、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８
の安定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−
ＴＥＯＳ（Phospho-Tetraetoxy-Silane）膜を形成し、
さらにＰ−ＳｉＯ層３１８をカバーした後、絶縁層３０
８をＣＭＰ処理し、平坦化する方法を用いても良い事は
言うまでもない。
【００５７】また、３０９は反射電極３１２と遮光層３
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ2 以外に、高誘電率のＰ−Ｓ
ｉＮ、Ｔａ2 Ｏ5 、やＳｉＯ 2 との積層膜等が有効であ
る。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦な
メタル上に設ける事により、５００〜５０００オングス
トローム程度の膜厚が好適である。
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ2 以外に、高誘電率のＰ−Ｓ
ｉＮ、Ｔａ2 Ｏ5 、やＳｉＯ 2 との積層膜等が有効であ
る。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦な
メタル上に設ける事により、５００〜５０００オングス
トローム程度の膜厚が好適である。
【００５８】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。
【００５９】図１１に示すように、トランジスタ下部に
形成されたウェル３０２，３０２’と同一極性の高濃度
不純物層３１７，３１７′は、ウェル３０２，３０２’
の周辺部及び内容に形成されており、高振幅な信号がソ
ースに印加されても、ウェル電位は、低抵抗層で所望の
電位に固定されているため、安定しており、高品質な画
像表示が実現できた。さらにｎ型ウェル３０２’とｐ型
ウェル３０２との間には、フィールド酸化膜を介して上
記高濃度不純物層３１７，３１７′が設けられており、
通常ＭＯＳトランジスタの時に使用されるフィールド酸
化膜直下のチャネルストップ層を不要にしている。
形成されたウェル３０２，３０２’と同一極性の高濃度
不純物層３１７，３１７′は、ウェル３０２，３０２’
の周辺部及び内容に形成されており、高振幅な信号がソ
ースに印加されても、ウェル電位は、低抵抗層で所望の
電位に固定されているため、安定しており、高品質な画
像表示が実現できた。さらにｎ型ウェル３０２’とｐ型
ウェル３０２との間には、フィールド酸化膜を介して上
記高濃度不純物層３１７，３１７′が設けられており、
通常ＭＯＳトランジスタの時に使用されるフィールド酸
化膜直下のチャネルストップ層を不要にしている。
【００６０】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。
【００６１】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。
【００６２】次に、本実施形態の平面図を図１２に示
す。図において、３２１は水平シフトレジスタ、３２２
は垂直シフトレジスタ、３２３はｎチャンネルＭＯＳＦ
ＥＴ、３２４はｐチャンネルＭＯＳＦＥＴ、３２５は保
持容量、３２６は液晶層、３２７は信号転送スイッチ、
３２８はリセットスイッチ、３２９はリセットパルス入
力端子、３３０はリセット電源端子、３３１は映像信号
の入力端子である。半導体基板３０１は図１６ではｐ型
になっているが、ｎ型でもよい。
す。図において、３２１は水平シフトレジスタ、３２２
は垂直シフトレジスタ、３２３はｎチャンネルＭＯＳＦ
ＥＴ、３２４はｐチャンネルＭＯＳＦＥＴ、３２５は保
持容量、３２６は液晶層、３２７は信号転送スイッチ、
３２８はリセットスイッチ、３２９はリセットパルス入
力端子、３３０はリセット電源端子、３３１は映像信号
の入力端子である。半導体基板３０１は図１６ではｐ型
になっているが、ｎ型でもよい。
【００６３】ウェル領域３０２’は、半導体基板３０１
と反対の導電型にする。このため、図１１では、ウェル
領域３０２はｐ型になっている。ｐ型のウェル領域３０
２及びｎ型のウェル領域３０２′は、半導体基板３０１
よりも高濃度に不純物が注入されていることが望まし
く、半導体基板３０１の不純物濃度が１０14〜１０
15（ｃｍ-3）のとき、ウェル領域３０２の不純物濃度は
１０15〜１０17（ｃｍ-3）が望ましい。
と反対の導電型にする。このため、図１１では、ウェル
領域３０２はｐ型になっている。ｐ型のウェル領域３０
２及びｎ型のウェル領域３０２′は、半導体基板３０１
よりも高濃度に不純物が注入されていることが望まし
く、半導体基板３０１の不純物濃度が１０14〜１０
15（ｃｍ-3）のとき、ウェル領域３０２の不純物濃度は
１０15〜１０17（ｃｍ-3）が望ましい。
【００６４】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、下地絶縁層
３０９や画素電極３１２の表面をケミカルメカニカルポ
リッシング（ＣＭＰ）法によって処理している。
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、下地絶縁層
３０９や画素電極３１２の表面をケミカルメカニカルポ
リッシング（ＣＭＰ）法によって処理している。
【００６５】図１２に示す保持容量３２５は、画素電極
３１２と共通透明電極３１５の間の信号を保持するため
の容量である。ウェル領域３０２には、基板電位を印加
する。本実施形態では、各行のトランスミッションゲー
ト構成を、上から１行目は上がｎチャンネルＭＯＳＦＥ
Ｔ３２３で、下がｐチャンネルＭＯＳＦＥＴ３２４、２
行目は上がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎ
チャンネルＭＯＳＦＥＴ３２３とするように、隣り合う
行で順序を入れ換える構成にしている。以上のように、
ストライプ型ウェルで表示領域の周辺で電源線とコンタ
クトしているだけでなく、表示領域にも、細い電源ライ
ンを設けコンタクトをとっている。
３１２と共通透明電極３１５の間の信号を保持するため
の容量である。ウェル領域３０２には、基板電位を印加
する。本実施形態では、各行のトランスミッションゲー
ト構成を、上から１行目は上がｎチャンネルＭＯＳＦＥ
Ｔ３２３で、下がｐチャンネルＭＯＳＦＥＴ３２４、２
行目は上がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎ
チャンネルＭＯＳＦＥＴ３２３とするように、隣り合う
行で順序を入れ換える構成にしている。以上のように、
ストライプ型ウェルで表示領域の周辺で電源線とコンタ
クトしているだけでなく、表示領域にも、細い電源ライ
ンを設けコンタクトをとっている。
【００６６】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。
【００６７】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。
【００６８】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。
【００６９】又、スイッチが、単結晶トランジスタから
成り立っており、polysilicon-ＴＦＴの結晶粒界での不
安定な振まい等がなく、バラツキのない高信頼性な高速
駆動が実現できる。
成り立っており、polysilicon-ＴＦＴの結晶粒界での不
安定な振まい等がなく、バラツキのない高信頼性な高速
駆動が実現できる。
【００７０】次にパネル周辺回路の構成について、図１
３を用いて説明する。図１３において、３３７は液晶素
子の表示領域、３３２はレベルシフター回路、３３３は
ビデオ信号サンプリングスイッチ、３３４は水平シフト
レジスタ、３３５はビデオ信号入力端子、３３６は垂直
シフトレジスタである。
３を用いて説明する。図１３において、３３７は液晶素
子の表示領域、３３２はレベルシフター回路、３３３は
ビデオ信号サンプリングスイッチ、３３４は水平シフト
レジスタ、３３５はビデオ信号入力端子、３３６は垂直
シフトレジスタである。
【００７１】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ，３０Ｖ程度の振幅が供給されるので、
１.５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
１３においては、ビデオ信号サンプリングスイッチは、
片側極性の１トランジスタ構成のものを記述したが、こ
れに限らず、ＣＭＯＳトランスミッションゲート構成に
することにより入力ビデオ線をすべてを信号線に書き込
むことができることは、言うまでもない。
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ，３０Ｖ程度の振幅が供給されるので、
１.５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
１３においては、ビデオ信号サンプリングスイッチは、
片側極性の１トランジスタ構成のものを記述したが、こ
れに限らず、ＣＭＯＳトランスミッションゲート構成に
することにより入力ビデオ線をすべてを信号線に書き込
むことができることは、言うまでもない。
【００７２】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソードレインとの重なり容量の違いにより、ビデ
オ信号に振られが生じる課題がある。これにはそれぞれ
の極性のサンプリングスイッチのＭＯＳＦＥＴのゲート
量の約１／２のゲート量のＭＯＳＦＥＴのソースとドレ
インとを信号線にそれぞれ接続し、逆相パルスで印加す
ることにより振られが防止でき、きわめて良好なビデオ
信号が信号線に書き込れた。これにより、さらに高品位
の表示が可能になった。
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソードレインとの重なり容量の違いにより、ビデ
オ信号に振られが生じる課題がある。これにはそれぞれ
の極性のサンプリングスイッチのＭＯＳＦＥＴのゲート
量の約１／２のゲート量のＭＯＳＦＥＴのソースとドレ
インとを信号線にそれぞれ接続し、逆相パルスで印加す
ることにより振られが防止でき、きわめて良好なビデオ
信号が信号線に書き込れた。これにより、さらに高品位
の表示が可能になった。
【００７３】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図１４を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。
の同期を正確にとる方向について図１４を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。
【００７４】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何コ通過するかが選択できる。
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何コ通過するかが選択できる。
【００７５】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。
【００７６】次に、液晶材との関係について説明する。
図１１では、平坦な対向基板構造のものを示したが、共
通電極基板３１６は、共通透明電極３１５の界面反射を
防ぐため、凹凸を形成し、その表面に共通透明電極３１
５を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。
図１１では、平坦な対向基板構造のものを示したが、共
通電極基板３１６は、共通透明電極３１５の界面反射を
防ぐため、凹凸を形成し、その表面に共通透明電極３１
５を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。
【００７７】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。
【００７８】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１.５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１.５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。
【００７９】次に、シール構造と、パネル構造との関係
について、図１５を用いて説明する。図１５において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板３０１上に画素電極３１２を設けたものと共通電極
３１５を備えたガラス基板との張り合わせのための圧着
材や接着剤の接触領域を示し、シール部３５１で張り合
わせた後に、表示部３５６とシフトレジスタ部３５７に
液晶を封入する。
について、図１５を用いて説明する。図１５において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板３０１上に画素電極３１２を設けたものと共通電極
３１５を備えたガラス基板との張り合わせのための圧着
材や接着剤の接触領域を示し、シール部３５１で張り合
わせた後に、表示部３５６とシフトレジスタ部３５７に
液晶を封入する。
【００８０】図１５に示すように、本実施形態では、シ
ールの内部にも、外部にも、totalchip sizeが小さくな
るように、回路が設けられている。本実施形態では、パ
ッドの引き出しをパネルの片辺側の１つに集中させてい
るが、長辺側の両辺でも又、一辺でなく多辺からのとり
出しも可能で、高速クロックをとり扱うときに有効であ
る。
ールの内部にも、外部にも、totalchip sizeが小さくな
るように、回路が設けられている。本実施形態では、パ
ッドの引き出しをパネルの片辺側の１つに集中させてい
るが、長辺側の両辺でも又、一辺でなく多辺からのとり
出しも可能で、高速クロックをとり扱うときに有効であ
る。
【００８１】さらに、本実施形態のパネルは、Ｓｉ基板
等の半導体基板を用いているため、プロジェクタのよう
に強力な光が照射され、基板の側壁にも光があたると、
基板電位が変動し、パネルの誤動作を引き起こす可能性
がある。したがって、パネルの側壁及び、パネル上面の
表示領域の周辺回路部は、遮光できる基板ホルダーとな
っており、又、Ｓｉ基板の裏面は、熱伝導率の高い接着
剤を介して熱伝導率の高いＣｕ等のメタルが接続された
ホルダー構造となっている。
等の半導体基板を用いているため、プロジェクタのよう
に強力な光が照射され、基板の側壁にも光があたると、
基板電位が変動し、パネルの誤動作を引き起こす可能性
がある。したがって、パネルの側壁及び、パネル上面の
表示領域の周辺回路部は、遮光できる基板ホルダーとな
っており、又、Ｓｉ基板の裏面は、熱伝導率の高い接着
剤を介して熱伝導率の高いＣｕ等のメタルが接続された
ホルダー構造となっている。
【００８２】次に本実施形態のポイントである反射電極
構造及びその作製方法について述べる。本実施形態の完
全平坦化反射電極構造は、メタルをパターニングしてか
ら、研磨する通常の方法とは異なり、電極パターンのと
ころにあらかじめ、溝のエッチングをしておき、そこに
メタルを成膜し、電極パターンが成形されない領域上の
メタルを研磨でとり除くとともに、電極パターン上のメ
タルも平坦化する新規な方法である。しかも、配線の幅
が配線以外の領域よりも極めて広く、従来のエッチング
装置の常識では、下記問題が発生し、本実施形態の構造
体は作製できない。
構造及びその作製方法について述べる。本実施形態の完
全平坦化反射電極構造は、メタルをパターニングしてか
ら、研磨する通常の方法とは異なり、電極パターンのと
ころにあらかじめ、溝のエッチングをしておき、そこに
メタルを成膜し、電極パターンが成形されない領域上の
メタルを研磨でとり除くとともに、電極パターン上のメ
タルも平坦化する新規な方法である。しかも、配線の幅
が配線以外の領域よりも極めて広く、従来のエッチング
装置の常識では、下記問題が発生し、本実施形態の構造
体は作製できない。
【００８３】エッチングすると、エッチング中にポリマ
ーが堆積し、パターニングができなくなる。そこで、酸
化膜系エッチング（ＣＦ4 ／ＣＨＦ3 系）において、条
件を変えてみた。（図１６）ｔｏｔａｌ圧力（従来）
１．７ｔｏｒｒ時（ａ）、（今回）１．０ｔｏｒｒ時
（ｂ）を示す。
ーが堆積し、パターニングができなくなる。そこで、酸
化膜系エッチング（ＣＦ4 ／ＣＨＦ3 系）において、条
件を変えてみた。（図１６）ｔｏｔａｌ圧力（従来）
１．７ｔｏｒｒ時（ａ）、（今回）１．０ｔｏｒｒ時
（ｂ）を示す。
【００８４】図１６（ａ）の条件で、デポジション性の
ガスＣＨＦ3 をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。
ガスＣＨＦ3 をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。
【００８５】図１６（ｂ）では、ローディング効果おさ
えるため、徐々に圧力を下げていき、１ｔｏｒｒ以下に
なるとローディング効果がかなり抑制され、かつＣＨＦ
3 をゼロにし、ＣＦ4 のみによるエッチングが有効であ
ることを見出した。
えるため、徐々に圧力を下げていき、１ｔｏｒｒ以下に
なるとローディング効果がかなり抑制され、かつＣＨＦ
3 をゼロにし、ＣＦ4 のみによるエッチングが有効であ
ることを見出した。
【００８６】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。
【００８７】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。
【００８８】次に本実施形態の反射型液晶パネルを組み
込む光学システムについて図１７を用いて説明する。図
１７において、３７１はハロゲンランプ等の光源、３７
２は光源像をしぼり込む集光レンズ、３７３，３７５は
平面状の凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分
解する色分解光学素子で、ダイクロイックミラー、回折
格子等が有効である。
込む光学システムについて図１７を用いて説明する。図
１７において、３７１はハロゲンランプ等の光源、３７
２は光源像をしぼり込む集光レンズ、３７３，３７５は
平面状の凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分
解する色分解光学素子で、ダイクロイックミラー、回折
格子等が有効である。
【００８９】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図１７の構
成では、１色のパネルのみ記載されているが、色分解光
学素子３７４からしぼり部３７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン上に投射される。
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図１７の構
成では、１色のパネルのみ記載されているが、色分解光
学素子３７４からしぼり部３７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン上に投射される。
【００９０】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。
【００９１】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。
【００９２】上記液晶パネル以外の周辺電気回路につい
て、図１８を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４５１でディジタル信号に変換される。
て、図１８を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４５１でディジタル信号に変換される。
【００９３】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
であり、その液晶パネルの特に反射電極と隣接する反射
電極間の非導電性膜の形状について説明した液晶パネル
は、第１〜第５実施形態で説明したものを適用する。各
液晶装置は以上の説明のように、本実施形態の表示結果
は、きわめてきれいな画像表示が可能である。
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
であり、その液晶パネルの特に反射電極と隣接する反射
電極間の非導電性膜の形状について説明した液晶パネル
は、第１〜第５実施形態で説明したものを適用する。各
液晶装置は以上の説明のように、本実施形態の表示結果
は、きわめてきれいな画像表示が可能である。
【００９４】［第７の実施形態］図１９に本発明の液晶
表示装置を用いた前面及び背面投写型液晶表示装置光学
系の構成図を示す。本図はその上面図を表す図１９
（ａ）、正面図を表す図１３（ｂ）、側面図を表す図１
９（ｃ）から成っている。同図において、１３０１はス
クリーンに投射する投影レンズ、１３０２はマイクロレ
ンズ付液晶パネル、１３０３は偏光ビームスプリッター
（ＰＢＳ）、１３４０はＲ（赤色光）反射ダイクロイッ
クミラー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイ
クロイックミラー、１３４２はＢ（青色光）反射ダイク
ロイックミラー、１３４３は全色光を反射する高反射ミ
ラー、１３５０はフレネルレンズ、１３５１は凸レン
ズ、１３０６はロッド型インテグレーター、１３０７は
楕円リフレクター、１３０８はメタルハライド、ＵＨＰ
等のアークランプである。ここで、Ｒ（赤色光）反射ダ
イクロイックミラー１３４０、Ｂ／Ｇ（青色＆緑色光）
反射ダイクロイックミラー１３４１、Ｂ（青色光）反射
ダイクロイックミラー１３４２はそれぞれ図２０に示し
たような分光反射特性を有している。そしてこれらのダ
イクロイックミラーは高反射ミラー１３４３とともに、
図２１の斜視図に示したように３次元的に配置されてお
り、後述するように白色照明光をＲＧＢに色分解すると
ともに、液晶パネル１３０２に対して各原色光が、３次
元的に異なる方向から該液晶パネル１３０２を照明する
ようにしている。
表示装置を用いた前面及び背面投写型液晶表示装置光学
系の構成図を示す。本図はその上面図を表す図１９
（ａ）、正面図を表す図１３（ｂ）、側面図を表す図１
９（ｃ）から成っている。同図において、１３０１はス
クリーンに投射する投影レンズ、１３０２はマイクロレ
ンズ付液晶パネル、１３０３は偏光ビームスプリッター
（ＰＢＳ）、１３４０はＲ（赤色光）反射ダイクロイッ
クミラー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイ
クロイックミラー、１３４２はＢ（青色光）反射ダイク
ロイックミラー、１３４３は全色光を反射する高反射ミ
ラー、１３５０はフレネルレンズ、１３５１は凸レン
ズ、１３０６はロッド型インテグレーター、１３０７は
楕円リフレクター、１３０８はメタルハライド、ＵＨＰ
等のアークランプである。ここで、Ｒ（赤色光）反射ダ
イクロイックミラー１３４０、Ｂ／Ｇ（青色＆緑色光）
反射ダイクロイックミラー１３４１、Ｂ（青色光）反射
ダイクロイックミラー１３４２はそれぞれ図２０に示し
たような分光反射特性を有している。そしてこれらのダ
イクロイックミラーは高反射ミラー１３４３とともに、
図２１の斜視図に示したように３次元的に配置されてお
り、後述するように白色照明光をＲＧＢに色分解すると
ともに、液晶パネル１３０２に対して各原色光が、３次
元的に異なる方向から該液晶パネル１３０２を照明する
ようにしている。
【００９５】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図１９（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。この
Ｂ反射ダイクロイックミラー１３４２ではＢ光（青色
光）のみが反射され、ｚ軸−方向つまり下側（図１９
（ｂ）の正面図基準）にｚ軸に対して所定の角度でＲ反
射ダイクロイックミラー１３４０に向かう。一方Ｂ光以
外の色光（Ｒ／Ｇ光）はこのＢ反射ダイクロイックミラ
ー１３４２を通過し、高反射ミラー１３４３により直角
にｚ軸−方向（下側）に反射され、やはりＲ反射ダイク
ロイックミラー１３４０に向かう。ここで、Ｂ反射ダイ
クロイックミラー１３４２と高反射ミラー１３４３は共
に図１９（ａ）の正面図を基にして言えば、インテグレ
ーター１３０６からの光束（ｘ軸−方向）をｚ軸−方向
（下側）に反射するように配置しており、高反射ミラー
１３４３はｙ軸方向を回転軸にｘ−ｙ平面に対して丁度
４５°の傾きとなっている。それに対してＢ反射ダイク
ロイックミラー１３４２はやはりｙ軸方向を回転軸にｘ
−ｙ平面に対して、この４５°よりも浅い角度に設定さ
れている。従って、高反射ミラー１３４３で反射された
Ｒ／Ｇ光はｚ軸−方向に直角に反射されるのに対して、
Ｂ反射ダイクロイックミラー１３４２で反射されたＢ光
はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で下方
向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１３
０２上の照明範囲を一致させるため、各色光の主光線は
液晶パネル１３０２上で交差するように、高反射ミラー
１３４３とＢ反射ダイクロイックミラー１３４２のシフ
ト量およびチルト量が選択されている。
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図１９（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。この
Ｂ反射ダイクロイックミラー１３４２ではＢ光（青色
光）のみが反射され、ｚ軸−方向つまり下側（図１９
（ｂ）の正面図基準）にｚ軸に対して所定の角度でＲ反
射ダイクロイックミラー１３４０に向かう。一方Ｂ光以
外の色光（Ｒ／Ｇ光）はこのＢ反射ダイクロイックミラ
ー１３４２を通過し、高反射ミラー１３４３により直角
にｚ軸−方向（下側）に反射され、やはりＲ反射ダイク
ロイックミラー１３４０に向かう。ここで、Ｂ反射ダイ
クロイックミラー１３４２と高反射ミラー１３４３は共
に図１９（ａ）の正面図を基にして言えば、インテグレ
ーター１３０６からの光束（ｘ軸−方向）をｚ軸−方向
（下側）に反射するように配置しており、高反射ミラー
１３４３はｙ軸方向を回転軸にｘ−ｙ平面に対して丁度
４５°の傾きとなっている。それに対してＢ反射ダイク
ロイックミラー１３４２はやはりｙ軸方向を回転軸にｘ
−ｙ平面に対して、この４５°よりも浅い角度に設定さ
れている。従って、高反射ミラー１３４３で反射された
Ｒ／Ｇ光はｚ軸−方向に直角に反射されるのに対して、
Ｂ反射ダイクロイックミラー１３４２で反射されたＢ光
はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で下方
向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１３
０２上の照明範囲を一致させるため、各色光の主光線は
液晶パネル１３０２上で交差するように、高反射ミラー
１３４３とＢ反射ダイクロイックミラー１３４２のシフ
ト量およびチルト量が選択されている。
【００９６】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。このうちＢ光は前述
したように（図１９（ａ）、図１９（ｂ）参照）、ｘ軸
に対して所定の角度（ｘ−ｚ面内チルト）で進行してい
るため、Ｂ／Ｇ反射ダイクロイックミラー１３４１によ
る反射後は、ｙ軸に対して所定の角度（ｘ−ｙ面内チル
ト）を維持し、その角度を入射角（ｘ−ｙ面方向）とし
て該液晶パネル１３０２を照明する。
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。このうちＢ光は前述
したように（図１９（ａ）、図１９（ｂ）参照）、ｘ軸
に対して所定の角度（ｘ−ｚ面内チルト）で進行してい
るため、Ｂ／Ｇ反射ダイクロイックミラー１３４１によ
る反射後は、ｙ軸に対して所定の角度（ｘ−ｙ面内チル
ト）を維持し、その角度を入射角（ｘ−ｙ面方向）とし
て該液晶パネル１３０２を照明する。
【００９７】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ックミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図１９（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。また、前述と同様にＲＧＢ各色光の液晶パネル１
３０２上の照明範囲を一致させるため、各色光の主光線
は液晶パネル１３０２上で交差するように、Ｂ／Ｇ反射
ダイクロイックミラー１３４１とＲ反射ダイクロイック
ミラー１３４０のシフト量およびチルト量が選択されて
いる。さらに、図２０（ａ）に示したようにＢ反射ダイ
クロイックミラー１３４１のカット波長は４８０ｎｍ、
図２０（ｂ）に示したようにＢ／Ｇ反射ダイクロイック
ミラー１３４１のカット波長は５７０ｎｍ、図２０
（ｃ）に示したようにＲ反射ダイクロイックミラー１３
４０のカット波長は６００ｎｍであるから、不要な橙色
光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過し
て捨てられる。これにより最適な色バランスを得ること
ができる。
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ックミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図１９（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。また、前述と同様にＲＧＢ各色光の液晶パネル１
３０２上の照明範囲を一致させるため、各色光の主光線
は液晶パネル１３０２上で交差するように、Ｂ／Ｇ反射
ダイクロイックミラー１３４１とＲ反射ダイクロイック
ミラー１３４０のシフト量およびチルト量が選択されて
いる。さらに、図２０（ａ）に示したようにＢ反射ダイ
クロイックミラー１３４１のカット波長は４８０ｎｍ、
図２０（ｂ）に示したようにＢ／Ｇ反射ダイクロイック
ミラー１３４１のカット波長は５７０ｎｍ、図２０
（ｃ）に示したようにＲ反射ダイクロイックミラー１３
４０のカット波長は６００ｎｍであるから、不要な橙色
光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過し
て捨てられる。これにより最適な色バランスを得ること
ができる。
【００９８】そして後述するように液晶パネル１３０２
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１３０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
３０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１３０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１３０２への入射光の傾きを維持している。ところ
が図２７に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズはさらに大きな開口数が求められ、
高価なレンズとなっていた。しかし、本例では液晶パネ
ル２からの光束の広がりはこのように比較的小さくなる
ので、より小さな開口数の投影レンズでもスクリーン上
で十分に明るい投影画像を得ることができ、より安価な
投影レンズを用いることが可能になる。また、図３２に
示す縦方向に同一色が並ぶストライプタイプの表示方式
の例を本実施形態に用いることも可能であるが、後述す
るように、マイクロレンズを用いた液晶パネルの場合は
好ましくない。
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１３０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
３０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１３０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１３０２への入射光の傾きを維持している。ところ
が図２７に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズはさらに大きな開口数が求められ、
高価なレンズとなっていた。しかし、本例では液晶パネ
ル２からの光束の広がりはこのように比較的小さくなる
ので、より小さな開口数の投影レンズでもスクリーン上
で十分に明るい投影画像を得ることができ、より安価な
投影レンズを用いることが可能になる。また、図３２に
示す縦方向に同一色が並ぶストライプタイプの表示方式
の例を本実施形態に用いることも可能であるが、後述す
るように、マイクロレンズを用いた液晶パネルの場合は
好ましくない。
【００９９】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図２２に該液晶パネル１３０２
の拡大断面模式図（図２１のｙ−ｚ面に対応）を示す。
図において、１３２１はマイクロレンズ基板、１３２２
はマイクロレンズ、１３２３はシートガラス、１３２４
は透明対向電極、１３２５は液晶層、１３２６は画素電
極、１３２７はアクティブマトリックス駆動回路部、１
３２８はシリコン半導体基板である。また、１２５２は
周辺シール部である。ここで、本実施形態では、Ｒ，
Ｇ，Ｂ画素が、１パネルに集約されており、１画素のサ
イズは小さくなる。従って、開口率を上げることの重要
性が大きく、集光された光の範囲には、反射電極が存在
していなければならず、第１〜第５の実施形態で説明し
た構成が重要となる。マイクロレンズ１３２２は、いわ
ゆるイオン交換法によりガラス基板（アルカリ系ガラ
ス）１３２１の表面上に形成されており、画素電極１３
２６のピッチの倍のピッチで２次元的アレイ構造を成し
ている。
０２について説明する。図２２に該液晶パネル１３０２
の拡大断面模式図（図２１のｙ−ｚ面に対応）を示す。
図において、１３２１はマイクロレンズ基板、１３２２
はマイクロレンズ、１３２３はシートガラス、１３２４
は透明対向電極、１３２５は液晶層、１３２６は画素電
極、１３２７はアクティブマトリックス駆動回路部、１
３２８はシリコン半導体基板である。また、１２５２は
周辺シール部である。ここで、本実施形態では、Ｒ，
Ｇ，Ｂ画素が、１パネルに集約されており、１画素のサ
イズは小さくなる。従って、開口率を上げることの重要
性が大きく、集光された光の範囲には、反射電極が存在
していなければならず、第１〜第５の実施形態で説明し
た構成が重要となる。マイクロレンズ１３２２は、いわ
ゆるイオン交換法によりガラス基板（アルカリ系ガラ
ス）１３２１の表面上に形成されており、画素電極１３
２６のピッチの倍のピッチで２次元的アレイ構造を成し
ている。
【０１００】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。第６の実施形態と比べると電圧値が低く、
画素電極１３２６の電位の精度はさらに重要になってく
るため、本発明の回路、構成は有効であり、単板で画素
数も多く、従ってビデオ線の本数も多いため、第１乃至
第５の実施形態のカップリング容量の削減は非常に有効
となる。画素電極１３２６はＡｌから成り、反射鏡を兼
ねており、表面性を良くして反射率を向上させるため、
パターニング後の最終工程でいわゆるＣＭＰ処理を施し
ている（詳しくは後述する）。
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。第６の実施形態と比べると電圧値が低く、
画素電極１３２６の電位の精度はさらに重要になってく
るため、本発明の回路、構成は有効であり、単板で画素
数も多く、従ってビデオ線の本数も多いため、第１乃至
第５の実施形態のカップリング容量の削減は非常に有効
となる。画素電極１３２６はＡｌから成り、反射鏡を兼
ねており、表面性を良くして反射率を向上させるため、
パターニング後の最終工程でいわゆるＣＭＰ処理を施し
ている（詳しくは後述する）。
【０１０１】アクティブマトリックス駆動回路部１３２
７はいわゆるシリコン半導体基板１３２８上に設けられ
た半導体回路であり、上記画素電極１３２６をアクティ
ブマトリックス駆動するものであり、該回路マトリック
スの周辺部には、不図示のゲート線ドライバー（垂直レ
ジスター等）や信号線ドライバー（水平レジスター等）
が設けられている（詳しくは後述する）。これらの周辺
ドライバーおよびアクティブマトリックス駆動回路はＲ
ＧＢの各原色映像信号を所定の各ＲＧＢ画素に書き込む
ように構成されており、該各画素電極１３２６はカラー
フィルターは有さないものの、前記アクティブマトリッ
クス駆動回路にて書き込まれる原色映像信号により各Ｒ
ＧＢ画素として区別され、後述する所定のＲＧＢ画素配
列を形成している。
７はいわゆるシリコン半導体基板１３２８上に設けられ
た半導体回路であり、上記画素電極１３２６をアクティ
ブマトリックス駆動するものであり、該回路マトリック
スの周辺部には、不図示のゲート線ドライバー（垂直レ
ジスター等）や信号線ドライバー（水平レジスター等）
が設けられている（詳しくは後述する）。これらの周辺
ドライバーおよびアクティブマトリックス駆動回路はＲ
ＧＢの各原色映像信号を所定の各ＲＧＢ画素に書き込む
ように構成されており、該各画素電極１３２６はカラー
フィルターは有さないものの、前記アクティブマトリッ
クス駆動回路にて書き込まれる原色映像信号により各Ｒ
ＧＢ画素として区別され、後述する所定のＲＧＢ画素配
列を形成している。
【０１０２】ここで、液晶パネル１３０２に対して照明
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ１３０３により偏光化されたのち該液晶パネル１３
０２に対して垂直に入射する。この光線のうち１つのマ
イクロレンズ１３２２ａに入射する光線例を図中の矢印
Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該
Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画
素電極１３２６ｇ上を照明する。そしてＡｌより成る該
画素電極１３２６ｇにより反射され、再び同じマイクロ
レンズ１３２２ａを通じてパネル外に出射していく。こ
のように液晶層１３２５を往復通過する際、該Ｇ光線
（偏光）は画素電極１３２６ｇに印加される信号電圧に
より対向電極１３２４との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ１３０３により偏光化されたのち該液晶パネル１３
０２に対して垂直に入射する。この光線のうち１つのマ
イクロレンズ１３２２ａに入射する光線例を図中の矢印
Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該
Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画
素電極１３２６ｇ上を照明する。そしてＡｌより成る該
画素電極１３２６ｇにより反射され、再び同じマイクロ
レンズ１３２２ａを通じてパネル外に出射していく。こ
のように液晶層１３２５を往復通過する際、該Ｇ光線
（偏光）は画素電極１３２６ｇに印加される信号電圧に
より対向電極１３２４との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。
【０１０３】ここで、その変調度合いによりＰＢＳ面１
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図２２中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図２２中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。
【０１０４】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。ところで、図１６の描写では
画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光
とＲ光の色光が１部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。ところで、図１６の描写では
画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光
とＲ光の色光が１部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。
【０１０５】次に、図２３に本例での色分解・色合成の
原理説明図を示す。ここで、図２３（ａ）は液晶パネル
１３０２の上面模式図、図２３（ｂ）、図２３（ｃ）は
それぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ
方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ１３２２は、図２３（ａ）
の一点鎖線に示すように、Ｇ光を中心として両隣接する
２色画素の半分ずつに対して１個が対応している。この
うち図２３（ｃ）はｙ−ｚ断面を表す上記図２２に対応
するものであり、各マイクロレンズ１３２２に入射する
Ｇ光とＲ光の入出射の様子を表している。これから判る
ように各Ｇ画素電極は各マイクロレンズの中心の真下に
配置され、各Ｒ画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってＲ光の入射角はそのｔａｎ
θが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。一方、図２３（ｂ）は該液晶パネル１３０２のｘ−
ｙ断面に対応するものである。このｘ−ｙ断面について
は、Ｂ画素電極とＧ画素電極とが図２３（ｃ）と同様に
交互に配置されており、やはり各Ｇ画素電極は各マイク
ロレンズ中心の真下に配置され、各Ｂ画素電極は各マイ
クロレンズ間境界の真下に配置されている。
原理説明図を示す。ここで、図２３（ａ）は液晶パネル
１３０２の上面模式図、図２３（ｂ）、図２３（ｃ）は
それぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ
方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ１３２２は、図２３（ａ）
の一点鎖線に示すように、Ｇ光を中心として両隣接する
２色画素の半分ずつに対して１個が対応している。この
うち図２３（ｃ）はｙ−ｚ断面を表す上記図２２に対応
するものであり、各マイクロレンズ１３２２に入射する
Ｇ光とＲ光の入出射の様子を表している。これから判る
ように各Ｇ画素電極は各マイクロレンズの中心の真下に
配置され、各Ｒ画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってＲ光の入射角はそのｔａｎ
θが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。一方、図２３（ｂ）は該液晶パネル１３０２のｘ−
ｙ断面に対応するものである。このｘ−ｙ断面について
は、Ｂ画素電極とＧ画素電極とが図２３（ｃ）と同様に
交互に配置されており、やはり各Ｇ画素電極は各マイク
ロレンズ中心の真下に配置され、各Ｂ画素電極は各マイ
クロレンズ間境界の真下に配置されている。
【０１０６】ところで該液晶パネルを照明するＢ光につ
いては、前述したようにＰＢＳ１３０３による偏光化
後、図１９中断面（ｘ−ｙ面）の斜め方向から入射して
くるため、Ｒ光の場合と全く同様に、各マイクロレンズ
１３２２から入射したＢ光線は、図示したようにＢ画素
電極１３２６ｂにより反射され、入射したマイクロレン
ズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ
１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶
による変調や液晶パネルからのＢ出射光の投影について
は、前述のＧ光およびＲ光と同様である。
いては、前述したようにＰＢＳ１３０３による偏光化
後、図１９中断面（ｘ−ｙ面）の斜め方向から入射して
くるため、Ｒ光の場合と全く同様に、各マイクロレンズ
１３２２から入射したＢ光線は、図示したようにＢ画素
電極１３２６ｂにより反射され、入射したマイクロレン
ズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ
１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶
による変調や液晶パネルからのＢ出射光の投影について
は、前述のＧ光およびＲ光と同様である。
【０１０７】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ…
の並びに、ｘ方向に対してはＢＧＢＧＢＧ…の並びとな
っているが、図２３（ａ）はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはｘ−ｚ両方向と
もにマイクロレンズのそれの半分になっている。また、
Ｇ画素は平面的にもマイクロレンズ中心の真下に位置
し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ境界
に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロレン
ズ境界に位置している。また、１つのマイクロレンズ単
位の形状は矩形（画素の２倍サイズ）となっている。
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ…
の並びに、ｘ方向に対してはＢＧＢＧＢＧ…の並びとな
っているが、図２３（ａ）はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはｘ−ｚ両方向と
もにマイクロレンズのそれの半分になっている。また、
Ｇ画素は平面的にもマイクロレンズ中心の真下に位置
し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ境界
に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロレン
ズ境界に位置している。また、１つのマイクロレンズ単
位の形状は矩形（画素の２倍サイズ）となっている。
【０１０８】図２４に本液晶パネルの部分拡大上面図を
示す。ここでは、マイクロレンズの一つは画素の３つに
対応して配置されている。ここで図中の破線格子１３２
９は１つの絵素を構成するＲＧＢ画素のまとまりを示し
ている。つまり、図２２のアクティブマトリックス駆動
回路部１３２７により各ＲＧＢ画素が駆動される際、破
線格子１３２９で示されるＲＧＢ画素ユニットは同一画
素位置に対応したＲＧＢ映像信号にて駆動される。ここ
でＲ画素電極１３２６ｒ、Ｇ画素電極１３２６ｇ、Ｂ画
素電極１３２６ｂから成る１つの絵素に注目してみる
と、まずＲ画素電極１３２６ｒは矢印ｒ１で示されるよ
うにマイクロレンズ１３２２ｂから前述したように斜め
に入射するＲ光で照明され、そのＲ反射光は矢印ｒ−２
で示すようにマイクロレンズ１３２２ａを通じて出射す
る。Ｂ画素電極１３２６ｂは矢印ｂ１で示されるように
マイクロレンズ１３２２ｃから前述したように斜めに入
射するＢ光で照明され、そのＢ反射光は矢印ｂ２で示す
ようにやはりマイクロレンズ１３２２ａを通じて出射す
る。またＧ画素電極１３２６ｇは正面後面矢印ｇ１２で
示されるように、マイクロレンズ１３２２ａから前述し
たように垂直（紙面奥へ向かう方向）に入射するＧ光で
照明され、そのＧ反射光は同じマイクロレンズ１３２２
ａを通じて垂直に（紙面手前に出てくる方向）出射す
る。
示す。ここでは、マイクロレンズの一つは画素の３つに
対応して配置されている。ここで図中の破線格子１３２
９は１つの絵素を構成するＲＧＢ画素のまとまりを示し
ている。つまり、図２２のアクティブマトリックス駆動
回路部１３２７により各ＲＧＢ画素が駆動される際、破
線格子１３２９で示されるＲＧＢ画素ユニットは同一画
素位置に対応したＲＧＢ映像信号にて駆動される。ここ
でＲ画素電極１３２６ｒ、Ｇ画素電極１３２６ｇ、Ｂ画
素電極１３２６ｂから成る１つの絵素に注目してみる
と、まずＲ画素電極１３２６ｒは矢印ｒ１で示されるよ
うにマイクロレンズ１３２２ｂから前述したように斜め
に入射するＲ光で照明され、そのＲ反射光は矢印ｒ−２
で示すようにマイクロレンズ１３２２ａを通じて出射す
る。Ｂ画素電極１３２６ｂは矢印ｂ１で示されるように
マイクロレンズ１３２２ｃから前述したように斜めに入
射するＢ光で照明され、そのＢ反射光は矢印ｂ２で示す
ようにやはりマイクロレンズ１３２２ａを通じて出射す
る。またＧ画素電極１３２６ｇは正面後面矢印ｇ１２で
示されるように、マイクロレンズ１３２２ａから前述し
たように垂直（紙面奥へ向かう方向）に入射するＧ光で
照明され、そのＧ反射光は同じマイクロレンズ１３２２
ａを通じて垂直に（紙面手前に出てくる方向）出射す
る。
【０１０９】このように、本液晶パネルにおいては、１
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。
【０１１０】従って、図２５に示すように本液晶パネル
からの全出射光をＰＢＳ１３０３および投影レンズ１３
０１を通じて、スクリーン１３０９に投写するに際し
て、液晶パネル１３０２内のマイクロレンズ１３２２の
位置がスクリーン１３０９上に結像投影されるように光
学調整すると、その投影画像は図３１に示すようなマイ
クロレンズの格子内に各絵素を構成する該ＲＧＢ画素ユ
ニットからの出射光が混色した状態つまり同画素混色し
た状態の絵素を構成単位としたものとなる。そして、前
述した図３２による従来例のようないわゆるＲＧＢモザ
イクが無い、質感の高い良好なカラー画像表示が可能と
なる。
からの全出射光をＰＢＳ１３０３および投影レンズ１３
０１を通じて、スクリーン１３０９に投写するに際し
て、液晶パネル１３０２内のマイクロレンズ１３２２の
位置がスクリーン１３０９上に結像投影されるように光
学調整すると、その投影画像は図３１に示すようなマイ
クロレンズの格子内に各絵素を構成する該ＲＧＢ画素ユ
ニットからの出射光が混色した状態つまり同画素混色し
た状態の絵素を構成単位としたものとなる。そして、前
述した図３２による従来例のようないわゆるＲＧＢモザ
イクが無い、質感の高い良好なカラー画像表示が可能と
なる。
【０１１１】つぎに、図２２に示すように、アクティブ
マトリックス駆動回路部１３２７は各画素電極１３２６
の下に存在するため、図２２の回路断面図上では絵素を
構成する各ＲＧＢ画素は単純に横並びに描かれている
が、各画素ＦＥＴのドレインは、図２４に示したような
２次元的配列の各ＲＧＢ画素電極１３２６に接続してい
る。
マトリックス駆動回路部１３２７は各画素電極１３２６
の下に存在するため、図２２の回路断面図上では絵素を
構成する各ＲＧＢ画素は単純に横並びに描かれている
が、各画素ＦＥＴのドレインは、図２４に示したような
２次元的配列の各ＲＧＢ画素電極１３２６に接続してい
る。
【０１１２】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図２６に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶
パネル１３０２に対応した画像信号にデコード・変換し
ている。１３１４はバラストである点灯回路であり、楕
円リフレクター１３０７内のアークランプ１３０８を駆
動点灯する。１３１５は電源回路であり、各回路ブロッ
クに対して電源を供給している。１３１３は不図示の操
作部を内在したコントローラーであり、上記各回路ブロ
ックを総合的にコントロールするものである。このよう
に本投写型液晶表示装置は、その駆動回路系は単板式プ
ロジェクターとしては、ごく一般的なものであり、特に
駆動回路系に負担を掛けることなく、前述したようなＲ
ＧＢモザイクの無い良好な質感のカラー画像を表示する
ことができるものである。
路系についてその全体ブロック図を図２６に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶
パネル１３０２に対応した画像信号にデコード・変換し
ている。１３１４はバラストである点灯回路であり、楕
円リフレクター１３０７内のアークランプ１３０８を駆
動点灯する。１３１５は電源回路であり、各回路ブロッ
クに対して電源を供給している。１３１３は不図示の操
作部を内在したコントローラーであり、上記各回路ブロ
ックを総合的にコントロールするものである。このよう
に本投写型液晶表示装置は、その駆動回路系は単板式プ
ロジェクターとしては、ごく一般的なものであり、特に
駆動回路系に負担を掛けることなく、前述したようなＲ
ＧＢモザイクの無い良好な質感のカラー画像を表示する
ことができるものである。
【０１１３】ところで図２８に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ１３２２の中心真下位置にＢ画素電極１３２
６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇ
が交互に並ぶように、上下方向にＲ画素１３２６ｒが交
互に並ぶように配列している。このように配列しても、
絵素を構成するＲＧＢ画素ユニットからの反射光が１つ
の共通マイクロレンズから出射するように、Ｂ光を垂直
入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とすること
により、前例と全く同様な効果を得ることができる。ま
た、さらにマイクロレンズ１３２２の中心真下位置にＲ
画素を配列しその他の色画素を左右または上下方向にＲ
画素に対してＧ，Ｂ画素を交互に並ぶようにしても良
い。
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ１３２２の中心真下位置にＢ画素電極１３２
６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇ
が交互に並ぶように、上下方向にＲ画素１３２６ｒが交
互に並ぶように配列している。このように配列しても、
絵素を構成するＲＧＢ画素ユニットからの反射光が１つ
の共通マイクロレンズから出射するように、Ｂ光を垂直
入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とすること
により、前例と全く同様な効果を得ることができる。ま
た、さらにマイクロレンズ１３２２の中心真下位置にＲ
画素を配列しその他の色画素を左右または上下方向にＲ
画素に対してＧ，Ｂ画素を交互に並ぶようにしても良
い。
【０１１４】［第８の実施形態］図２９に本発明に係わ
る液晶パネルの第８の実施形態を示す。同図は本液晶パ
ネル１３２０の部分拡大断面図である。前記第７の実施
形態との相違点を述べると、まず対向ガラス基板として
シートガラス１３２３を用いており、マイクロレンズ１
２２０については、シートガラス１３２３上に熱可塑性
樹脂を用いたいわゆるリフロー法により形成している。
さらに、非画素部にスペーサー柱１２５１を感光性樹脂
のフォトリソグラフィーにて形成している。該液晶パネ
ル１３２０の部分上面図を図３０（ａ）に示す。この図
から判るようにスペーサー柱１２５１は所定の画素のピ
ッチでマイクロレンズ１２２０の角隅部の非画素領域に
形成されている。このスペーサー柱１２５１を通るＡ−
Ａ′断面図を図３０（ｂ）に示す。このスペーサー柱１
２５１の形成密度については１０〜１００画素ピッチで
マトリックス状に設けるのが好ましく、シートガラス１
３２３の平面性と液晶の注入性というスペーサー柱数に
対して相反するパラメーターを共に満足するように設定
する必要がある。また本実施形態では金属膜パターンに
よる遮光層１２２１を設けており、各マイクロレンズ境
界部分からの漏れ光の進入を防止している。これによ
り、このような漏れ光による投影画像の彩度低下（各原
色画像光の混色による）やコントラスト低下が防止され
る。従って本液晶パネル１３２０を用いて、本実施形態
の如き液晶パネルを備えた投写型表示装置を構成するこ
とにより、さらにメリハリのある良好な画質が得られる
ようになる。
る液晶パネルの第８の実施形態を示す。同図は本液晶パ
ネル１３２０の部分拡大断面図である。前記第７の実施
形態との相違点を述べると、まず対向ガラス基板として
シートガラス１３２３を用いており、マイクロレンズ１
２２０については、シートガラス１３２３上に熱可塑性
樹脂を用いたいわゆるリフロー法により形成している。
さらに、非画素部にスペーサー柱１２５１を感光性樹脂
のフォトリソグラフィーにて形成している。該液晶パネ
ル１３２０の部分上面図を図３０（ａ）に示す。この図
から判るようにスペーサー柱１２５１は所定の画素のピ
ッチでマイクロレンズ１２２０の角隅部の非画素領域に
形成されている。このスペーサー柱１２５１を通るＡ−
Ａ′断面図を図３０（ｂ）に示す。このスペーサー柱１
２５１の形成密度については１０〜１００画素ピッチで
マトリックス状に設けるのが好ましく、シートガラス１
３２３の平面性と液晶の注入性というスペーサー柱数に
対して相反するパラメーターを共に満足するように設定
する必要がある。また本実施形態では金属膜パターンに
よる遮光層１２２１を設けており、各マイクロレンズ境
界部分からの漏れ光の進入を防止している。これによ
り、このような漏れ光による投影画像の彩度低下（各原
色画像光の混色による）やコントラスト低下が防止され
る。従って本液晶パネル１３２０を用いて、本実施形態
の如き液晶パネルを備えた投写型表示装置を構成するこ
とにより、さらにメリハリのある良好な画質が得られる
ようになる。
【０１１５】上記第６乃至第８の実施形態で液晶パネル
や投写型表示装置について説明したが、第１乃至第５の
実施形態で示した液晶画素のカップリング容量の削減に
ついて、複数の画素の反射電極、例えばＲ，Ｇ，Ｂ各色
用の反射電極と隣接反射電極とのカップリング容量を削
減して開口率を向上した液晶パネルによって、隣接反射
電極への影響のない駆動が行われ、正確な画像、高品位
な画像を得ることができることは、容易に構成できる。
や投写型表示装置について説明したが、第１乃至第５の
実施形態で示した液晶画素のカップリング容量の削減に
ついて、複数の画素の反射電極、例えばＲ，Ｇ，Ｂ各色
用の反射電極と隣接反射電極とのカップリング容量を削
減して開口率を向上した液晶パネルによって、隣接反射
電極への影響のない駆動が行われ、正確な画像、高品位
な画像を得ることができることは、容易に構成できる。
【０１１６】
【発明の効果】本発明によれば、反射型液晶表示装置の
反射電極（反射電極）同士を絶縁分離する側壁の非導電
性膜を電極表面が最も小さく、反射側が最も大きくなる
ように設計することで、開口率を大きく取りながら、容
量結合による隣接画素からの電圧の擾乱を抑制し、液晶
にかかる電圧を精密に制御し、良質な画質を得ることが
できる効果を得た。さらには反射電極間の非導電性膜Ａ
の高さＨ、反射電極間距離Ｌの比Ｈ／Ｌは概ね０．２以
上で１以下とすることで、歩留まりを向上し、開口率を
大きくし、容量結合による隣接反射電極からの電圧の擾
乱を抑制し、液晶にかかる電圧を精密に制御し、良質な
画質を得ることができる効果を得た。
反射電極（反射電極）同士を絶縁分離する側壁の非導電
性膜を電極表面が最も小さく、反射側が最も大きくなる
ように設計することで、開口率を大きく取りながら、容
量結合による隣接画素からの電圧の擾乱を抑制し、液晶
にかかる電圧を精密に制御し、良質な画質を得ることが
できる効果を得た。さらには反射電極間の非導電性膜Ａ
の高さＨ、反射電極間距離Ｌの比Ｈ／Ｌは概ね０．２以
上で１以下とすることで、歩留まりを向上し、開口率を
大きくし、容量結合による隣接反射電極からの電圧の擾
乱を抑制し、液晶にかかる電圧を精密に制御し、良質な
画質を得ることができる効果を得た。
【０１１７】さらに、本発明に関わる投写型液晶表示装
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、１つの絵素を構成する１組のＲＧＢ画素からの液
晶による変調後の反射光が同一のマイクロレンズを通じ
て出射するようにしたことにより、ＲＧＢモザイクの無
い質感の高い良好なカラー画像投写表示が可能となる。
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、１つの絵素を構成する１組のＲＧＢ画素からの液
晶による変調後の反射光が同一のマイクロレンズを通じ
て出射するようにしたことにより、ＲＧＢモザイクの無
い質感の高い良好なカラー画像投写表示が可能となる。
【０１１８】また、各画素からの光束はマイクロレンズ
を２回通過してほぼ並行化されるので、開口数の小さい
安価な投影レンズを用いてもスクリーン上で明るい投影
画像を得ることが可能になる。
を２回通過してほぼ並行化されるので、開口数の小さい
安価な投影レンズを用いてもスクリーン上で明るい投影
画像を得ることが可能になる。
【図１】本発明による反射型液晶表示装置の反射電極部
の断面図である。
の断面図である。
【図２】本発明による反射型液晶表示装置の反射電極表
面の斜視図である。
面の斜視図である。
【図３】本発明による反射型液晶表示装置の画素付近の
回路図である。
回路図である。
【図４】本発明による反射型液晶表示装置の断面図であ
る。
る。
【図５】本発明による反射型液晶表示装置の第２実施形
態の反射電極部の断面図である。
態の反射電極部の断面図である。
【図６】本発明による反射型液晶表示装置の第２実施形
態のグラフである。
態のグラフである。
【図７】本発明による反射型液晶表示装置の第４実施形
態の反射電極部の断面図である。
態の反射電極部の断面図である。
【図８】本発明による反射型液晶表示装置の第３実施形
態の断面図である。
態の断面図である。
【図９】本発明による反射型液晶表示装置の第１実施形
態の反射電極部の断面図である。
態の反射電極部の断面図である。
【図１０】本発明による反射型液晶表示装置の第５実施
形態の反射電極部の断面図である。
形態の反射電極部の断面図である。
【図１１】本発明によるＣＭＰにより製造される液晶素
子の断面図である。
子の断面図である。
【図１２】本発明による液晶装置の概略的回路図であ
る。
る。
【図１３】本発明による液晶装置のブロック図である。
【図１４】本発明による液晶装置の入力部のディレイ回
路を含む回路図である。
路を含む回路図である。
【図１５】本発明による液晶装置の液晶パネルの概念図
である。
である。
【図１６】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。
処理の良否を判断するグラフである。
【図１７】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。
クターの概念図である。
【図１８】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。
す回路ブロック図である。
【図１９】本発明による投写型液晶表示装置の光学系の
実施形態を示す全体構成図である。
実施形態を示す全体構成図である。
【図２０】本発明による投写型液晶表示装置の光学系に
用いたダイクロイックミラーの分光反射特性図である。
用いたダイクロイックミラーの分光反射特性図である。
【図２１】本発明による投写型液晶表示装置の光学系の
色分解照明部の斜視図である。
色分解照明部の斜視図である。
【図２２】本発明による液晶パネルの一実施形態の断面
図である。
図である。
【図２３】本発明による液晶パネルの色分解・色合成の
原理説明図である。
原理説明図である。
【図２４】本発明による一実施形態の液晶パネルの部分
拡大上面図である。
拡大上面図である。
【図２５】本発明による投写型液晶表示装置の投影光学
系を示す部分構成図である。
系を示す部分構成図である。
【図２６】本発明による投写型液晶表示装置の駆動回路
系を示すブロック図である。
系を示すブロック図である。
【図２７】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。
ン上投影像の部分拡大図である。
【図２８】本発明による一実施形態の液晶パネルの部分
拡大上面図である。
拡大上面図である。
【図２９】本発明による一実施形態の液晶パネルの部分
拡大上面図である。
拡大上面図である。
【図３０】本発明による一実施形態の液晶パネルの部分
拡大上面図と断面図である。
拡大上面図と断面図である。
【図３１】液晶装置の液晶パネルの光束進行方向を示す
概念図である。
概念図である。
【図３２】液晶装置の液晶パネルのカラー画素構成図で
ある。
ある。
【図３３】液晶装置の液晶パネルの製造工程上の断面図
である。
である。
【図３４】液晶装置の液晶パネルの製造工程上の断面図
である。
である。
１ 非導電体膜Ａ ２ 反射電極 ３ 非導電体膜Ｂ ４ 導電性膜 ５ 画素スイッチ ３０１ 半導体基板 ３０２，３０２’ ｐ型及びｎ型ウェル ３０３，３０３’ ソース領域 ３０４ ゲート領域 ３０５，３０５’ ドレイン領域 ３０６ ＬＯＣＯＳ絶縁層 ３０７ 遮光層 ３０８ ＰＳＧ ３０９ プラズマＳｉＮ ３１０ ソース電極 ３１１ 連結電極 ３１２ 反射電極＆画素電極 ３１３ 反射防止膜 ３１４ 液晶層 ３１５ 共通透明電極 ３１６ 対向電極 ３１７，３１７’ 高濃度不純物領域 ３１９ 表示領域 ３２０ 反射防止膜 ３２１，３２２ シフトレジスタ ３２３ ｎＭＯＳ ３２４ ｐＭＯＳ ３２５ 保持容量 ３２７ 信号転送スイッチ ３２８ リセットスイッチ ３２９ リセットパルス入力端子 ３３０ リセット電源端子 ３３１ 映像信号入力端子 ３３２ 昇圧レベルシフター ３４２ パルスｄｅｌａｙ用インバータ ３４３ スイッチ ３４４ 出力 ３４５ 容量 ３４６ 保護回路 ３５１ シール部 ３５２ 電極パッド ３５３ クロックバッファー ３７１ 光源 ３７２ 集光レンズ ３７３，３７５ フレネルレンズ ３７４ 色分解光学素子 ３７６ ミラー ３７７ 視野レンズ ３７８ 液晶装置 ３７９ 絞り部 ３８０ 投影レンズ ３８１ スクリーン ３８５ 電源 ３８６ プラグ ３８７ ランプ温度検出 ３８８ 制御ボード ３８９ フィルタ安全スイッチ ４５３ メインボード ４５４ 液晶パネルドライブヘッドボード ４５５，４５６，４５７ 液晶装置 １２２０ マイクロレンズ（リフロー熱ダレ式） １２５１ スペーサー柱 １２５２ 周辺シール部 １３０１ 投影レンズ １３０２ マイクロレンズ付液晶パネル １３０３ 偏光ビームスプリッター（ＰＢＳ） １３０６ ロッド型インテグレータ １３０７ 楕円リフレクター １３０８ アークランプ １３０９ スクリーン １３１０ パネルドライバー １３１１ デコーダー １３１２ インターフェース回路 １３１４ バラスト（アークランプ点灯回路） １３２０ マイクロレンズ付液晶パネル １３２１ マイクロレンズガラス基板 １３２２ マイクロレンズ（インデックス分布式） １３２３ シートガラス １３２４ 対向透明電極 １３２５ 液晶 １３２６ 画素電極 １３２７ アクティブマトリックス駆動回路部 １３２８ シリコン半導体基板 １３２９ 基本絵素単位 １３４０ Ｒ反射ダイクロイックミラー １３４１ Ｂ／Ｇ反射ダイクロイックミラー １３４２ Ｂ反射ダイクロイックミラー １３４３ 高反射ミラー １３５０ フレネルレンズ（第２コンデンサーレンズ） １３５１ 第１コンデンサーレンズ
Claims (18)
- 【請求項１】 実質的な平坦な面を有し画素を構成する
導電性部材を、基板上に複数個配してなるマトリクス基
板において、 上記導電性部材同士を絶縁分離する非導電性膜を有し、
該非導電性膜による導電性部材間距離を導電性部材表面
側が反対側よりも幅が狭いことを特徴とするマトリクス
基板。 - 【請求項２】 実質的な平坦な面を有し画素を構成する
前記導電性部材を、基板上に複数個配してなるマトリク
ス基板において、 上記導電性部材同士を絶縁分離する非導電性膜を有し、
該非導電性膜による導電性部材間距離を導電性部材表面
側が最も幅が狭く、反対側が幅が広いことを特徴とする
請求項１に記載のマトリクス基板。 - 【請求項３】 導電性部材間の非導電性膜の高さＨ、導
電性部材間距離Ｌの比Ｈ／Ｌは概ね０．２以上で１以下
であることを特徴とする請求項１又は２に記載のマトリ
クス基板。 - 【請求項４】 実質的な平坦な面を有し画素を構成する
導電性部材を、基板上に複数個配してなる液晶表示装置
において、 上記導電性部材同士を絶縁分離する非導電性膜を有し、
該非導電性膜による導電性部材間距離を導電性部材表面
側が反対側よりも幅が狭いことを特徴とする液晶表示装
置。 - 【請求項５】 実質的な平坦な面を有し画素を構成する
前記導電性部材を、基板上に複数個配してなる液晶表示
装置において、 上記導電性部材同士を絶縁分離する非導電性膜を有し、
該非導電性膜による導電性部材間距離を導電性部材表面
側が最も幅が狭く、反対側が幅が広いことを特徴とする
請求項１に記載の液晶表示装置。 - 【請求項６】 導電性部材間の非導電性膜の高さＨ、導
電性部材間距離Ｌの比Ｈ／Ｌは概ね０．２以上で１以下
であることを特徴とする請求項４又は５に記載の液晶表
示装置。 - 【請求項７】 上記導電性部材同士を絶縁分離する側壁
の非導電性膜Ａと、該導電性部材の下に非導電性膜Ｂを
介した導電性膜有し、該側壁の非導電性膜Ａの誘電率は
該導電性部材電極の下の非導電性膜Ｂの誘電率より小さ
く、該側壁の非導電性膜Ａの導電性部材電極間距離は該
導電性部材電極の下の非導電性膜Ｂの膜厚より大きいこ
とを特徴とする請求項４又は５，６に記載の液晶表示装
置。 - 【請求項８】 該側壁の非導電性膜Ａはシリコン酸化膜
を主成分とする材料であることを特徴とする請求項７に
記載の反射型液晶表示装置。 - 【請求項９】 該導電性部材電極の下層の非導電性膜Ｂ
はシリコン窒化膜を主成分とする材料であることを特徴
とする請求項４乃至７のいずれか１項にに記載の液晶表
示装置。 - 【請求項１０】 該導電性部材電極の下層の非導電性膜
Ｂはタンタル酸化膜を主成分とする材料であることを特
徴とする請求項４乃至７のいずれか１項にに記載の液晶
表示装置。 - 【請求項１１】 該側壁の非導電性膜Ａもしくは該導電
性部材電極の下層の非導電性膜Ｂが複数の材料で形成さ
れている事を特徴とする請求項４乃至７のいずれか１項
に記載の液晶表示装置。 - 【請求項１２】 画素スイッチが単結晶ＣＭＯＳトラン
ジスタであることを特徴とする請求項４又は５，６に記
載の液晶表示装置。 - 【請求項１３】 該導電性部材電極の下の非導電性膜Ｂ
を介した導電性膜は導電性部材電極同士を絶縁分離する
非導電性膜Ａの下には少なくとも存在することを特徴と
する請求項４乃至７のいずれか１項に記載の液晶表示装
置。 - 【請求項１４】 請求項４乃至１３のいずれか１項に記
載の液晶表示装置において、 前記導電性部材を含む液晶パネルは、半導体基板と、ア
クチブマトリクス駆動回路部と、前記導電性部材を含む
画素電極と、液晶層と、対向透明電極と、シートガラス
とを順次積層した構造を有することを特徴とする液晶表
示装置。 - 【請求項１５】 請求項１４に記載の液晶表示装置にお
いて、更に前記シートガラス上に形成したマイクロレン
ズを構成し、前記マイクロレンズの１つは、前記画素電
極の３つに対応して設けられていることを特徴とする液
晶表示装置。 - 【請求項１６】 請求項１５に記載の液晶表示装置にお
いて、前記マイクロレンズは前記シートガラス上のマイ
クロレンズガラス基板に形成したことを特徴とする反射
型液晶表示装置。 - 【請求項１７】 請求項４乃至１６のいずれか１項に記
載の液晶表示装置を用いたことを特徴とする投写型液晶
表示装置。 - 【請求項１８】 請求項１７に記載の投写型液晶表示装
置において、前記導電性部材を含む前記液晶パネルを３
色カラー用に少なくとも３個有し、高反射ミラーと、青
色反射ダイクロイックミラーとで青色光を分離し、更に
赤色反射ダイクロイックミラーと、緑色／青色反射ダイ
クロイックミラーで赤色と緑色とを分離して、各液晶パ
ネルを投射することを特徴とする投写型液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29246397A JP3249079B2 (ja) | 1997-10-24 | 1997-10-24 | マトリクス基板と液晶表示装置と投写型液晶表示装置 |
| US09/172,775 US6356332B1 (en) | 1997-10-24 | 1998-10-15 | Matrix substrate and liquid crystal display device using the same in which the distance between the upper surface of the pixels being less than the distance between the lower surface of the pixels in contact with the substrate |
| DE69836714T DE69836714T2 (de) | 1997-10-24 | 1998-10-19 | Substrat mit Matrix und Flüssigkristallanzeigevorrichtung die dieses verwendet |
| EP98308541A EP0911682B1 (en) | 1997-10-24 | 1998-10-19 | Matrix substrate and liquid crystal display device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29246397A JP3249079B2 (ja) | 1997-10-24 | 1997-10-24 | マトリクス基板と液晶表示装置と投写型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11125833A true JPH11125833A (ja) | 1999-05-11 |
| JP3249079B2 JP3249079B2 (ja) | 2002-01-21 |
Family
ID=17782142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29246397A Expired - Fee Related JP3249079B2 (ja) | 1997-10-24 | 1997-10-24 | マトリクス基板と液晶表示装置と投写型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6356332B1 (ja) |
| EP (1) | EP0911682B1 (ja) |
| JP (1) | JP3249079B2 (ja) |
| DE (1) | DE69836714T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272212A (ja) * | 2006-03-06 | 2007-10-18 | Victor Co Of Japan Ltd | 液晶表示装置及びその製造方法 |
| JP2010262200A (ja) * | 2009-05-11 | 2010-11-18 | Seiko Epson Corp | 液晶装置および電子機器 |
| WO2023176550A1 (ja) * | 2022-03-15 | 2023-09-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および表示装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563482B1 (en) | 1999-07-21 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7893435B2 (en) * | 2000-04-18 | 2011-02-22 | E Ink Corporation | Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough |
| US6636287B1 (en) * | 2001-02-28 | 2003-10-21 | Three-Five Systems, Inc. | Display systems with pixel electrodes at different distances from a control electrode |
| WO2003050607A1 (en) * | 2001-12-13 | 2003-06-19 | E Ink Corporation | Electrophoretic electronic displays with films having a low index of refraction |
| KR100488956B1 (ko) * | 2002-01-29 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 및 그 제조방법 |
| US7123336B2 (en) * | 2002-09-30 | 2006-10-17 | Sony Corporation | Twisted nematic liquid crystal material with certain values for dielectric constant anisotropy, twisted elasticity modulus and refractive index anisotropy |
| EP1599759A1 (en) * | 2003-02-20 | 2005-11-30 | Koninklijke Philips Electronics N.V. | Electrophoretic multi-color display device |
| WO2005036244A1 (ja) * | 2003-10-09 | 2005-04-21 | Fujitsu Limited | 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置 |
| US7414595B1 (en) | 2003-12-07 | 2008-08-19 | Advanced Simulation Displays Co. | Virtual mosaic wide field of view display system |
| JP5016850B2 (ja) * | 2006-05-30 | 2012-09-05 | キヤノン株式会社 | 液晶表示装置及び液晶プロジェクター装置 |
| US11881539B2 (en) | 2020-11-20 | 2024-01-23 | Applied Materials, Inc. | Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization |
| US11586067B2 (en) * | 2020-11-20 | 2023-02-21 | Applied Materials, Inc. | Structure and method of advanced LCoS back-plane having robust pixel via metallization |
| US11573452B2 (en) | 2020-11-20 | 2023-02-07 | Applied Materials, Inc. | Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes |
| US11880052B2 (en) | 2020-11-20 | 2024-01-23 | Applied Materials, Inc. | Structure and method of mirror grounding in LCoS devices |
| US11908678B2 (en) | 2021-01-14 | 2024-02-20 | Applied Materials, Inc. | Method of CMP integration for improved optical uniformity in advanced LCOS back-plane |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0112417A1 (en) | 1982-12-22 | 1984-07-04 | International Business Machines Corporation | Semiconductor integrated display and method of making same |
| JPH03248125A (ja) * | 1990-02-26 | 1991-11-06 | Sharp Corp | 液晶表示素子 |
| US5552911A (en) * | 1992-10-19 | 1996-09-03 | Canon Kabushiki Kaisha | Color liquid crystal display device having varying cell thickness and varying pixel areas |
| US5355251A (en) * | 1993-04-28 | 1994-10-11 | Dell U.S.A. L.P. | Liquid crystal display device with octagonal cell providing increased wiring density |
| JP2860226B2 (ja) * | 1993-06-07 | 1999-02-24 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| US5852479A (en) * | 1994-09-07 | 1998-12-22 | Sharp Kabushiki Kaisha | Color liquid crystal projector device |
| JPH08201757A (ja) * | 1995-01-30 | 1996-08-09 | A G Technol Kk | 投射型カラー表示装置 |
| JP3108861B2 (ja) * | 1995-06-30 | 2000-11-13 | キヤノン株式会社 | アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法 |
| JP3571887B2 (ja) * | 1996-10-18 | 2004-09-29 | キヤノン株式会社 | アクティブマトリクス基板及び液晶装置 |
| US6078371A (en) * | 1998-10-05 | 2000-06-20 | Canon Kabushiki Kaisha | Liquid crystal device and liquid crystal display apparatus |
-
1997
- 1997-10-24 JP JP29246397A patent/JP3249079B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-15 US US09/172,775 patent/US6356332B1/en not_active Expired - Lifetime
- 1998-10-19 EP EP98308541A patent/EP0911682B1/en not_active Expired - Lifetime
- 1998-10-19 DE DE69836714T patent/DE69836714T2/de not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272212A (ja) * | 2006-03-06 | 2007-10-18 | Victor Co Of Japan Ltd | 液晶表示装置及びその製造方法 |
| JP2010262200A (ja) * | 2009-05-11 | 2010-11-18 | Seiko Epson Corp | 液晶装置および電子機器 |
| WO2023176550A1 (ja) * | 2022-03-15 | 2023-09-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69836714D1 (de) | 2007-02-08 |
| US6356332B1 (en) | 2002-03-12 |
| EP0911682A2 (en) | 1999-04-28 |
| EP0911682A3 (en) | 2000-05-03 |
| JP3249079B2 (ja) | 2002-01-21 |
| DE69836714T2 (de) | 2007-10-04 |
| EP0911682B1 (en) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3445121B2 (ja) | マトリクス基板と液晶表示装置及びこれを用いるプロジェクター | |
| JP3513371B2 (ja) | マトリクス基板と液晶装置とこれらを用いた表示装置 | |
| JP3188411B2 (ja) | 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置 | |
| JP3571887B2 (ja) | アクティブマトリクス基板及び液晶装置 | |
| JP3249077B2 (ja) | マトリクス基板と液晶装置 | |
| JP3249079B2 (ja) | マトリクス基板と液晶表示装置と投写型液晶表示装置 | |
| US6809790B2 (en) | Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate | |
| JPH10177371A (ja) | マトリクス基板と液晶装置とこれを用いた表示装置 | |
| JP3279234B2 (ja) | 半導体装置の製造方法 | |
| JPH11125834A (ja) | マトリクス基板及び液晶表示装置と投写型液晶表示装置 | |
| JPH11126051A (ja) | マトリクス基板と液晶表示装置及びこれを用いる投写型液晶表示装置 | |
| JPH11133457A (ja) | マトリクス基板と表示装置及びその製造方法及び投写型液晶表示装置 | |
| JP3199311B2 (ja) | 表示装置用基板、この基板を用いた液晶装置、表示装置、投射型液晶表示装置、及び表示装置用基板の製造方法 | |
| JP3230659B2 (ja) | 半導体装置、表示装置用基板、該表示装置用基板を用いた液晶装置、投写型液晶表示装置、及び表示装置 | |
| JPH11135622A (ja) | 半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法 | |
| JP3630945B2 (ja) | 液晶表示装置 | |
| JP3423592B2 (ja) | 表示装置用基板とその製造方法及び液晶表示装置及び投射型液晶表示装置 | |
| JP3423593B2 (ja) | 液晶表示装置及びその製造方法及び表示装置用基板及び投射型液晶表示装置 | |
| JPH11126035A (ja) | 表示装置、液晶表示装置及びそれを用いた液晶プロジェクター | |
| JP2000180884A (ja) | 液晶表示装置 | |
| JP2000330124A (ja) | 電極基板の製造方法、及び液晶素子 | |
| JPH11133456A (ja) | マトリクス基板と液晶表示装置とこれを用いた表示装置と液晶プロジェクター装置 | |
| JPH11135502A (ja) | 半導体装置用配線、この配線を用いた半導体装置、及び半導体装置用配線の製造方法 | |
| JPH11125838A (ja) | マトリクス基板と半導体装置及びその製造方法と液晶表示装置及び投写型液晶表示装置 | |
| JP2001147426A (ja) | 画素電極基板及びそれを用いた反射型液晶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |