JPH11121398A

JPH11121398A - 半導体装置の製造方法

Info

Publication number: JPH11121398A
Application number: JP27741097A
Authority: JP
Inventors: Yoshihisa Matsubara; 義久松原; Koichi Ando; 公一安藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-10-09
Filing date: 1997-10-09
Publication date: 1999-04-30

Abstract

(57)【要約】【課題】従来方法では、半導体素子の微細化によりゲ
ート電極線幅が減少してくると、トランジスタのゲート
電極表面などに形成されるチタンシリサイド層が形成さ
れにくくなり、電極配線抵抗が上昇してしまう。【解決手段】水素ガスの雰囲気中で約３０秒程度の第
１の熱処理が行うことにより、チタン膜７は水素含有チ
タン膜８に変わる。このとき、ゲート電極４の露出した
表面と拡散層６の表面のみに、アモルファスチタンシリ
サイド層（ＴｉＳｉ_x：ｘ＜２）９が形成される。しか
し、加熱温度が低いために、スペーサ５上あるいは素子
分離絶縁膜２の上にアモルファスチタンシリサイド層９
がオーバーグロースすることはない。また、アモルファ
スチタンシリサイド層９の膜厚は、同じ膜厚のチタン膜
から従来技術で形成されるシリサイド層よりも厚くな
る。水素雰囲気中での加熱処理でシリサイド反応が促進
されるからである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にＭＯＳトランジスタの拡散層上やゲート
電極上に自己整合的に高融点金属のシリサイド膜を形成
する半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体素子の微細化及び高密度化は依然
として精力的に進められており、現在では０．１５〜
０．２５μｍの寸法基準で設計されたメモリデバイス、
あるいはロジックデバイス等の超高集積の半導体デバイ
スが開発試作されている。このような半導体デバイスの
高集積化に伴って、ゲート電極幅や拡散層幅の寸法の縮
小及び半導体素子を構成する材料の膜厚の低減が特に重
要になってくる。

【０００３】このなかで、ゲート電極あるいはゲート電
極配線幅の縮小及びゲート電極材料の膜厚の低減は、必
然的にこれらの配線抵抗の増加を招き、回路動作速度を
減少させることになる。そこで、微細化された半導体素
子においては、ゲート電極の一部に用いられている高融
点金属シリサイドの低抵抗化は必須の技術として重要視
されている。特に、高融点金属としてチタン金属を用い
たサリサイド（Self-aligned-silicide）化技術は、微
細な絶縁ゲート電界効果トランジスタ（以下、ＭＯＳト
ランジスタと呼称する）にとり、必須となってきてい
る。

【０００４】ここで、従来のサリサイド構造を有するＭ
ＯＳトランジスタの製造方法について図５及び図６を参
照して説明する。図５及び図６は、サリサイドの形成方
法を示す工程順の素子断面図である。まず、図５（ａ）
に示すように、シリコン基板１上の所定の領域に、窒化
シリコンを酸化マスクに用いた公知の選択酸化法（ＬＯ
ＣＯＳ法）で素子分離絶縁膜２が形成される。

【０００５】次に、チャンネルストッパ用の不純物のイ
オン注入が施され、熱酸化法でゲート絶縁膜３が形成さ
れる。次に、化学気相成長法（ＣＶＤ）により、全面に
１５０ｎｍ程度のポリシリコン膜が成膜され、リン等の
不純物がドープされる。その後、フォトリソグラフィ技
術とドライエッチ技術により所望の形状にパターニング
され、ゲート電極４が図５（ａ）に示すように、ゲート
絶縁膜３上に形成される。

【０００６】続いて、ＣＶＤ法でシリコン酸化膜が全面
に堆積された後、異方性のドライエッチングが施され、
ゲート電極４の側面にスペーサ５が形成される。次に、
砒素、ボロン等の不純物のイオン注入が行われた後、８
００℃〜１０００℃の熱処理によって、図５（ａ）に示
すように拡散層６がシリコン基板１に形成され、Ｐチャ
ネルの場合はボロンを含む拡散層６が形成され、トラン
ジスタのソース・ドレイン領域となる。

【０００７】次に、図５（ｂ）に示すように、金属スパ
ッタ法などにより、チタン膜７が全面に成膜される。続
いて、窒素雰囲気中で３０秒〜６０秒程度の熱処理が行
われる。ここで、熱処理装置しては、通常、ランプアニ
ーラが使用され、処理温度は６００℃〜６５０℃に設定
される。このようにして、チタンのシリサイド化が行わ
れる。

【０００８】これにより、ゲート電極４の露出した表面
と拡散層６の表面には、図５（ｃ）に示すように、Ｃ４
９構造シリサイド層２１、窒化されたチタン層、すなわ
ち窒化チタン層２２が順次に形成される。これに対し、
シリコン酸化膜である素子分離絶縁膜２及びスペーサ５
上には窒化チタン層２２のみが形成される。

【０００９】次に、図６（ａ）に示すように、アンモニ
ア水溶液、純水及び過酸化水素水の混合した化学薬液で
前述の窒化チタン層２２が除去される。以上の工程を経
ることによって、ゲート電極４上及びソース・ドレイン
領域を形成する拡散層６上にのみ自己整合的にＣ４９構
造シリサイド層２１が形成されるようになる。

【００１０】この後、場合によっては、窒素雰囲気中で
６０秒程度の第２の熱処理が行われる。ここで、熱処理
装置は前記ランプアニール装置であり、処理温度は８５
０℃に設定される。この処理により、図６（ｂ）に示す
ように、前記Ｃ４９構造シリサイド層２１が、電気抵抗
の低いＣ５４構造シリサイド層２３に変換される。この
ようにして、一連の工程により、ＭＯＳトランジスタの
ゲート電極４上及びソース・ドレイン領域を形成する拡
散層６上にのみ自己整合的に高融点金属のシリサイド膜
を形成する。

【００１１】

【発明が解決しようとする課題】しかるに、上記の従来
の半導体装置の製造方法では、前記した半導体素子の微
細化によりゲート電極線幅が減少してくると、以下のよ
うな細線固有の問題点が顕在化する。すなわち、０．３
μｍ以下のゲート電極線幅ではチタンシリサイド層が形
成されにくくなり、電極配線抵抗が上昇してしまうので
ある。これは前記のランプアニール熱処理において、細
線でのシリサイド反応速度が遅くなり、それが窒化反応
速度を下回るために、チタン膜７の殆どが窒化チタン層
２２に換り、シリサイド層２１が殆ど形成されなくなる
からである。

【００１２】周知の通り、サリサイド形成においては、
シリサイド層２１がゲート電極４上と拡散層６上にのみ
選択的に形成される必要がある。普通、シリサイド形成
では、チタン等の高融点金属層にシリコン原子が拡散で
供給されてシリサイド反応が進む。従って、シリコン酸
化膜のスペーサ５上あるいは素子分離絶縁膜２上といえ
ども、拡散層あるいはポリシリコン膜のシリコン原子が
スペーサ５上あるいは素子分離絶縁膜２上に拡散する場
合には、シリサイド層が形成され（以下、これをオーバ
ーグロースと称する。）、選択的なシリサイド形成が不
可能になる。

【００１３】そこで、このオーバーグロースを防止する
ためには、熱処理温度を低下させることが必要になる。
このような温度の下では、前記したチタンの窒化反応速
度の方が、細線効果により阻害されているシリサイド反
応速度よりもはるかに大きくなる。従って、従来の方法
では、ゲート電極４上及び拡散層６上には、窒化チタン
層２２のみが形成され、シリサイド層は殆ど形成されな
かったのである。

【００１４】本発明は以上の点に鑑みなされたもので、
微細化されるＭＯＳトランジスタ等の半導体素子のサリ
サイド化を容易にする半導体装置の製造方法を提供する
ことを目的とする。

【００１５】また、本発明の他の目的は、ＭＯＳトラン
ジスタ等の半導体装置の超高集積化、高密度化及び高速
化を実現し得る半導体装置の製造方法を提供することに
ある。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は半導体素子が形成されるシリコン基板の表
面に高融点金属膜を被着後、熱処理して高融点金属膜と
の界面に高融点金属シリサイド層を形成する半導体装置
の製造方法において、高融点金属膜として金属水素化物
を形成する金属膜をシリコン基板の表面に形成する第１
の工程と、水素原子を含有する雰囲気中で第１の熱処理
を施し、金属水素化物を形成する金属膜を水素含有金属
膜に変換すると共に、シリコン基板表面と金属水素化物
を形成する金属膜との界面に非晶質高融点金属シリサイ
ド層を形成する第２の工程と、非晶質高融点金属シリサ
イド層を残し、水素含有金属膜を除去する第３の工程
と、窒素原子を含有する雰囲気中で第２の熱処理を施
し、非晶質高融点金属シリサイド層を所定構造のシリサ
イド層とする第４の工程とを含むようにしたものであ
る。

【００１７】あるいは、本発明は、半導体素子が形成さ
れるシリコン基板の表面に高融点金属膜を被着後、熱処
理して高融点金属膜との界面に高融点金属シリサイド層
を形成する半導体装置の製造方法において、高融点金属
膜上に窒素を含む同一の高融点金属層を形成する第１の
工程と、水素原子を含有する雰囲気中で第１の熱処理を
施し、高融点金属膜を水素含有金属膜に変換すると共
に、シリコン基板表面と高融点金属膜との界面に非晶質
高融点金属シリサイド層を形成する第２の工程と、非晶
質高融点金属シリサイド層を残し、水素含有金属膜及び
高融点金属層を除去する第３の工程と、窒素原子を含有
しない雰囲気中で第２の熱処理を施し、非晶質高融点金
属シリサイド層を所定構造のシリサイド層とする第４の
工程とを含むようにしたものである。

【００１８】上記の各発明では、いずれも第１の熱処理
を行う第２の工程により、窒化反応が生じることなく、
シリサイド反応を進行させるようにしているため、非晶
質高融点金属シリサイド層の形成を促進させることがで
きる。

【００１９】また、上記の高融点金属膜は、チタン、ニ
ッケル、タンタル、ジルコニウムなどのように金属水素
化物を形成する金属膜であれば、本発明を適用すること
が可能であるが、チタンを用いることが、シリサイド層
の抵抗率を低減する上で最も望ましい。

【００２０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１及び図２は本発明になる半
導体装置の製造方法の第１の実施の形態の工程順の素子
断面図を示す。両図中、図５及び図６と同一部分には同
一符号を付してある。この実施の形態のＭＯＳトランジ
スタの形成では、スパッタ法によるチタン膜成膜の工程
までは、従来の製造方法と同様の工程が施される。

【００２１】すなわち、図１（ａ）に示すように、Ｐ型
あるいはＰウェルの形成されたシリコン基板１上の所定
の領域に、公知のＬＯＣＯＳ法で膜厚３００ｎｍの素子
分離絶縁膜２が形成されるた後、チャネルストッパ用の
ボロン等の不純物のイオン注入が行われ、更に熱酸化法
を適用して膜厚８ｎｍ程度のゲート絶縁膜３が形成され
る。

【００２２】次に、ＣＶＤ法により全面に１５０ｎｍ程
度の膜圧のポリシリコン膜が成膜され、リン等の不純物
をドープ後、フォトリソグラフィ技術とドライエッチン
グ技術により、所望の形状にパターニングされたゲート
電極４が図１（ａ）に示すようにゲート絶縁膜３上に形
成される。

【００２３】続いて、ＣＶＤ法でシリコン酸化膜が全面
に堆積された後、異方性のドライエッチングが施され、
ゲート電極４の側面にスペーサ５が形成される。次に、
砒素、ボロン等の不純物のイオン注入が行われた後、８
００℃〜１０００℃の熱処理によって、図１（ａ）に示
すように拡散層６がシリコン基板１に形成される。ここ
で、ＭＯＳトランジスタがＮチャネルの場合は、砒素を
含む拡散層６が形成され、Ｐチャネルの場合はボロンを
含む拡散層６が形成され、トランジスタのソース・ドレ
イン領域となる。続いて、図１（ｂ）に示すように、金
属スパッタ法などにより、２０ｎｍ程度の膜厚のチタン
膜７が全面に成膜される。以上のように、チタン膜７の
成膜までは従来方法と同様にして行われる。

【００２４】次に、この実施の形態では、水素ガスの雰
囲気中で約３０秒程度の第１の熱処理が行われる。この
第１の熱処理はランプアニール装置が使用され、加熱処
理温度は例えば５５０℃程度に設定される。この第１の
熱処理により、図１（ｃ）に示すように、チタン膜７は
水素原子を含有するチタン層、すなわち水素含有チタン
膜８に変わる。このとき、ゲート電極４の露出した表面
と拡散層６の表面のみに、図１（ｃ）に示すように、厚
さ１０ｎｍ〜２０ｎｍ程度のアモルファス（非晶質）チ
タンシリサイド層（ＴｉＳｉ_x：ｘ＜２）９が形成され
る。

【００２５】しかしながら、加熱温度が低いために、ス
ペーサ５上あるいは素子分離絶縁膜２の上にアモルファ
スチタンシリサイド層９がオーバーグロースすることは
ない。また、ここでゲート電極４の露出した表面と拡散
層６の表面に形成されるアモルファスチタンシリサイド
層９の膜厚は、同じ膜厚のチタン膜から従来技術で形成
されるシリサイド層２１よりも厚くなる。なぜならば、
詳細は後述するが、競合関係にある窒化反応とシリサイ
ド反応において、水素雰囲気中での第１の加熱処理で既
にシリサイド反応のみが開始され、従来に比べてシリサ
イド反応が促進されるからである。

【００２６】次に、図１（ｃ）に示す水素原子を含有す
るチタン層、すなわち水素含有チタン膜８が、硫酸、純
水及び過酸化水素水の混合した化学薬液で除去されて、
図２（ａ）に示す断面構造とされる。ここで、硫酸の混
合液を用いることが重要である。アンモニアと過酸化水
素水の混合液を用いると、アモルファスチタンシリサイ
ド層９と水素含有チタン膜８との選択比が１程度とな
り、シリサイド層９も除去されてしまうが、硫酸の混合
液は１０以上の選択比が得られるため、アモルファスチ
タンシリサイド層９を殆ど除去することなく、水素含有
チタン膜８を除去できるからである。以上の工程によ
り、ゲート電極４上及びソース・ドレイン領域を形成す
る拡散層６上のみに、自己整合的にアモルファスチタン
シリサイド層９が形成される。

【００２７】次に、窒素雰囲気で６０秒程度の第２の熱
処理が行われる。この第２の熱処理はランプアニール装
置が使用され、加熱処理温度は例えば８５０℃程度に設
定される。この第２の熱処理により、図２（ｂ）に示す
ように、アモルファスチタンシリサイド層９は、電気抵
抗の低いＣ５４構造シリサイド層１０に変換される。

【００２８】以上の工程を経ることによって、ゲート電
極４上及びソース・ドレイン領域を形成する拡散層６上
にのみ自己整合的にＣ５４構造シリサイド層１０が形成
されたＭＯＳトランジスタが形成される。そして、この
実施の形態のゲート電極４及びソース・ドレイン領域の
電気抵抗が従来よりも低減される。

【００２９】次に、従来の製造方法に比べて、この実施
の形態で形成されるアモルファスチタンシリサイド層９
の膜厚が厚くなること、言い換えると、シリサイド形成
が促進されることの理由について詳細に説明する。

【００３０】まず、第１の理由は、シリサイド反応その
ものが促進されたことである。水素雰囲気での第１の熱
処理では、窒化反応が生じることなく、シリサイド反応
が進行する。このシリサイド反応は水素の効果により促
進されることが分かっている。このシリサイド反応によ
り形成されるアモルファスチタンシリサイド層９は、Ｃ
４９構造でもＣ５４構造（いずれも組成はＴｉＳｉ₂）
のシリサイド層でもなく、それのみで低抵抗配線材料と
して機能することは不可能であるが、その後の窒素雰囲
気での第２の熱処理で容易にＣ５４構造のシリサイド膜
１０に変化し、シリサイド層形成を促進させる。

【００３１】従って、同一時間、同一温度で、窒素雰囲
気での加熱処理によりシリサイド層を形成するのであれ
ば、本実施の形態の方が従来技術よりも形成されるシリ
サイド層の膜厚は、水素添加による反応促進分だけ厚く
なるのである。

【００３２】第２の理由は、窒素雰囲気中での熱処理に
おける窒化反応が抑制されたことである。窒素雰囲気中
での第２の熱処理では、シリコン原子がチタン中に拡散
して進行するシリサイド反応（チタン／シリコン界面か
ら膜表面に向かって進行）と、窒素がチタン中に拡散し
て進行する窒化反応（膜表面から基板方向に向かって進
行）とが競合しており、トレードオフの関係にある。つ
まり、限られたチタン原子を、窒化反応（窒化チタン層
と窒化含有チタン層の形成）とシリサイド反応（シリサ
イド層の形成）が取り合うこととなるのである。この実
施の形態では、この窒化反応が第２の熱処理で抑制され
るため、結果的に競合関係にあるシリサイド反応が促進
されるのである。

【００３３】以上のように、この実施の形態では、水素
雰囲気での第１の熱処理を行うことにより、より膜厚の
厚いシリサイド層９をゲート電極４の露出した表面と拡
散層６上に形成することができ、配線抵抗の低減と回路
動作の高速化が得られるのである。

【００３４】次に、本実施の形態により、シリサイド形
成が促進され、シリサイド層抵抗が減少することを図７
を用いて説明する。図７はシリサイド層抵抗のゲート電
極線幅依存性を示す。ここで、シリサイド層形成に用い
たチタン膜のスパッタ膜厚は２０ｎｍである。また、水
素雰囲気で行われる第１の熱処理の温度は５５０℃であ
り、それ以外の工程も上記の実施の形態に説明したもの
と同一である。また、図７中、比較のために図５及び図
６に示した従来技術で作成されたシリサイド層抵抗とシ
リサイド線幅との関係を黒三角印で示す。

【００３５】この図７に示すように、この実施の形態で
は、黒丸印で示すように、ゲート電極線幅が０．１μｍ
〜０．６μｍにわたり、その層抵抗はほぼ一定で、５〜
８Ω／□である。これに対し、従来技術では、黒三角印
で示すようにゲート電極線幅が０．３μｍ以下に微細化
されると、層抵抗が急激に上昇し、この実施の形態の層
抵抗に比しはるかに大なる値を示す。

【００３６】このように、この実施の形態の効果は、半
導体素子の微細化あるいは半導体装置の高集積化と共に
顕著になってくる。特に、スパッタ法により形成される
チタン膜の膜厚が３０ｎｍ以下であるような薄膜の場
合、つまり、従来の技術では、チタンシリサイド層の形
成が十分に行われる前に、チタン表面から進行した窒化
チタン層及び窒素含有チタン層の形成が、チタンシリサ
イド層に到達してしまうような場合に、この実施の形態
の効果は顕著である。

【００３７】また、これまでシリサイド反応速度が遅く
なる場合として、ゲート電極線幅が０．３μｍ以下であ
るような細線について説明してきたが、ゲート電極であ
る多結晶シリコン及び拡散層中の不純物濃度が高いため
に、シリサイド反応が遅くなる場合でも、この実施の形
態の効果は顕著である。

【００３８】以上の実施の形態はＭＯＳトランジスタの
サリサイド形成の実施の形態であるが、本発明はこれに
限らず、半導体デバイス内のＭＯＳトランジスタ間の配
線材料として用いられている多結晶シリコン膜や拡散層
上のシリサイド形成に適用してもよい。また、層間絶縁
膜上の金属配線や金属プラグなどとシリコン基板表面の
拡散層を導通させるために、層間絶縁膜を開口すること
により露出した拡散層表面でのシリサイド形成に本発明
を適用してもよい。

【００３９】しかしながら、現在、ＭＯＳトランジスタ
のゲート電極における細線化起因のシリサイド反応の阻
害が最も顕在化しており、かつ、シリサイド層のオーバ
ーグロースが最も致命的となるデバイス構造であるた
め、ＭＯＳトランジスタのサリサイド形成への本発明の
適用が最良の実施の形態である。

【００４０】また、これまで、高融点金属としてチタン
を例に説明してきたが、ニッケルやタンタル、ジルコニ
ウムなどのように金属水素化物を形成する金属であれ
ば、本発明を適用することが可能である。しかしなが
ら、チタンを用いることが、シリサイド層の抵抗率を低
減する上で最も効果的である。このようにして、本発明
により、微細化されるＭＯＳトランジスタ等の半導体素
子のサリサイド化は容易になり、半導体装置の高集積
化、高密度化あるいは高速化は更に促進される。

【００４１】次に、本発明の第２の実施の形態について
図３及び図４と共に説明する。図３及び図４は本発明に
なる半導体装置の製造方法の第２の実施の形態の工程順
の素子断面図を示す。両図において、図１及び図２と同
一部分には同一符号を付してある。まず、図３（ａ）に
示すように、第１の実施の形態と同様に、シリコン基板
１の所定の領域に膜厚３００ｎｍの素子分離絶縁膜２が
形成され、また膜厚８ｎｍ程度のゲート絶縁膜３の上に
ゲート電極４が形成され、更にゲート電極４の側面にス
ペーサ５が形成される。その後、砒素、ボロン等の不純
物のイオン注入が行われ、８００℃〜１０００℃の熱処
理によって拡散層６が形成される。

【００４２】次に、図３（ｂ）に示すように、スパッタ
法により全面に２０ｎｍ程度の膜厚のチタン膜７が形成
され、更にその上に窒化チタン層１１が図３（ｃ）に示
すように２０ｎｍ程度の膜厚に形成される。そして、水
素原子を含有する雰囲気中、例えば水素ガスの雰囲気で
ランプアニール装置等を用いて７００℃で３０秒の第１
の熱処理が行われる。これにより、チタン膜７はゲート
電極４や拡散層６等のシリコンに接触されている領域で
シリサイド化反応が行われ、図４（ａ）に示すように、
その界面であるゲート電極４の露出した表面と拡散層６
の表面にアモルファスチタンシリサイド層９が形成され
る。

【００４３】このとき、図３（ｃ）に示したように、酸
化膜である素子分離絶縁膜２上においては、チタン膜７
の上に窒化チタン層１１が存在しているため、第１の熱
処理時に窒化チタン層１１からの窒素がチタン膜７に拡
散されて、図４（ａ）に示すようにチタン膜７の上面側
に窒素含有チタン膜１２が形成され、チタン膜７におけ
るチタンの窒化反応が進められ、拡散されてきたシリコ
ンとチタンとが素子分離絶縁膜２上で反応することによ
るオーバーグロースが抑制される。また、チタン膜７は
水素含有チタン膜８に変わる。

【００４４】しかる後に、図４（ａ）に示した窒化チタ
ン層１１、窒素含有チタン膜１２及び水素含有チタン膜
８が、硫酸と過酸化水素水の混合した化学薬液でエッチ
ング除去されて図４（ｂ）の断面構造の半導体素子とさ
れる。これにより、図４（ｂ）に示すように、アモルフ
ァスチタンシリサイド層９のみが、ゲート電極４や拡散
層６等のシリコンの表面に残される。

【００４５】その後、窒素原子を含有しない雰囲気中、
例えばアルゴン雰囲気中で８００℃程度の第２の熱処理
を１０秒間行うと、図４（ｂ）に示すように、アモルフ
ァスチタンシリサイド層９はＣ５４構造のシリサイド層
１０に変えられる。従って、この実施の形態でも、第１
の熱処理を水素で行うことにより、シリサイド反応を促
進し、窒化反応を抑制する。更に、窒化チタン層１１か
らの窒素拡散によりオーバーグロースも抑制されて、容
易に自己整合的にシリサイド層９を形成できる。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
シリコン基板上に披着したチタン膜等の高融点金属膜
は、その上に窒素を含む窒化チタン層が形成され、ある
いはチタン膜自体に窒素がイオン注入されており、しか
る後に水素原子を含有する雰囲気において熱処理してシ
リサイド化反応を行ってシリサイド膜を形成しているた
め、素子分離絶縁膜等の酸化膜上においては、高融点金
属膜である窒化チタン膜からの窒素やイオン注入された
窒素がチタン膜に拡散されてチタンの窒化反応が進めら
れ、拡散されてきたシリコンとチタンとが反応すること
によるオーバーグローが抑制される。

【００４７】また、本発明によれば、素子の微細化に伴
ってチタン膜の膜厚を低減させた場合でも、チタン膜が
シリコンに接触されている下面側の領域におけるチタン
の窒化反応が抑制され、好適な厚さのシリサイド膜を形
成できる。

【００４８】更に、本発明によれば、窒素を含まない雰
囲気において熱処理を行うことにより、相転移温度を低
くすることができ、半導体素子に対する高温処理による
特性劣化を防止することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の各工程の素子断面
図（その１）である。

【図２】本発明の第１の実施の形態の各工程の素子断面
図（その２）である。

【図３】本発明の第２の実施の形態の各工程の素子断面
図（その１）である。

【図４】本発明の第２の実施の形態の各工程の素子断面
図（その２）である。

【図５】従来の一例の各工程の素子断面図（その１）で
ある。

【図６】従来の一例の各工程の素子断面図（その２）で
ある。

【図７】本発明と従来とのシリサイド層抵抗のゲート電
極線幅依存性を対比して示す図である。

【符号の説明】

１シリコン基盤２素子分離絶縁膜３ゲート絶縁膜４ゲート電極５スペーサ６拡散層７チタン膜８水素含有チタン膜９アモルファスチタンシリサイド層１０Ｃ５４構造シリサイド層１１窒化チタン層１２窒素含有チタン膜

Claims

【特許請求の範囲】

【請求項１】半導体素子が形成されるシリコン基板の
表面に高融点金属膜を被着後、熱処理して高融点金属膜
との界面に高融点金属シリサイド層を形成する半導体装
置の製造方法において、前記高融点金属膜として金属水素化物を形成する金属膜
を前記シリコン基板の表面に形成する第１の工程と、水素原子を含有する雰囲気中で第１の熱処理を施し、前
記金属水素化物を形成する金属膜を水素含有金属膜に変
換すると共に、前記シリコン基板表面と前記金属水素化
物を形成する金属膜との界面に非晶質高融点金属シリサ
イド層を形成する第２の工程と、前記非晶質高融点金属シリサイド層を残し、前記水素含
有金属膜を除去する第３の工程と、窒素原子を含有する雰囲気中で第２の熱処理を施し、前
記非晶質高融点金属シリサイド層を所定構造のシリサイ
ド層とする第４の工程とを含むことを特徴とする半導体
装置の製造方法。
【請求項２】前記第２の工程における前記第１の熱処
理の温度が、前記第４の工程における前記第２の熱処理
の温度よりも低いことを特徴とする請求項１記載の半導
体装置の製造方法。
【請求項３】前記第３の工程において、硫酸と過酸化
水素水が水で希釈された混合液を用いて、前記水素含有
金属膜を除去することを特徴とする請求項１記載の半導
体装置の製造方法。
【請求項４】前記半導体素子は絶縁ゲート電界効果ト
ランジスタであり、前記第２の工程は、該絶縁ゲート電
界効果トランジスタのゲート電極の露出する表面と、ソ
ース・ドレイン領域となる拡散層の表面とに、それぞれ
前記非晶質高融点金属シリサイド層を選択的に形成する
ことを特徴とする請求項１記載の半導体装置の製造方
法。
【請求項５】前記金属水素化物を形成する金属膜は、
チタンであることを特徴とする請求項１乃至４のうちい
ずれか一項記載の半導体装置の製造方法。
【請求項６】半導体素子が形成されるシリコン基板の
表面に高融点金属膜を被着後、熱処理して高融点金属膜
との界面に高融点金属シリサイド層を形成する半導体装
置の製造方法において、前記高融点金属膜上に窒素を含む同一の高融点金属層を
形成する第１の工程と、水素原子を含有する雰囲気中で第１の熱処理を施し、前
記高融点金属膜を水素含有金属膜に変換すると共に、前
記シリコン基板表面と前記高融点金属膜との界面に非晶
質高融点金属シリサイド層を形成する第２の工程と、前記非晶質高融点金属シリサイド層を残し、前記水素含
有金属膜及び高融点金属層を除去する第３の工程と、窒素原子を含有しない雰囲気中で第２の熱処理を施し、
前記非晶質高融点金属シリサイド層を所定構造のシリサ
イド層とする第４の工程とを含むことを特徴とする半導
体装置の製造方法。
【請求項７】前記第２の工程における前記第１の熱処
理の温度が、前記第４の工程における前記第２の熱処理
の温度よりも低いことを特徴とする請求項６記載の半導
体装置の製造方法。
【請求項８】前記第３の工程において、硫酸と過酸化
水素水が水で希釈された混合液を用いて、前記水素含有
金属膜及び高融点金属層を除去することを特徴とする請
求項６記載の半導体装置の製造方法。
【請求項９】前記半導体素子は絶縁ゲート電界効果ト
ランジスタであり、前記第２の工程は、該絶縁ゲート電
界効果トランジスタのゲート電極の露出する表面と、ソ
ース・ドレイン領域となる拡散層の表面とに、それぞれ
前記非晶質高融点金属シリサイド層を選択的に形成する
ことを特徴とする請求項６記載の半導体装置の製造方
法。
【請求項１０】前記金属水素化物を形成する金属膜
は、チタンであることを特徴とする請求項６乃至９のう
ちいずれか一項記載の半導体装置の製造方法。